vrc,lrc,crc

INSTITUTO TECNOLÓGICO DE TIJUANA

INGENIERÍA EN SISTEMAS COMPUTACIONALES Enero – Junio 2012

Subdirección Académica Departamento de sistemas Computacionales Alumnos

MartínezHernández Javier Nombre de maestro(a):

Arenas Campis Christian Alonso Tema de Trabajo: VRC, LRC, CRC Fecha de entrega: jueves 09 de febrero de 2012

Martinez Hernandez Javier 2012 Índice Subdirección Académica ..................................................................................................... 1 Introducción ................................................................................................................................. 2 Verificación paridad ....................................................................................................................... 4 Verificacion de redundancia longitudinal ........................................................................................ 6 Verificación de redundancia cíclica ............................................................................................. 8 Aplicaciones................................................................................................................................. 9 Concluciones ................................................................................................................................ 10 Bibliografias ................................................................................................................................. 11

2|P á gin a

Martinez Hernandez Javier 2012 Introducción En esta investigación se hablara de importancia de la codificación binaria. Es de gran utilidad práctica en dispositivos electrónicos como ordenadores, donde la información se puede codificar basándose en la presencia o no de una señal eléctrica. A pesar de esto se puede alterar esta señal eléctrica como distorciones y/o ruidos sobre todo cuando se transportan datos agrandes distancias. Por este motivo existen algunas métodos de verificación de errores como el VRC, LRC, CRC.

3|P á gin a

Martinez Hernandez Javier 2012 Verificación paridad La verificación de paridad (a veces denominada VRC o verificación de redundancia vertical) es uno de los mecanismos de verificación más simples. Consiste en agregar un bit adicional (denominado bit de paridad) a un cierto número de bits de datos denominado palabra código (generalmente 7 bits, de manera que se forme un byte cuando se combina con el bit de paridad) cuyo valor (0 o 1) es tal que el número total de bits 1 es par. Para ser más claro, 1 si el número de bits en la palabra código es impar, 0en caso contrario. Tomemos el siguiente ejemplo:

En este ejemplo, el número de bits de datos 1 es par, por lo tanto, el bit de paridad se determina en 0. Por el contrario, en el ejemplo que sigue, los bits de datos son impares, por lo que el bit de paridad se convierte en 1:

Supongamos que después de haber realizado la transmisión, el bit con menos peso del byte anterior (aquel que se encuentra más a la derecha) ha sido víctima de una interferencia:

El bit de paridad, en este caso, ya no corresponde al byte de paridad: se ha detectado un error. Sin embargo, si dos bits (o un número par de bits) cambian simultáneamente mientras se está enviando la señal, no se habría detectado ningún error.

Ya que el sistema de control de paridad puede detectar un número impar de errores, puede detectar solamente el 50% de todos los errores. Este mecanismo de detección de errores también tiene la gran desventaja de ser incapaz de corregir los errores que encuentra (la única forma de arreglarlo es solicitar que el byte erróneo sea retransmitido).

4|P á gin a

Martinez Hernandez Javier 2012 Ventajas  Principal Ventaja Es la simplicidad de su uso Desventajas  La mas grande desventaja es que si recibe un numero par de bits erróneamente este no lo detectara.  La paridad en un largo tiempo detectara solo el 50% de los errores

5|P á gin a

Martinez Hernandez Javier 2012 Verificacion de redundancia longitudinal En la verificación de redundancia longitudinal (LRC), los bloques de bits se organizan en forma de tabla (filas y columnas). Por ejemplo, en lugar de enviar un bloque de 32 bits, se organizan en una tabla de cuatro filas y ocho columnas, como se muestra en la figura 4.47.

A continuación se calcula un bit de paridad para cada columna y se crea una nueva fila de ocho bits, que son los bits de paridad de todo el bloque. Observe que el primer bit de paridad de la quinta fila se calcula basándose en todos los primeros bits. El segundo bit de paridad se calcula basándose en los segundos bits, etc. A continuación se añaden los ocho bits de paridad a los datos originales y se envían al receptor. Ejemplo 4.10 Suponga que se envía el siguiente bloque:

Sin embargo, hay una ráfaga de ruido de longitud ocho y algunos bits se corrompen (en itálica).

Cuando el receptor comprueba el LRC, algunos de los bits no siguen la regla de paridad par y se descarta todo el bloque (los bits de LRC que no coinciden se muestran en negrita).

6|P á gin a

Martinez Hernandez Javier 2012 Ventajas  La LRC incrementa la probabilidad de detectar errores de ráfaga  Un error de ráfaga de más de n bits tiene también grandes posibilidades de ser detectado

por la LRC

Desventajas  hay un patrón de errores que sigue sin ser detectado  Si se dañan dos bits de una unidad de datos y se dañan otros dos bits de otra unidad de

datos que están exactamente en la misma posición, el comprobador de LRC no detectará un error

7|P á gin a

Martinez Hernandez Javier 2012

Verificación de redundancia cíclica La verificación de redundancia cíclica (abreviado, CRC ) es un método de control de integridad de datos de fácil implementación. Es el principal método de detección de errores utilizado en las telecomunicaciones. La verificación de redundancia cíclica consiste en la protección de los datos en bloques, denominados tramas. A cada trama se le asigna un segmento de datos denominado código de control (al que se denomina a veces FCS, secuencia de verificación de trama, en el caso de una secuencia de 32 bits, y que en ocasiones se identifica erróneamente como CRC). El código CRC contiene datos redundantes con la trama, de manera que los errores no sólo se pueden detectar sino que además se pueden solucionar.

El concepto de CRC consiste en tratar a las secuencias binarias como polinomios binarios, denotando polinomios cuyos coeficientes se correspondan con la secuencia binaria. Por ejemplo, la secuencia binaria 0110101001 se puede representar como un polinomio, como se muestra a continuación:

De esta manera, la secuencia de bits con menos peso (aquella que se encuentra más a la derecha) representa el grado 0 del polinomio (X0 = 1), (X0 = 1), (X 0 = 1), el 4º bit de la derecha representa el grado 3 del polinomio (X3), y así sucesivamente. Luego, una secuencia de n- bits forma un polinomio de grado máximo n-1. Todas las expresiones de polinomios se manipulan posteriormente utilizando un módulo 2. En este proceso de detección de errores, un polinomio predeterminado (denominado polinomio generadory abreviado G(X)) es conocido tanto por el remitente como por el destinatario. El remitente, para comenzar el mecanismo de detección de errores, ejecuta un algoritmo en los bits de la trama, de forma que se genere un CRC, y luego transmite estos dos elementos al destinatario. El destinatario realiza el mismo cálculo a fin de verificar la validez del CRC. 8|P á gin a

Martinez Hernandez Javier 2012 Aplicaciones Digamos que M es el mensaje que corresponde a los bits de la trama que se enviará, y que M(X) es el polinomio relacionado. Supongamos que M' es el mensaje transmitido, por ejemplo, el mensaje inicial al que se concatena un CRC de n bits. El CRC es el siguiente: M'(X)/G(X)=0. Por lo tanto, el código CRC es igual al remanente de la división polinomial de M(X) (X) (al que se le ha anexado los n bits nulos que corresponden a la longitud del CRC) entre G(X). Por ejemplo: tomemos el mensaje M con los siguientes 16 bits: 1011 0001 0010 1010 (denominado B1 en hexadecimal). Tomemos G(X) = X3 + 1 (representado en el sistema binario por 1001). Siendo que G(X) tiene un grado 3, el resultado es añadirle a M 4 bits nulos: 10110001001010100000. El CRC es igual al remanente de M dividido por G : Para crear M' se debe concatenar el CRC resultante con los bits de la trama que se va a transmitir: M' = 1011000100101010 + 0011 M' = 10110001001010100011 Por lo tanto, si el destinatario del mensaje divide M' por G, obtendrá un remanente de cero si la transmisión ocurrió sin errores.

9|P á gin a

Martinez Hernandez Javier 2012 Concluciones Se llega a la conclucion de que en la transmicion de datos no importa que método se use siempre habrá una perdida de información es por esto que se crean los métodos de verificación de errores para disminuir esta perdida de datos. Esto no quiere decir que no vamos a perder información pero el porcentaje de perdida se disminuye en gran medida.

10 | P á g i n a

Martinez Hernandez Javier 2012

Bibliografias http://es.scribd.com/doc/72884558/19/Verificacion-de-redundancia-longitudinal-LRC https://docs.google.com/viewer?a=v&q=cache:Rh3rvH0nhYJ:www.itescam.edu.mx/principal/sylabus/fpdb/recursos/r5578.DOC+ventajas+de+verificaci on+de+redundancia+vertical&hl=es419&gl=mx&pid=bl&srcid=ADGEESheqBHrr7RdwFY9K8_zjfEwH119c1na85BzKtTfW1Xlt0wn7DJZmX _jAgtasbIQBV_ilKr_c4ICl0W9uZw6PqvDeUbEkCLVQntFN44g2IcGHKnSUmN6T1VPysHzAX6jgEzCh23&sig=AHIEtbQayFooYQo3xY5vd3kIO9a0LZcFgg http://es.kioskea.net/contents/base/control.php3 https://docs.google.com/viewer?a=v&q=cache:TAjChZQAy6AJ:habarca.files.wordpress.com/2008/ 03/scdii_enlace_1.ppt+verificacion+de+redundancia+vertical&hl=es419&gl=mx&pid=bl&srcid=ADGEESg5DmZpkPESo1hRbrdtEU2MiP_IHDbLs9jo8tNh8Bh0vTyAUUNEn9n0BtAMoVx2xH0PmSZccIW2w4hL27rDDZLCauiGGPR1eA2cXowvJW1H9smqiNHinAipgPCy7mnwIREJ7b&s ig=AHIEtbTEREUCB0Z8A53lWAMN142hskBXuQ

11 | P á g i n a