Unidad 2 - Circuitos Secuenciales - Contadores

Sistemas Digitales

Circuitos Lógicos Digitales Ing. Javier Barriga Hoyle

Unidad Unida d 8 - Cont Contadore adoress y Registros Registros Contenido

2.1 Contador Contadores. es. 2.1.1 Contador Contadores es Asíncr Asíncronos onos 2.1.2 Contador Contadores es Síncro Síncronos nos 2.2 Registr Registros. os. 2.2.1 2.2.1 Regis Registr tro o seri serial al 2.2.2 Registr Registro o parale paralelo lo 2.3 Aplicacio Aplicaciones. nes.

2

2.1 Contadores Introducción

Son circuitos secuenciales que tienen una entrada de reloj (CLK) o sincronismo y “n” salidas que indican en cada momento el número de impulsos que le llegan al contador.



Son muy utilizados en las aplicaciones que conllevan la cuenta de eventos o en las mediciones de tiempos como relojes digitales, contadores de impulsos, frecuencimetros digitales, etc.



Se dividen en contadores asíncronos y síncronos.



3

Ing Javier Barriga Hoyle

1

Sistemas Digitales

2.1.1 Contadores asíncronos Introducción

Son aquellos en donde los biestables no cambian de estado simultáneamente. En estos, los impulsos a contar no actúan directamente en la entrada de reloj de todos los F/F de forma simultánea, sino solo sobre uno de ellos.



En los demás F/F la entrada de reloj está controlada  por la salida del F/F que le precede.



4

2.1.1 Contadores asíncronos a) División y conteo de frecuencia

En el diagrama se muestra a 3 F/F JK conectados en forma asíncrona, el cual actúa como un contador de 3 bits (MOD – 8)



1

1 J

Q

J

CLK

1

K

Q

J

CLK Q

K

Q

CLK Q

K

1

Q

Figura 2.1 Contador asíncrono de 3 bits (MOD-8). 5

2.1.1 Contadores asíncronos a) División y conteo de frecuencia

1 Reloj 0 x0

1 0

x1

1 0

x2

1 0

1

2

3

4

5

6

7

8

9

10

11

Figura 2.2 Diagrama de tiempos de la figura 2.1. 6

Ing Javier Barriga Hoyle

2

Sistemas Digitales

2.1.1 Contadores asíncronos a) División y conteo de frecuencia

Figura 2.2a Simulación del contador MOD-8. 7

2.1.1 Contadores asíncronos a) División y conteo de frecuencia

El Flip-flop ‘x0’ se complementa en la transición con  pendiente negativa de cada pulso de entrada de reloj. Así, la forma de onda de salida ‘x0’ tiene una frecuencia que es exactamente ½ de la frecuencia de reloj.



El flip-flop ‘x1’ se complementa cada vez que la salida ‘x0’ pasa de ALTO a BAJO. La forma de onda de ‘x1’ tiene una frecuencia igual a ½ de la frecuencia ‘x0’ y a ¼ de la frecuencia de reloj.



8

2.1.1 Contadores asíncronos a) División y conteo de frecuencia

El flip-flop ‘x2’ se complementa cada vez que la salida ‘x1’ va de ALTO a BAJO. Así, la forma de onda de ‘x2’ tiene un ½ ‘x1’ y 1/8 de la frecuencia de reloj.





OBS: cada flip-flop divide la frecuencia de su entrada entre 2.

Para cualquier contador la salida del último flip-flop (MSB) divide la frecuencia de entrada del reloj por el número MOD del contador. Por ejemplo un contador MOD-16 podría denominarse asimismo contador divisor por 16.



9

Ing Javier Barriga Hoyle

3

Sistemas Digitales

2.1.1 Contadores asíncronos a) División y conteo de frecuencia

Operación de conteo:



22 x2

21 x1

20 x0

0

0

0

 Antes de aplicar los pulsos de reloj

0

0

1

después del pulso 1

0

1

0

después del pulso 2

0

1

1

después del pulso 3

1

0

0

después del pulso 4

1

0

1

después del pulso 5

1 1

1

0

después del pulso 6

1

1

después del pulso 7

0

0

0

después del pulso 8 se recicla a 000 10

2.1.1 Contadores asíncronos b) Número MOD

El contador de la figura anterior tiene 23 = 8 diferentes estados del (000 al 111). Se conoce como un contador MOD-8 (de módulo 8) donde el número MOD indica el nº de estados en la secuencia de conteo. Si se agregara un cuarto F/F, la secuencia de estados contaría en binario del 0000 al 1111, un total de 16 estados, denominándosele contador MOD-16. si N flip-flops están conectados en En general: forma asíncrona como en la anterior figura, el contador tendrá 2 N estados diferentes, de modo que un contador MOD-2 N, sería capaz de contar hasta 2 N – 1 antes de regresar a su estado cero. 

11

2.1.1 Contadores asíncronos b) Número MOD

Ejemplo 1: se necesita un contador que cuente el número de elementos que pasan por una banda transportadora. Se utiliza una combinación de una fotocelda y una fuente emisora de luz para generar un pulso cada vez que un elemento cruza su trayectoria. El contador debe poder contar hasta mil elementos. ¿cuántos F/F se requieren?





Se tiene: 2N  









con 29 = 512, luego 9 F/Fs no serán suficientes

con 210 =1024, así que con 10 F/Fs se puede contar hasta 1111111111 = 102310 12

Ing Javier Barriga Hoyle

4

Sistemas Digitales

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N

El contador de uso básico está limitado a números MOD que son iguales a 2 N, donde N es el nº de F/F. Este valor es en realidad el nº MOD máximo que se  puede obtener mediante el uso de N F/Fs.



El contador básico puede ser modificado para  producir números MOD menores que 2 N,  permitiendo que el contador emita estados que normalmente son parte de la secuencia de conteo. Para lograr esto se muestra la figura siguiente:



13

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N

C

Q

B

J

Q

CLK

Q

CL

A

J

Q

J

CLK

K

Q

CL

CLK

K

Q

B

CL

K

Todas las entradas J-K son 1

C

Figura 2.3 Contador asíncrono MOD-6. 14

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N 1

2

3

4

5

6

7

8

9

10

11

12

Reloj  A B C Salida NAND

Figura 2.3 Contador MOD-6 producido por el borrado de un contador MOD-8 cuando ocurre el conteo de seis (110). 15

Ing Javier Barriga Hoyle

5

Sistemas Digitales

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N

Figura 2.3a Contador MOD-6 producido por el borrado de un contador MOD-8 cuando ocurre el conteo de seis (110). Simulación en Quartus II - Altera 16

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N

Procedimiento:



La salida de NAND se conecta a las entradas asíncronas RESET (o CLEAR) de cada F/F. Mientras que la salida de  NAND sea ALTA, no tendrá efecto sobre el contador. Sin embargo, cuando pasa a BAJO borrará todos los F/F, de manera que el contador pase de inmediato al estado 000.  Las entradas de la compuerta NAND son las salidas de los F/F B y C, de manera que la salida de la NAND pasará a BAJO siempre que B = C = 1. Esta condición ocurrirá cuando el contador pase del estado 101 al 110 (6 pulsos de entrada). El estado BAJO en la salida de NAND inmediatamente borrará el contador al estado 000 ( por lo general en unos cuantos nanosegundos. 

17

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N 

Una vez que se hayan borrado los F/F, la salida de la  NAND retornará a ALTO porque la condición B = C = 1 ya no existe.

La secuencia de conteo es por tanto



C B

A

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

Estado temporal que se necesita para limpiar el contador 

18

Ing Javier Barriga Hoyle

6

Sistemas Digitales

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N

Aunque el contador pasa al estado 110, sólo  permanece ahí unos cuantos nanosegundos antes de reciclarse a 000. De este modo, podemos decir esencialmente que este contador cuenta de 000 (cero) a 101 (cinco) y se recicla a 000. En esencia, emite los estados 110 y 111 de manera que solamente pasa por seis estados diferentes; así, se trata de un contador MOD-6.



19

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N

Ejemplo 2: Determine el número MOD del contador y la frecuencia en la salida D (cuarto flip-flop).



D

Q

J

C

Q

J

CLK Q

CL

K

B

Q

CLK Q

CL

A

J

Q

J

CLK

K

Q

CL

100KHz 30 KHz

CLK

K

Q

CL

K

Todas las entradas J-K son 1

Figura 2.4 Contador asíncrono MOD-?. 20

2.1.1 Contadores asíncronos c) Contadores con número MOD < 2 N

Este es un contador de 4 bits, que normalmente contaría de 0000 a 1111 . Las entradas NAND son D, C y B, lo que significa que el contador se reciclará inmediatamente a 0000 cuando se llegue al conteo 1110 (14 decimal). De este modo, el contador tiene en realidad 14 estados estables (0000 al 1101) y por tanto, es un contador MOD-14. Ya que la frecuencia de entrada es 100 KHz, la frecuencia de salida D será:



100 KHz

=

7.14 KHz

14

21

Ing Javier Barriga Hoyle

7

Sistemas Digitales

2.1.1 Contadores asíncronos

T=10us

F = 7.14KHz

Figura 2.4a Contador MOD-14, divide la frecuencia de entrada entre 14. Simulación en Quartus II - Altera 22

2.1.1 Contadores asíncronos d) Contadores descendente C

Q

B

J

Q

CLK Q

 A

J

Q

J

CLK

K

Q

CLK

K

Q

K

Todas las entradas J-K son 1 1 Reloj 0 A

1 0

B

1 0

C

1 0

1

2

3

4

5

6

7

8

9

Figura 2.5 Contador asíncrono descendente. 23

2.1.1 Contadores asíncronos d) Contadores descendente

Figura 2.5a Contador MOD-8, descendente. Simulación en Quartus II - Altera 24

Ing Javier Barriga Hoyle

8

Sistemas Digitales

2.1.2 Contadores síncronos Introducción

Son aquellos en los que todos los estados internos de los F/F cambian al mismo tiempo, es decir, los impulsos de reloj a contar se encuentran aplicados simultáneamente en las entradas de reloj de todos los F/F que forman el contador.



25

2.1.2 Contadores síncronos b) Diseño de contadores síncronos

Ejemplo 3: Dado el diagrama de estados de un contador en código gray de 3 bits. Implementar el circuito secuencial.



000 100

001

101

011

111

010 110

Figura 2.6 Diagrama de estados. 26

2.1.2 Contadores síncronos b) Diseño de contadores síncronos

Paso 1: tabla de transición de estados.



Estado actual

Estado siguiente

E0

E1

E1

E3

E3

E2

E2

E6

E6

E7

E7

E5

E5

E4

E4

E0 27

Ing Javier Barriga Hoyle

9

Sistemas Digitales

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 4: Tabla de codificación de estados.



Q2 Q1 Q0

Estado

0

0

0

E0

0

0

1

E1

0

1

0

E2

0

1

1

E3

1

0

0

E4

1

0

1

E5

1

1

0

E6

1

1

1

E7 28

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 5: Tabla de excitación de los F/F J-K.



Estado actual Estado siguiente

J 2 K 2

J1 K 1

J0 K 0

0

0

0

0

0

1

0

X

0 X

1 X

0

0

1

0

1

1

0 X

1 X

X 0

0

1

1

0

1

0

0 X

X 0

X 1

0

1

0

1

1

0

1 X

X 0

0 X

1

1

0

1

1

1

X 0

X 0

1 X

1

1

1

1

0

1

X 0

X 1

X 0

1

0

1

1

0

0

X 0

0 X

X 1

1

0

0

0

0

0

X 1

0 X

0 X 29

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 6: Simplificar las tablas (Mapa de Karnaugh).



 J0 

K 0 = Q2Q1’ + Q2’Q1 = Q2  Q1

 J1 

= Q2’Q0

K 1 = Q2Q0

 J2 

= Q2Q1 + Q2’Q1’ = (Q2  Q1)’

= Q1Q0’

K 2 = Q1’Q0’

30

Ing Javier Barriga Hoyle

10

Sistemas Digitales

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 7: Dibujar el circuito respectivo



Q0

Q1

FF0 J

FF1 Q

J

CLK

K

Q2

FF2 Q

J

CLK

Q

K

Q

CLK

Q

K

Q

Figura 2.8 Contador síncrono de la figura 2.6. 31

2.1.2 Contadores síncronos b) Diseño de contadores síncronos

Ejemplo 4: Dado el diagrama de estados de un contador de 3 bits ascendente. Implementar el circuito secuencial.



000 111

001

110

010

101

011 100

Figura 2.8 Diagrama de estados. 32

2.1.2 Contadores síncronos b) Diseño de contadores síncronos

Paso 1: tabla de transición de estados.



Estado actual

Estado siguiente

E0

E1

E1

E2

E2

E3

E3

E4

E4

E5

E5

E6

E6

E7

E7

E0 33

Ing Javier Barriga Hoyle

11

Sistemas Digitales

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 4: Tabla de codificación de estados.



Q2 Q1 Q0

Estado

0

0

0

E0

0

0

1

E1

0

1

0

E2

0

1

1

E3

1

0

0

E4

1

0

1

E5

1

1

0

E6

1

1

1

E7 34

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 5: Tabla de excitación de los F/F J-K.



Estado actual Estado siguiente

J 2 K 2

J1 K 1

J0 K 0

0

0

0

0

0

1

0

X

0 X

1 X

0

0

1

0

1

0

0 X

1 X

X 1

0

1

0

0

1

1

0 X

X 0

1 X

0

1

1

1

0

0

1 X

X 1

X 1

1

0

0

1

0

1

X 0

0 X

1 X

1

0

1

1

1

0

X 0

1 X

X 1

1

1

0

1

1

1

X 0

X 0

1 X

1

1

1

0

0

0

X 1

X 1

X 1 35

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 6: Simplificar las tablas (Mapa de Karnaugh).



 J0 

K 0 = 1

 J1 

= Q0

K 1 = Q0

 J2 

=1

= Q1Q0

K 2 = Q1Q0

36

Ing Javier Barriga Hoyle

12

Sistemas Digitales

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 7: Dibujar el circuito respectivo



Figura 2.9 Contador síncrono de la figura 2.8. 37

2.1.2 Contadores síncronos b) Diseño de contadores síncronos

Ejemplo 5: Dado el diagrama de estados de un contador de 3 bits descendente. Implementar el circuito secuencial.



000 001

111

010

110

011

101 100

Figura 2.11 Diagrama de estados. 38

2.1.2 Contadores síncronos b) Diseño de contadores síncronos

Paso 1: tabla de transición de estados.



Estado actual

Estado siguiente

E0

E7

E7

E6

E6

E5

E5

E4

E4

E3

E3

E2

E2

E1

E1

E0 39

Ing Javier Barriga Hoyle

13

Sistemas Digitales

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 4: Tabla de codificación de estados.



Q2 Q1 Q0

Estado

0

0

0

E0

0

0

1

E1

0

1

0

E2

0

1

1

E3

1

0

0

E4

1

0

1

E5

1

1

0

E6

1

1

1

E7 40

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 5: Tabla de excitación de los F/F J-K.



Estado actual Estado siguiente

J 2 K 2

J1 K 1

J0 K 0

0

0

0

1

1

1

1

X

1 X

1 X

1

1

1

1

1

0

X 0

X 0

X 1

1

1

0

1

0

1

X 0

X 1

1 X

1

0

1

1

0

0

X 0

0 X

X 1

1

0

0

0

1

1

X 1

1 X

1 X

0

1

1

0

1

0

0 X

X 0

X 1

0

1

0

0

0

1

0 X

X 1

1 X

0

0

1

0

0

0

0 X

0 X

X 1 41

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 6: Simplificar las tablas (Mapa de Karnaugh).



 J0 

K 0 = 1

 J1 

= Q0’

K 1 = Q0’

 J2 

=1

= Q1’Q0’

K 2 = Q1’Q0’

42

Ing Javier Barriga Hoyle

14

Sistemas Digitales

2.1.2 Contadores síncronos b) Diseño de contadores síncronos Paso 7: Dibujar el circuito respectivo



Q0

Q1

FF0

Q2

FF1

J

Q

CLK

J

FF2 Q

J

CLK

K

Q

K

Q

CLK Q

K

Q

Figura 2.12 Contador síncrono de la figura 2.11 43

2.2 Registros Introducción

Son bloques funcionales destinados a almacenar o registrar información binaria durante un cierto tiempo, generalmente, dentro de un proceso global de tratamiento de dicha información.



Un registro de n  bits, está formado por un conjunto de n  biestables, comportándose como un circuito de memoria temporal, que es capaz de almacenar un dato de n  bits.



Los registros se clasifican según el siguiente cuadro:



44

2.2 Registros Introducción Por flanco Registros de almacenamiento Tipos de registros

Por latch

Entrada serie / salida serie Registros de desplazamiento

Entrada paralelo / salida serie Entrada paralelo / salida paralelo Entrada serie / salida paralelo

Cuadro 2.1 Tipos de registros por la forma de recibir y transmitir la información. 45

Ing Javier Barriga Hoyle

15

Sistemas Digitales

2.2 Registros Introducción

Los registros de almacenamiento están formados  por biestables tipo D aislados entre sí, con una señal de reloj común a todos ellos, de forma que en todos se cargan simultáneamente los datos presentes en sus entradas.



Si estos registros se activan por nivel, también reciben el nombre de LATCH (nombre comercial).



Si estos registros se activan por flancos, se les llama simplemente registros.



46

2.2 Registros Introducción

Los registros de desplazamiento están formados esencialmente por una cadena de flip-flops tipo D conectados en cascada, de forma que la salida de uno es la entrada del siguiente y así sucesivamente.



A los F/F del registro se conecta una señal de reloj  para que todos transfieran al mismo tiempo su contenido (todos responden a un flanco de reloj).



 NOTA: Opcionalmente algunos de estos registros, sean de almacenamiento o desplazamiento pueden disponer de entradas asíncronas preset y/o clear. 47

2.2 Registros Introducción Entrada de datos

Salida de datos

(a) Entrada serie/salida serie con desplazamiento a la derecha

Salida de datos

Entrada de datos

(b) Entrada serie/salida serie con desplazamiento a la izquierda Salida de datos

Entrada de datos

Salida de datos

Salida de datos

Entrada de datos Entrada de datos

(c) Entrada paralelo/salida serie

(d) Entrada serie/salida paralelo

(e) Entrada paralelo/ salida paralelo

Figura 2.13 Movimientos básicos en un registro de 4 bits. 48

Ing Javier Barriga Hoyle

16

Sistemas Digitales

2.2.1 Registros serial (a) Entrada serial/salida serial de 4 bits Entrada de datos serie

Q0 D

1011

Q

D

CLK

Q2

Q1

Q

D

CLK

Q

D

CLK

Q

Q3

Q

Salida de datos serie

CLK

Q

Q

Q

CLK

Salida de datos serie complementada

2

1

3

4

Reloj Entrada de datos

1

1

0

1

Q0

1

Q1

0

Q2

1

Q3

1

Figura 2.14 Registro de 4 bits serial que desplaza el dato 1011. Después de 4 pulsos de reloj los datos están almacenados. 49

2.2.1 Registros serial (b) Entrada serial/salida paralela de 4 bits Q0

Q1

Q2

Q3

Entradade datos serie D

Q

D

CLK

Q

D

CLK

Q

D

CLK

Q

Q

CLK

Q

Q

Q CLK

Entrada de datos

REG 4  D CLK

Q0 Q1 Q2 Q3

Figura 2.15 Registro de 4 bits entrada serial/salida paralela 50

2.2.1 Registros serial (c) Contador de anillo con registro de corrimiento

Se llama así al contador que hace desplazar un 1 por el registro mientras se aplique señal de reloj. Para ello, la salida del F/F Q3 se conecta al F/F Q0.



Q0

Entradade datos serie D

Q

CLK

Q1

D

Q

CLK Q

Q2

D

Q

CLK Q

Q3

D

Q

CLK Q

Q CLK

Figura 2.16 Contador de anillo de 4 bits. 51

Ing Javier Barriga Hoyle

17

Sistemas Digitales

2.2.1 Registros serial (c) Contador de anillo con registro de corrimiento

2

1

3

4

6

5

7

8 1000

Reloj Q3 0001

Q2

0100

Q1 0010

Q0

(a)

(b)

Figura 2.17 (a) Formas de onda; (b) diagrama de estados 52

2.2.1 Registros serial (d) Contador Johnson

Se construye similar al de anillo, sólo que la salida invertida de F/F2 es la que se conecta a la entrada de F/F 1.



Q0

Entradade datos serie D

Q1

Q

D

CLK

Q

D

CLK Q

Q2

Q

CLK Q

Q CLK

Figura 2.18 Contador Johnson MOD-6. 53

2.2.1 Registros serial (d) Contador Johnson

En un contador J ohnson el número MOD siempre será igual a dos veces el número de FFs.



1

2

3

4

5

6

7

000

Reloj 001

100

011

110

Q2 Q1 Q0

111

(a)

(b)

Figura 2.19 (a) Formas de onda; (b) diagrama de estados 54

Ing Javier Barriga Hoyle

18