Tema 6 Bicmos

6 TECNOLOGÍA BICMOS 6.1 Introducción Uno de los mejoramientos tecnológicos más efectivos ha sido la integración de los circuitos basados en transistores MOS con los circuitos basados en transistores bipolares. Dado el avance de los procesos de fabricación de tecnologías MOS y el avance también de la fabricación de transistores bipolares sobre todo los HBT; se está alcanzando un nivel de diseño bastante más amplio. El uso de tecnologías MOS permite acceder a los procesos y técnicas de fabricación de transistores MOSFET, ampliamente conocidos y de bajo costo. Por otro lado, el uso de las tecnologías bipolares hace posible acceder a la integración con circuitos análogos de alta velocidad de conmutación y rangos de frecuencias de corte y oscilación más altos. Esta combinación ha permitido el desarrollo de circuitos completos en un solo circuitos integrado facilitando el proceso de fabricación y su posterior difusión en aplicaciones de telecomunicaciones. Las propiedades de las tecnologías bipolares siempre han sido atractivas para el diseño digital y su aplicación en la formación de circuitos integrados. Entre estas propiedades se puede mencionar a: menor ruido, mayor ancho de banda, ganancias altas, entre otras. Esto precisamente permite a los circuitos BiCMOS ingresar tanto en el campo de aplicaciones de lógica digital como en aplicaciones de señal mixta. 6.2

Estructura

La tecnología BiCMOS se basa en la tecnología CMOS. De ahí que la estructura es idéntica con la diferencia que se fabrican transistores bipolares dentro de la misma estructura y si es posible a través de los mismos procesos. La tecnología CMOS se basa en los transistores MOSFET. Se fabrican los transistores tanto de canal n como de canal p sobre el mismo proceso, esto los hace complementarios.

Fig. 6-1

Fig. 6-2

 Estructura Transistor MOSFET. Fuente: Principles of CMOS VLSI Design de Weste N. y Eshraghian K.

Corte Transversal Transistor MOSFET. Fuente: Encyclopedia of RF and Microwave Engineering de Chang K.

Fig. 6-3

Corte Transversal de un Inversor Digital implementado en tecnología CMOS. Fuente: Encyclopedia of  RF and Microwave Engineering de Chang K.

A partir de las graficas anteriores podemos ver que existen varias capas propias del proceso CMOS. El momento que se incorporan transistores bipolares se incluirán nuevas capas y la secuencia del proceso se modifica con la finalidad de realizar el grabado, deposición y dopaje de las capas de los transistores bipolares.

La estructura se modifica para obtener algo semejante a la siguiente grafica.

Fig. 6-4

 Estructura BiCMOS combinando un proceso CMOS con un transistor BJT. Fuente: Autor.

Esto en el caso de un transistor BJT incorporado con tecnología CMOS. Para el caso de una estructura que incorpora un transistor HBT se tendría una estructura semejante a la siguiente.

Fig. 6-5

Corte Lateral de transistores CMOS implementados en forma conjunta con un transistor HBT. Fuente:  Autor

6.3 Materiales Involucrados La tecnología CMOS y la tecnología BiCMOS se trabajan completamente en Silicio. Las diferentes capas con dopaje utilizan Arsénico o Boro para generar las capas n o p dependiendo de la necesidad. El utilizar Silicio es una ventaja pues se puede trabajar con el Óxido de Silicio, que es un excelente aislante y permite separar los componentes dentro de un circuito integrado. Además, el óxido de silicio es compatible en la estructura de deposición de capas permitiendo un número reducido de defectos. En el caso de la formación de heterostructuras para los HBT se puede requerir la inclusión de Germanio o de Carbono para completar las capas de emisor o base del transistor bipolar. Estas capas son semejantes a las expuestas para el HBT.

6.4

Técnicas de Fabricación

Las técnicas utilizadas son las comunes para los circuitos integrados de Silicio. Se puede empezar con procesos de crecimiento masivo como Czochralski y luego pasar a deposiciones epitaxiales tanto con CVD como MBE. Litografía óptica o no óptica, normalmente depende del tamaño de los dispositivos. Grabado húmedo o seco. Estas técnicas son las más utilizadas pues son la base de la masiva producción de circuitos digitales. 6.5

Pasos de la Fabricación

La tecnología BiCMOS tiene transistores bipolares y transistores MOSFET, la secuencia del proceso cambia y se tiene que fabricar un transistor antes que otro. Primero se hace una revisión al proceso de fabricación CMOS. El proceso de fabricación de HBTs fue descrito previamente en temas anteriores. El proceso de fabricación de la tecnología CMOS incluye los pasos para la colocación de las diferentes capas que componen el circuito. Las técnicas utilizadas son bastante conocidas y se basan en la manipulación del silicio, los diferentes dopantes y los aislantes, además de las capas metálicas necesarias. En un principio se parte de un sustrato de silicio cuyo perfil de dopaje normalmente es p. Este sustrato normalmente se fabrica a través de la obtención de wafers monocristalinas utilizando el método de Czochralski. Una vez conseguidas las wafers se pasa al proceso de construir sobre la superficie de las mismas las diferentes estructuras y componentes de acuerdo al diseño. De forma semejante a los diferentes modelos de transistores revisados con anterioridad, se tiene que hacer uso de la fotolitografía para que se transfieran los patrones de diseño hacia la superficie. El paso siguiente luego de la obtención de las wafers es la formación de un pozo de material tipo n en la superficie del sustrato utilizando las técnicas de fotolitografía. Este material n se forma a través de la implantación de iones de fosforo en una ventana creada en el fotoresistente. Debido a que esta implantación se realiza a elevadas temperaturas se produce sobre la superficie del sustrato una capa de óxido de silicio. En un proceso CMOS con sustrato tipo p, los transistores nMOS se forman sobre la capa epitaxial, mientras que los transistores pMOS se forman sobre el pozo. También puede darse el caso contrario considerando un sustrato tipo n, donde se formaría un

pozo tipo p y sobre él se formarían los transistores nMOS. De estos dos procesos el más utilizado es el que tiene pozo n para la mayoría de aplicaciones de alta velocidad y tecnologías BiCMOS. El paso siguiente consiste en la implantación de parada de canal bajo el óxido formado, las regiones de sustrato p reciben un implante tipo p mientras que las regiones del pozo n reciben un implante tipo n. Después de la implantación de parada, todo el fotoresistente se remueve de la wafer para realizar el proceso de aislamiento. Para la colocación de capas de óxido de forma localizada se utilizan las técnicas de oxidación local de silicio (LOCOS) y aislamiento de zanja estrecha (STI), ambas técnicas permiten la realización de capas delgadas de óxido. Para el proceso de aislamiento normalmente se utiliza la técnica LOCOS, también se utiliza STI aunque resulta un poco más compleja, sin embargo, es la más utilizada en la fabricación moderna. STI normalmente consta de pasos de zanjado, llenado de óxido a través de posición de vapores químicos (CVD) y planarización utilizando un pulimento mecánico químico (CMP). El aislamiento normalmente se aplica sobre el sustrato dejando solamente lugar a ventanas en la superficie para los lugares donde se realizaran los dopajes y contactos necesarios para los terminales de los transistores. Previo a la remoción del óxido de las ventanas se tiene que efectuar el ajuste del voltaje de umbral para los transistores MOSFET, esto se hace a través del dopaje de las zonas debajo del óxido para eliminar fallas. Después del ajuste del voltaje de umbral se procede a la remoción del óxido de las regiones de los terminales. Luego de la remoción del óxido tanto de la zonas de fuente, drenaje y compuerta se procede a realizar el crecimiento de una capa de óxido de silicio en la región de la compuerta. Este óxido se forma utilizando oxigeno a elevada temperatura para asegurar la calidad de la interface Si-SiO2. Tras colocar el óxido se pasa a aplicar una capa de silicio policristalino o polisilicio sobre la compuerta que servirá para la realización de los electrodos de compuerta. Este polisilicio está altamente dopado para reducir su resistividad. Adicionalmente esta baja resistividad ayuda a mejorar la velocidad de conmutación de los circuitos. En circuitos de radiofrecuencia también sirve para reducir el ruido.

La capa de polisilicio es aplicada utilizando un patrón establecido de acuerdo a la geometría para las compuertas. Considerando que el tamaño de la compuerta es un parámetro muy importante para el MOSFET, la definición y grabado de las compuertas es un paso critico en la fotolitografía de la fabricación CMOS. Los primeros diseños CMOS solían usar una sola compuerta de polisilicio (n+) tanto para los transistores nMOS como pMOS. En los diseños actuales se utilizan compuertas duales (n+ y p+), por un lado se utiliza dopaje n en los transistores nMOS mientras que se utiliza dopaje p para los transistores pMOS. Posterior al trabajo en la compuerta se procede a trabajar en la implantación tanto de la fuente como del drenaje. Un dopaje tipo n+ se requiere para los transistores nMOS mientras que se requiere un dopaje p+ para los transistores pMOS. Luego de la implantación se realiza un alineamiento para activar los dopantes implantados en las regiones de fuente y de drenaje. Los procesos de aplicación de las compuertas de polisilicio sirven como mascaras para autoalinear los implantes tanto de los transistores nMOS como pMOS. Antes de la implantación, se aplica fotoresistente a la wafer, seguido de la formación del patrón siguiendo la máscara de fotolitografía para la implantación de materiales tipo n. Tras ello, se forman las regiones tipo n+ implantando arsénico en las regiones del nMOS (fuente y drenaje) a través de las ventanas formadas sobre la capa de óxido de silicio. Las compuertas de polisilicio bloquean estos implantes de la región del canal bajo la compuerta y hacen que se reduzcan las capacitancias entre la compuerta y la fuente y las capacitancias entre la compuerta y el drenaje. Una vez concluida la implantación de material n+ se remueve todo el fotoresistente y se pasa a implantar el material p+. Esta implantación comienza con la cobertura de otra capa de fotoresistente y la formación del patrón de fotolitografía para la implantación de materiales tipo p. Al igual que para las regiones n+, se procede a realizar la implantación de boro en las regiones del pMOS (fuente y drenaje) igualmente a través de las ventanas formadas en el óxido de silicio. Luego de la aplicación de material p el material fotoresistente es removido de la wafer antes de que el proceso de alineamiento comience. Al finalizar ambas implantaciones es necesario un proceso de alineamiento, que sirve para la activación de los dopantes implantados y un ligero incremento del grosor del óxido sobre las regiones de drenaje y fuente. Este paso de

alineamiento implica someter a las wafers a una elevada temperatura. La profundidad de implantación que se puede obtener está sujeta a las condiciones de implantación de fuente/drenaje y al alineamiento. Tras completar las implantaciones de fuente y drenaje, una capa de óxido se deposita como material aislante entre los dispositivos activos y las interconexiones metálicas. Se requieren cortes de contacto para abrir la capa de óxido para formar un buen contacto entre las interconexiones metálicas y las regiones de fuente, drenaje y compuerta. Después de que la wafer se cubre nuevamente con fotoresistente, los contactos en las regiones de fuente, drenaje y compuertas de polisilicio son definidos a través de los patrones de la máscara de contacto. A medida que las dimensiones de los dispositivos se reducen, los contactos también lo hacen, por lo que se requieren de técnicas adecuadas. Los procesos modernos emplean técnicas de silicidación para obtener contactos óhmicos en las compuertas, fuentes y drenajes. Una vez completado el contacto y la metalización, la forma básica de los dispositivos esta lista. Lo que falta completar es el procesamiento de terminación o Back End of Line (BEOL) que consiste de la formación de multicapas de interconexiones metálicas a través del zanjado y deposición de material dieléctrico entre las capas. El fin de este material dieléctrico es el aislamiento de las capas metálicas que permiten las conexiones necesarias en el chip. Después de la formación de las ventanas de contactos metálicos, se forma una primera capa de interconexiones metálicas o metal I. Esta capa puede ser de aluminio o cobre. Si bien se frecuentemente el aluminio cada vez se utiliza mas el cobre aunque sea un poco más complicada su manipulación. Tras la deposición de la capa metálica, se efectúa un paso de litografía que determina todas las conexiones necesarias, tras lo cual se procede al grabado selectivo de las áreas establecidas. De igual forma se trabaja en un esquema multicapas aplicando los mismos pasos hasta alcanzar la capa superior donde se formaran las conexiones hacia los terminales del chip.

Fig. 6-6 

Proceso de Fabricación CMOS (a)Aplicación de capas de óxido y nitruro sobre el sustrato, (b) Apertura de  zanja para compuerta (c) Aplicación de STI en el sustrato, (d) Aplicación de capa de óxido de alta densidad, (e) Grabado y remoción de óxido y nitruro, (f) Crecimiento del pozo tipo n en el sustrato, (g) Crecimiento de óxido de compuerta y aplicación de capa de silicio policristalino, (h) Remoción de capas de polisilicio, (i) Aplicación de dopantes en regiones de polisilicio de compuerta, fuente y drenaje, (j)  Aplicación de capa de nitruro e implantación de dopantes para fuentes y drenajes, (k) Aplicación de capa en base a silicidación para contactos, (l) Aplicación de capa aislante y grabado de terminales metálicos, (m) Aplicación de capa metálica, y (n) Realización de capa metálica de interconexión.

1

Para la fabricación de los dispositivos BiCMOS se parte de tres aproximaciones: “base antes de compuerta” (Base-before-Gate), “base durante compuerta” (Base-during-gate BDG) y “base después compuerta” (Base after gate BAG). En la primera se realiza la fabricación de la porción bipolar antes del segmento CMOS), en la segunda los dispositivos bipolares son fabricados durante el proceso CMOS mientras que en la 1

 Procedimiento basado en el libro  Device Modelling for Analog and RF CMOS Circuit Design de Ytterdal T., Cheng Y. y Fjeldly T.

ultima los transistores bipolares son fabricados luego del proceso CMOS con la finalidad de separar los ciclos térmicos del proceso CMOS del bipolar. El caso de “base antes de compuerta”, la porción bipolar se forma antes que la CMOS y se la cubre y protege durante el procesamiento CMOS. La desventaja en este caso es que los ciclos térmicos para procesos CMOS son mucho mayores que los bipolares. En el caso de “base después de compuerta” la porción CMOS se fabrica antes y luego se cubre para protección durante el procesamiento bipolar y de esta manera los elevados ciclos térmicos de la porción CMOS son previos a la formación de la estructura bipolar. Este último caso es el más utilizado en el desarrollo de tecnología BiCMOS. Los dispositivos bipolares utilizados son transistores HBT de SiGe, en los cuales se trabaja con una composición química de la forma    o    . Respecto a los HBT de SiGe se pueden establecer varias generación a partir de se desempeño en alta frecuencia con los parámetros   y     como los más relevantes. Las primeras generaciones tenían frecuencias de corte que superaban los 50 GHz, la siguiente generación tenia frecuencias por sobre los 100 GHz, la subsecuente generación tenia frecuencias por sobre los 200 GHz y las últimas generaciones son capaces de alcanzar frecuencias por sobre los 300 GHz. Respecto a la tecnología CMOS se toma en cuenta como uno de sus parámetros fundamentales el tamaño de la compuerta ya que este define en si mismo las características fundamentales de los transistores MOSFET que operan dentro, además de ser un parámetro estrechamente vinculado con la escala de integración disponible en el circuito digital. Considerando ambas aproximaciones para describir apropiadamente un circuito BiCMOS hace falta expresar tanto el parámetro bipolar más destacado, en este caso, la frecuencia de corte y por otro lado hace falta presentar la longitud de la compuerta de los transistores MOS realizada. Por ejemplo se puede describir a un circuito BiCMOS con 50 GHz de    y construido con una tecnología de 0.35 um CMOS, el transistor bipolar realizado en SiGe y la tecnología CMOS en Si. El objetivo que se manifiesta a futuro al utilizar tecnología BiCMOS se manifiesta en una escala de integración completa. Esto implicaría sistemas completos dentro de un chip, que incluirían circuitos de comunicaciones implementados con HBTs,

procesamiento digital optoelectrónica. 6.6

implementados

con

circuitos

CMOS

y

circuitos

de

Aplicaciones en Circuitos de Telecomunicaciones

La tecnología BiCMOS esta normalmente conformada por transistores HBT de SiGe con transistores CMOS. Esta estructura de funcionamiento permite la integración en un solo juego de componentes de diversas funcionalidades digitales y analógicas. Esta integración permite el desarrollo del término “System on a Chip” (SOC) que precisamente explota las capacidades de esta tecnología. Considerando los diversos circuitos realizables tanto en la parte digital, como procesadores y memorias, y los diversos circuitos realizables por la parte analógica, como amplificadores, filtros, osciladores y sintetizadores de frecuencia. Se puede establecer que la parte digital del procesamiento del sistema se realizara en fases del proceso CMOS mientras que la parte analógica se realizara a través de fases bipolares. Considerando que los transistores HBT en SiGe son capaces de frecuencias de corte por sobre los 100 GHz, estos pueden considerarse como idóneos para trabajos en la parte circuital analógica para sistemas de radiofrecuencia, microondas y ondas milimétricas. Por otra parte, dependiendo de las propiedades de eficiencia de energía y de voltaje de ruptura se pueden establecer cuales modelos pueden ser utilizados como elementos activos para circuitos amplificadores de potencia. Y finalmente, dependiendo de la figura de ruido que tenga el componente se lo podrá utilizar como parte de un amplificador de bajo ruido. Considerando el trabajo en circuitos inalámbricos, se pueden mencionar la utilización de los circuitos BiCMOS en amplificadores de bajo ruido, amplificadores de potencia, VCOs, mixers, entre otros. Entre las aplicaciones de los circuitos BiCMOS se pueden tener circuitos utilizados en telefonía móvil celular, sistemas de broadcast de televisión por satélite, sistemas GPS, teléfonos inalámbricos, redes locales inalámbricas, sistemas de radar, entre otros. Entre las aplicaciones más conocidas, se los utiliza en transceivers para Fibra Óptica SONET de 40 Gbps, transceivers WiMax, transceivers LTE y transceivers para WiFi en la banda de 2.4 GHz. Dentro de los avances recientes, se utiliza tecnología BiCMOS para los transceivers de WLAN en la banda de 60 GHz.