Sistemas lógicos

INSTITUTO TECNOLÓGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY CAMPUS MONTERREY DIVISIÓN DE INGENIERÍA Y ARQUITECTURA DEPARTAMENTO DE MECATRÓNICA Y AUTOMATIZACIÓN

LABORATORIO DE DISEÑO DE SISTEMAS LÓGICOS (MR00-034)

MANUAL DEL CURSO

Dr. Jorge Limón Robles Francisco Calleja Bernal M. Colaborador: Luis Rosas Cobos

Revisión 01 (Diciembre 2002)

ITESM

Departamento de Mecatrónica y Automotización

Contenido Planeación del curso Normas del laboratorio Evaluación del laboratorio Rúbrica Práctica 1: Compuertas Digitales básicas TTL Práctica 2: Otros Circuitos Combinatorios comunes Práctica 3: Otros Circuitos Combinatorios comunes Práctica 4: Síntesis de circuitos combinatorios y construcción con lógica alambrada Práctica 5: Construcción de circuitos combinatorios con PLD´s Práctica 6: Memorias y Flip-flops Práctica 7: Circuitos de tiempo y otros circuitos secuenciales comunes. Práctica 8: Aplicaciones de los FF’s Práctica 9: Síntesis de circuitos secuenciales síncronos Práctica 10: Control Lógico Neumático Práctica 11: Control Lógico Eléctrico Práctica 12: Diseño e implementación de circuitos lógicos mediante PLC Práctica 13: Diseño e implementación de circuitos lógicos en PLC mediante Grafcet

Laboratorio de Diseño de Sistemas Lógicos

ITESM

Departamento de Mecatrónica y Automotización

Programa tentativo para el curso y el laboratorio de Diseño de Sistemas Lógicos Profesor: Instructores de laboratorio:

Semana 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

Dr. Jorge Limón Robles M. Sc. Armando Céspedes M. Sc. Raúl Estrada

Diseño Sistemas Lógicos Introducción Funciones lógicas Sistemas Numéricos Sistemas Numéricos Algebra Booleana Mapas de Karnaugh Mapas de Karnaugh Síntesis de circuitos combinatorios Construcción con NAND’s Primer examen parcial Constr. de circuitos comb con PLD´s Constr. de circuitos comb con PLD´s (Sol Ex) Constr. de circuitos comb con PLD´s Conceptos Básicos de Circ. Secuenciales Memorias y flip-flops Otros dispositivos secuenciales Análisis de circuitos secuenciales Análisis de circuitos secuenciales Segundo examen parcial Síntesis de circ. secuenciales Síntesis de circ. Secuenciales (Sol Ex) Síntesis de circ. secuenciales Circuitos Lógicos Neumáticos Circuitos Lógicos Neumáticos Circuitos Lógicos Neumáticos Circuitos lógicos eléctricos Circuitos lógicos eléctricos PLC`s Tercer examen parcial PLC´s PLC´s (Sol Ex) PLC´s Tópicos Avanzados Tópicos Avanzados

Laboratorio de Diseño de Sistemas Lógicos

Laboratorio de Diseño Sistemas Lógicos Presentación P1: Compuertas Digitales básicas TTL P2: Otros Circuitos Combinatorios comunes P3: Otros Circuitos Combinatorios comunes P4: Síntesis de circuitos combinatorios y construcción con lógica alambrada ( incluyendo transductores de entrada y salida) P5: Construcción de circuitos combinatorios con PLD´s Proyecto 1: Circuito Digital combinatorio P6: Memorias y Flip-flops P7: Circuitos de tiempo y otros circuitos secuenciales comunes. P8: Aplicaciones de los FF’s P9: Síntesis de circuitos secuenciales síncronos con PLD´s. Proyecto 2: Circuito digital secuencial P10: Circuitos Lógicos neumáticos P11: Circuitos Lógicos Eléctricos P12: Programación Básica de PLC´s P13: Programación Avanzada de PLC´s

ITESM

Departamento de Mecatrónica y Automotización

Normas para el laboratorio 1.

Sobre puntualidad y asistencia • • • • • • •

2.

Sobre el cuidado del equipo • •

3.

Se tomará lista 5 minutos después de la hora de entrada Se considera retardo el llegar después de haber sido nombrado por primera vez en la lista Acumular 2 retardos es equivalente a una falta 30 minutos después de la hora de entrada ya no se permitirá la entrada al laboratorio El número máximo permitido de faltas es el equivalente a 2 semanas. A la práctica que no se asista no se permitirá entregar el reporte y la calificación será cero en dicha práctica Es responsabilidad de los alumnos y su instructor pactar una fecha de reposición en caso de no tener sesión por causa de un asueto.

Todos los alumnos deberán cuidar el equipo de trabajo Cualquier daño a los equipos, por un mal uso, será pagado por los alumnos responsables

Sobre los reportes

El alumno deberá entregar un reporte de cada práctica bajo los siguientes lineamientos: • Los reportes serán entregados en hojas blancas tamaño carta (pueden ser en papel usado previamente) • La totalidad o una parte de éstos pueden ser hechos a mano siempre y cuando se haga con claridad y limpieza, cuando se hagan dibujos se deberá utilizar regla • Los reportes deberán incluir: o Encabezado (no hay portada) o Objetivo (expresado con sus propias palabras) o Breve descripción de la práctica (expresada con sus propias palabras) o Desarrollo (datos, cálculos, figuras, tablas, etc) o Conclusiones individuales • Los reportes serán desarrollados en equipos de dos o tres personas. La calidad y entrega a tiempo del escrito es responsabilidad de todo el equipo. • Los reportes deberán ser entregados por escrito al instructor, una sesión después de haber sido realizada la práctica, en el día y la hora en que se cursa el laboratorio • El alumno que se retrase en entregar su reporte podrá hacerlo a la semana siguiente y su calificación se asignará con base en un máximo de 70 sobre 100. Después de una semana de retraso ya no se aceptará. • Cualquier indicio de copia en los reportes, prácticas, etc., y/o actos de deshonestidad académica se manejarán de acuerdo al reglamento académico del ITESM. • Si un alumno desea revisión de la evaluación de su reporte deberá manifestarlo al instructor en un periodo máximo de 1 semana después de haber recibido su reporte calificado. 4.

Sobre responsabilidades generales • • •

Cada equipo tiene la obligación de llevar a cada sesión una impresión del desarrollo de la práctica De ser indicado por su instructor, los equipos de trabajo se rotarán. De ser necesario los proyectos podrán ser revisados fuera de clase.

Laboratorio de Diseño de Sistemas Lógicos

ITESM

Departamento de Mecatrónica y Automotización

Evaluación del laboratorio de diseño de sistemas lógicos Calificación de la práctica • • • •

Exámen rápido y puntualidad Trabajo individual (ver rúbrica) Cumplimiento del equipo con lo programado (ver rúbrica) Reporte (en equipo, excepto donde se indica) o Presentación y ortografía o Contenido o Conclusiones individuales

20 puntos 10 puntos 10 puntos 10 puntos 30 puntos 20 puntos 100 puntos

Calificación del laboratorio • •

Promedio de las prácticas Proyectos

Laboratorio de Diseño de Sistemas Lógicos

75 puntos 25 puntos 100 puntos

ITESM

Departamento de Mecatrónica y Automotización

Rúbrica para evaluación de la participación del alumno en el laboratorio PARÁMETROS Y CRITERIOS DE EVALUACION Trabajo individual Cumplimiento del equipo con los objetivos programados

0 pts No Trabaja. Se cumplió menos de la mitad de lo programado

6 pts Trabaja pero requiere presión del instructor Se cumplió la mayoría de lo programado

10 pts Cumple por iniciativa propia Se cumplió lo programado

Formato de observación en el laboratorio Grupo Instructor Alumno

____________ ____________

Matrícula

Práctica # TI CE Tot.

Laboratorio de Diseño de Sistemas Lógicos

Práctica # TI CE Tot.

Práctica # TI CE Tot.

Práctica # TI CE Tot.

Práctica # TI CE Tot.

Práctica # TI CE Tot.

Práctica # TI CE Tot.

Práctica # TI CE Tot.

ITESM

Departamento de Mecatrónica y Automotización

PRÁCTICA #1 COMPUERTAS DIGITALES BÁSICAS TTL Objetivos: - Uso del protoboard. - Polarización de un LED. - Elaborar un detector de señal lógica con un LED. - Generación de estados lógicos para compuertas digitales. - Obtención experimental de las tablas de verdad para las compuertas lógicas básicas: AND, OR y NOT. - Aplicar las compuertas lógicas digitales básicas en la simulación de sistemas de control lógico.

DESARROLLO Su instructor describirá las partes de un protoboard para ser utilizado en la implantación de sistemas lógicos digitales. Para más detalles del protoboard ver anexo A.

Fig. 1: Protoboard

LISTA DE MATERIAL - LED’s - Resistencias de 330 Ω - Dip switch - 7400 - 7402 - 7404 - 7408 - 7432

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

1) Construir en su protoboard un circuito eléctrico, como se muestra en la figura 2, para polarizar adecuadamente un LED (Light Emmiting Diode). Para un mejor funcionamiento de un LED es necesario limitar la corriente If que provoca la luminiscencia del LED. Considere que de acuerdo a datos técnicos de un LED se tiene que: Vf = 1.5 VCD, e If = 0.015 A. Si el voltaje de polarización, Vs = 5 VCD, realice lo siguiente: a) Identifique las terminales ánodo y cátodo del LED para realizar una polaridad correcta. b) Calcule el valor de Rs. ¿El valor calculado corresponde a un valor comercial? Explique. c) Observe qué sucede a la intensidad luminosa del LED al utilizar una resistencia de un valor menor o mayor al valor calculado. Explique. d) Vuelva a conectar la resistencia R de mayor valor y mida la caída de voltaje en el LED, Vm, así como el valor de If. Mida el valor del voltaje y su polaridad a través de la resistencia eléctrica del circuito.

1

ITESM

Departamento de Mecatrónica y Automotización

If

Vs = 5 VCD; Rs = 330 Ω;

Vf = 1.5 VCD; If = 0.015 A;

Medir: Vm = _________ If = _________

Fig. 2: Circuito de polarización para un LED. Fig. 3: Prueba para obtener la tabla de verdad a una compuerta AND, SN74LS08 2) Realice las modificaciones al circuito anterior para que dicho circuito sea utilizado durante su práctica como verificador de voltaje. Compuertas Lógicas Digitales 3) Construya un circuito eléctrico en su protoboard para comprobar la tabla de verdad de las compuertas digitales AND, OR y NOT. Consulte la tabla de especificaciones (data sheet, apéndice D) para identificar los pines que corresponden a: entradas, salidas y polarización (Vcc, Gnd). El circuito debe generar dos entradas de voltaje (1: uno lógico) que deberán ser mostrados por dos LEDs, y la salida de la compuerta será mostrada en otro LED, como se ilustra en la Figura 3. ¿Qué sucede a la salida de las compuertas cuando a las entradas no se conecta voltaje (entradas flotadas)? Explique.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4) Implante la función lógica Booleana: F = A.B’ + A’.B utilizando compuertas lógicas básicas y obtenga su tabla de verdad de manera experimental. Aplicación 5) El consejo directivo de una empresa se encuentra integrado por tres personas. En una de sus juntas se acordó que las votaciones se hicieran de forma secreta; sin embargo, existe el problema de que una persona ajena contara los votos para mantener el secreto del voto. Para evitar este problema se decide hacer lo siguiente: Se instalará un botón debajo de la mesa de cada directivo. Al centro de la sala de juntas se colocarán dos lámparas, una de color roja y una de color verde. Al momento de votar, si el directivo está a favor presionará el botón, si está en contra no lo presionará. La lámpara color verde deberá encenderse si la mayoría vota a favor. La lámpara de color rojo deberá encenderse si la mayoría está en contra. a) Elabore la tabla de verdad para obtener la solución a este problema b) Implante con compuertas lógicas básicas la solución encontrada.

2

ITESM

Departamento de Mecatrónica y Automotización

REPORTE DE LA PRÁCTICA a) b) c) d) e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

ANEXOS A) Partes de un protoboard.

Investigar: 1. Una página de internet donde estén los datos técnicos y diagramas de las compuertas digitales básicas. 2. El funcionamiento y composición de un LED, incluya especificaciones eléctricas.

Fig. 6: Partes de un protoboard. Para la explicación del “protoboard” se considera la posición mostrada en la Fig. 6. Los orificios verticales (columnas) de la “zona A” están conectados entre sí, al igual que los de la “zona B”. Existe una ranura que aísla los orificios verticales de las zonas A y B. Los orificios horizontales de las zonas A y B están aislados entre sí. Los buses de alimentación de voltaje corresponden a las barras marcadas con las líneas roja (+) y azul (-). Los orificios se encuentran numerados para facilitar la identificación de los pines de un “chip” a ser utilizado.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

3

ITESM B) Circuito eléctrico para generar los niveles lógicos “0” y “1”.

Departamento de Mecatrónica y Automotización D) Datos para las compuertas lógicas digitales, familia 74XX (data_sheet)

C) Identificación de los “pines” de compuertas digitales

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

Departamento de Mecatrónica y Automotización NOTAS:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

5

ITESM

Departamento de Mecatrónica y Automotización

PRÁCTICA #2 OTROS CIRCUITOS COMBINATORIOS COMUNES Objetivos: - Conocer el uso y funcionamiento del display de 7 segmentos - Conocer el uso y funcionamiento de un decoder - Utilizar el decoder para desplegar números decimales en el display de 7 segmentos - Conocer el uso y funcionamiento de un multiplexor (MUX) - Utilizar el MUX para generar funciones lógicas.

DESARROLLO 1) EL DISPLAY DE 7 SEGMENTOS El display de siete segmentos es un dispositivo de salida en un circuito de control lógico. Este display está conformado por un conjunto de siete LED`s (Light Emitting Diode) acomodados de la siguiente manera:

Led

Fig. 1: Display de siete segmentos

LISTA DE MATERIAL - LED’s - Resistencias de 330 Ω - Dip switch - Display de 7 segmentos (ánodo común) - Display de 7 segmentos (cátodo comíun) - 7447 - 74151

Cada uno de los leds o segmentos tienen una letra que los identifica que es la siguiente: A F

B G

E

C D

Fig.2: Denominación de los segmentos Existen dos tipos de display: • Ánodo común • Cátodo común Los display de ánodo común tienen la siguiente configuración:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

1

ITESM

Departamento de Mecatrónica y Automotización Como se puede observar en la figura, el display de cátodo común tiene la conexión de tierra como punto común entre los LED´s.

5 VDC

Nota: La línea continua representa lo que está dentro del dispositivo y la línea punteada lo que usted debe conectar

DA05

A

B

C

D

E

F

G

R Señales de activación (conectar a 0 VDC)

Ejercicio1 En el protoboard coloque y compruebe el funcionamiento del display de 7 segmentos de ánodo común. Se sugiere utilizar un resistor de 470 Ω como limitador de corriente. 2) DECODER El decoder es un dispositivo que se encarga de recibir un código y traducirlo a una salida deseada. Este dispositivo puede ser utilizado para traducir el sistema binario (por ejemplo, en formato BCD) y tener una salida en el sistema decimal de la siguiente forma:

Fig.3: Configuración ánodo común Como se puede apreciar en la figura todos los LED tienen como punto común la alimentación de 5V y deberán ser conectados a tierra por medio de un resistor R para limitar la corriente a través del LED.

Sistema binario (en formato BCD)

Ae Be Ce De

Decoder

0 1 2 3 4 5 6 7 8 9

El estado de las salidas cambiará a un uno lógico dependiendo del código de entrada

Fig.5: Decoder BCD a decimal

Los display de cátodo común tienen la siguiente configuración:

Por ejemplo este decoder encenderá la salida 9 si el código de entrada es 1001. Señales de activación (conectar a 5 VDC) R A

B

C

D

E

F

G

A su vez para poder tener un número en el display de 7 segmentos se necesitaría un circuito combinatorio que recibiera el código binario del número que se quiera desplegar y éste lo tradujera a las salidas correctas, para esto se requeriría una función lógica para cada segmento. Ejercicio 2

DC05

Obtenga la función lógica para encender el segmento A en los dígitos del sistema decimal si tuviera un display de 7 segmentos con ánodo común Ejercicio 3

GND

Fig.4: Configuración cátodo común Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Obtenga la función lógica para encender el segmento A en los dígitos del sistema decimal si tuviera un display de 7 segmentos con cátodo común 2

ITESM

Departamento de Mecatrónica y Automotización

Dado que es muy común requerir este tipo de aplicaciones también existen decoders que traducen del sistema binario (en formato BCD) a las señales necesarias para tener un número decimal en el display de 7 segmentos. Los decoders más comunes son: Función BCD a Decimal

Tipo 7445

BCD a siete segmentos

7446, 7447, 7449

BCD a siete segmentos

7448

Características Salidas de colector abierto Salidas de colector abierto No requiere resistencias externas

Ejercicio 4 Muestre los dígitos en el display de 7 segmentos utilizando el decoder. Envíe las señales de entrada conectando y desconectando cables o utilice “dip switches”

Se podría obtener la salida del multiplexor por medio de una función lógica que dependa del código que entra al circuito de control. Ejercicio 5 Obtenga la función lógica de la salida con base en la variables de entrada (Ae, Be, y Ce) y las entradas (I0...I7) (recuerde que la entrada I0 se conectará a la salida cuando tenga el código binario equivalente al cero decimal en las variables de entrada). Afortunadamente no es necesario implantar la función lógica porque existen diversos multiplexores comerciales como lo son: Función MUX 16 a 1

Tipo 74150

MUX 8 a 1

74151

MUX 8 a 1

74152

MUX Doble 4 a 1

74153

3) MULTIPLEXOR El multiplexor se puede definir como un selector de datos. Este dispositivo tiene varias líneas de entrada y una sola salida, mediante un circuito de control y un código binario se selecciona cual de las entradas se conectará a la salida. Esto se puede observar en el siguiente diagrama:

I1 I2 I3

Salida

I4 I5 I6 I7

Circuito de control Ae Be Ce

Fig. 6: Funcionamiento de un multiplexor Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Además de usarlo como selector es común el usarlo para construir funciones lógicas. Esto se lograría si se coloca la tabla de verdad resultante como entrada al multiplexor e introducimos al circuito de control los valores de las variables que originaron la tabla. Ejercicio 6

I0

Valores de uno o cero lógico

Características Sólo tiene disponible la salida negada Tiene disponible la salida postiva y negada Sólo tiene disponible la salida negada Convierte de paralelo a serial

El consejo directivo de una empresa se encuentra integrado por tres personas. En una de sus juntas se acordó que las votaciones se hicieran de forma secreta; sin embargo, existe el problema de que una persona ajena contara los votos para mantener el secreto del voto. Para evitar este problema se decide hacer lo siguiente: Se instalará un botón debajo de la mesa de cada directivo. Al centro de la sala de juntas se colocarán dos lámparas, una de color roja y una de color verde. Al momento de votar, si el directivo está a favor presionará el botón, si está en contra no lo presionará. La lámpara color verde deberá encenderse si la mayoría vota a favor. La lámpara de color rojo deberá encenderse si la mayoría está en contra. 3

ITESM

Departamento de Mecatrónica y Automotización Elabore la tabla de verdad para obtener la solución a este problema b. Implante con un multiplexor la solución encontrada.

ANEXOS A) Identificación de los “pines” del display de 7 segmentos

Ejercicio 7 (Opcional) G F

común

a.

A B

Resuelva el ejercicio 6 suponiendo que el consejo directivo se encuentra conformado por 4 personas (A, B, C y D) y que la persona A tiene el voto de calidad en caso de empate. a) Elabore la tabla de verdad para obtener la solución a este problema b) Implante con un multiplexor la solución encontrada.

REPORTE DE LA PRÁCTICA Breve resumen de la práctica Descripción y resultados obtenidos Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). e) Bibliografía f) Anexar información solicitada. Investigar: 1. Las características (hojas de datos) de al menos un decoder o de un multiplexor que no se mencione en la práctica. 2. Un circuito de aplicación del multiplexor

E D

común

a) b) c) d)

C PD

B) Identificación de los “pines” del decoder 7447

Entradas Salidas al display Entradas

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

Departamento de Mecatrónica y Automotización

C) Identificación de los “pines” del multiplexor 74151

Entradas Salida Salida negada Habilitación (a GND)

NOTAS:

Entradas

Código

NOTAS:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

5

ITESM

Departamento de Mecatrónica y Automotización DESARROLLO 1) SENSOR FOTOELÉCTRICO DE BARRERA

PRÁCTICA #3 OTROS CIRCUITOS COMBINATORIOS COMUNES (PARTE 2) Objetivos: -

Conocer el uso y funcionamiento interno del sensor fotoeléctrico de barrera Aplicar los conocimientos obtenidos en las dos últimas prácticas en un problema práctico

LISTA DE MATERIAL - LED’s - Resistencias de 100 Ω - Resistencias de 330 Ω - Dip switch - Sensor fotoeléctrico de barrera - Relevador con bobina de 5 V. - Relevador con bobina de 6 V. - Display de 7 segmentos (ánodo común) - 7447 - 74151

Uno de los dispositivos más usado para detectar objetos sin contacto es el sensor fotoeléctrico de barrera. Este instrumento ya se utilizó en el Laboratorio de Instrumentación y Mediciones y en esta práctica tendrá la oportunidad de conocer su funcionamiento interno. La configuración de este sensor es la siguiente. Emisor de Receptor luz infrarroja

Fig. 1: Sensor fotoeléctrico de barrera Recuerde que este sensor se basa en la detección de luz infrarroja en el receptor. La estructura interna simplificada del sensor se muestra en la siguiente figura: Diodo emisor de luz Fototransistor que funciona como un interruptor activado infrarroja (LED) por la luz infrarroja

5 VDC

A

GND

GND

Fig.2: Estructura interna de un sensor fotoeléctrico Nota: Cuando el fototransistor detecta la luz infrarroja la terminal A queda conectada a tierra a través de la resistencia. Si no detecta la luz infrarroja la terminal queda flotada. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

1

ITESM

Departamento de Mecatrónica y Automotización

Una conexión típica de este sensor sería:

Diodo emisor de luz infrarroja (LED)

5 VDC

5 VDC

R1

Diodo emisor de luz infrarroja (LED)

R2

L (Señal TTL)

5 VDC R1

Objeto

GND

GND

Fig.4: Conexión a un circuito TTL del sensor fotoeléctrico GND

GND

GND

Fig.3: Conexión típica del sensor fotoeléctrico

Si no hay interferencia el transistor está ACTIVO y la entrada de la compuerta está conectada a 0 VDC (0 lógico) y L=1 Ejercicio 2

Ejercicio 1

Conecte el circuito que se muestra en la figura 4. Utilice un LED para conocer el estado de la salida L. Note que el emisor trae una letra E en la parte superior, el ánodo trae un signo “+”.

Conecte el circuito que se muestra en la figura 3. Estime R2 para que el LED de salida encienda y apague con la presencia o ausencia de luz. Cuando la señal del sensor fotoeléctrico se utilice como entrada de un circuito TTL no es necesario incluir la conexión del circuito de la figura 3 (recuerde que en la práctica anterior se comentó que una terminal TTL de entrada que no esté conectada se considera como un “1” lógico, es decir, está alimentada con 5 VDC). Por lo anterior el sensor fotoeléctrico en un circuito TTL se conectaría de la siguiente forma:

Si un objeto interrumpe la luz el transistor está ABIERTO, la entrada a la compuerta está desconectada y es vista como 5 VDC (1 lógico) L = 0

2) TRANSDUCTORES DE POTENCIA En ocasiones es necesario activar una salida de mayor potencia a la proporcionada por una compuerta o circuito TTL. Para realizar esto es necesario un dispositivo que “traduzca” señales de baja potencia a señales de potencia mayor. Los dispositivos que nos ayudan a realizar la conversión o traducción de potencia son llamados transductores. Algunos dispositivos que realizan la función de transductores son: a)

Transistor. Este dispositivo se usa para circuitos con cargas de DC

Señal TTL

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

2

ITESM

Departamento de Mecatrónica y Automotización

b) TRIAC. Este dispositivo se usa para circuitos con cargas de AC

Realice el diseño del circuito de control y constrúyalo Despliegue del código de la tarjeta

Señal TTL

Tarjeta

c)

Relevador con bobina de 5 VDC. Se usa para circuitos con cargas de cualquier tipo (se debe tener cuidado con la capacidad de corriente del contacto)

Circuito Combinatorio Código binario Sistema de detección del código de tres perforaciones

Transductor Permiso de acceso (TTL)

Buzzer

Fig.5: Esquemático del sistema de acceso

GND

Ejercicio 3 En una compañía metalúrgica, se desea controlar el acceso a ciertas áreas mediante una credencial codificada, pertenecientes a todos los empleados. El código de acceso se grabará en la credencial mediante tres perforaciones. El sistema de control obtendrá dicho código revisando mediante sensores fotoeléctricos, desplegará el código de la tarjeta que se esta verificando y permitirá el acceso activando una indicación luminosa y un “buzzer” de 12 VDC. Áreas a las que se permitirá el acceso Gerencia Mantenimiento Ingenieros encargados de hornos Operadores

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Código 1 4 5 6

3

ITESM

Departamento de Mecatrónica y Automotización

a) b) c) d) e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

ANEXOS A) Identificación de los “pines” del display de 7 segmentos G F

común

REPORTE DE LA PRÁCTICA

A B

Investigar: 1. El principio de operación y un ejemplo de circuito de conexión del TRIAC.

común

E D

C PD

B) Identificación de los “pines” del decoder 7447

Entradas Salidas al display Entradas

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

Departamento de Mecatrónica y Automotización

C) Identificación de los “pines” del multiplexor 74151

Entradas Salida Salida negada

NOTAS:

Entradas

Código

D) Identificación de los “pines” del sensor fotoeléctrico

+ + E

D

NOTA

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

5

ITESM

Departamento de Mecatrónica y Automotización DESARROLLO 1) LA COMPUERTA NAND

PRÁCTICA #4 SÍNTESIS DE CIRCUITOS COMBINATORIOS Y CONSTRUCCIÓN CON LÓGICA ALAMBRADA

La compuerta NAND es una compuerta que equivale a una compuerta AND con su salida negada. El símbolo de esta compuerta y su tabla de verdad son las siguientes:

Objetivos: -

A

Poner en práctica los conocimientos de síntesis de circuitos combinatorios adquiridos en la clase teórica Construir circuitos lógicos combinatorios: Sólo con compuertas NAND Con decoders de propósito general

B

F

A 0 0 1 1

B 0 1 0 1

F 1 1 1 0

“F es 0 sólo si A y B son 1”

Fig. 1: Compuerta NAND Ejercicio 1 Verifique la tabla de verdad de la compuerta NAND de 2 entradas (7400). Nota: Revise la composición interna de la compuerta 7410, 7420 y 7430

LISTA DE MATERIAL - LED’s

- Resistencias de 330 Ω - Dip switch - 7400 - 7408 - 7432 - 74154

2) CONSTRUCCIÓN DE FUNCIONES EXCLUSIVAMENTE CON NAND La compuerta NAND tiene la propiedad que a partir de ella se pueden construir las 3 funciones lógicas básicas (AND, OR y NOT) y en consecuencia cualquier otra función lógica. Por esta razón la compuerta NAND (al igual que la compuerta NOR) se dice que es una compuerta funcionalmente completa. La forma o formas de construir las 3 funciones básicas se muestran a continuación: a)

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Función NOT

1

ITESM

Departamento de Mecatrónica y Automotización Opción 1: Entradas “puenteadas”

Ejercicio 2 Construya las 3 funciones básicas utilizando sólo compuertas NAND

F

A

F = A• A = A

Cabe mencionar que cuando se va a construir una función en forma de suma de productos como:

F = ABC + ABC + D Opción 2: Una entrada en 1

La función, construida con NAND´s, quedaría:

F

A

F = A •1 = A

1

A B C

A B C

Nota: Recuerde que una entrada no conectada en una compuerta NAND TTL es vista como un 1 lógico, por lo que para fines de prueba puede dejarla desconectada. b) Función AND

c)

D

Note que se eliminan compuertas NAND al construir la función y esto permite utilizar un menor número de componentes. F

A B

F

F = A• B = A• B

Otra forma de construir la función sería negando dos veces de la siguiente manera:

F = ABC + ABC + D

Función OR

F = ABC + ABC + D A

B

Por lo tanto, si distribuimos la primera negación la función quedaría:

F

F = A• B = A+ B

F = ( ABC ) • (ABC ) • D

NAND

Observe que las 3 formas son generalizables a NAND’s de n entradas NAND Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

NAND

2

ITESM

Departamento de Mecatrónica y Automotización

Observe que la función está conformada por varios NAND. Ejercicio 3 Se desea diseñar un bastón especial para personas invidentes. El bastón deberá contar con tres sensores: 1. Un sensor de proximidad N (normal) que detecta la presencia de algún objeto o persona en el cono grande de la figura 2 2. Un sensor de proximidad A (angosto) que detecta la presencia de algún objeto en el cono angosto de la figura 2. 3. Un sensor de proximidad P (pequeño) que detecta la presencia de un objeto en el cono pequeño de la figura 2.

invidente cuando haya un objeto (o persona) en el cono normal N (el cono más grande) b) Si el botón B está presionado (usado por el invidente para enfocar) el vibrador deberá de vibrar en forma suave cuando haya un objeto en el cono angosto A. c) En cualquier momento que haya un objeto en el cono pequeño P, el vibrador deberá vibrar fuerte independientemente de cómo esté el botón B. Construya las funciones booleanas utilizando compuertas NAND 3) DECODER DE USO GENERAL Un decodificador de n a 2n es un circuito combinatorio con n entradas y 2n salidas como se muestra en la siguiente en la figura:

N Sistema binario

Ae Be Ce De

Decoder

A n= 4 entradas

P

0 1 2 3 . . 12 13 14 15

El estado de las salidas cambiará a un uno lógico dependiendo del código de entrada

2n =24= 16 salidas

Fig.3: Decoder 4 a 16

Fig.2: Zonas de sensado del bastón Además, el bastón contará con: - Un botón pulsador B y - Un vibrador de dos intensidades, para que el bastón avise a la persona la presencia del objeto. El vibrador recibe 2 señales: V (vibrar) y F (vibrar fuerte). Si el vibrador recibe la señal V vibrará. Esta vibración será fuerte si la señal de intensidad de vibración F está activa y suave si no está activa.

Para cada codigo binario de entrada se encenderá (dará un 1 lógico) sólo con la salida correspondiente. Ejercicio 4 Obtenga la ecuación boolena para encender la tres primeras salidas En general, el decoder se puede usar para activar un canal de salida en función del codigo binario recibido. En nuestro caso se puede usar para construir funciones lógicas binarias de n variables de entradas.

Obtenga las expresiones booleanas para las señales V y F del vibrador bajo las siguientes consideraciones: a) Si el botón B no está presionado (operación normal) el vibrador deberá vibrar en forma suave, para avisar al Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

3

ITESM

Departamento de Mecatrónica y Automotización

Si se quisiera implantar la función:

ANEXOS

F = ABC + ABC + A BC D

A) Identificación de los “pines” del NAND 7400

Se haría de la siguiente manera: 0

Sistema binario

Ae Be Ce De

Decoder

6

F

7

Fig.4: Implantación de funciones lógicas con decoders Nota: La entrada A es el bit menos significativo Ejercicio 5 (Opcional)

B) Identificación de los “pines” del decoder 74154

Repita el ejercicio 3 utilizando el decoder 74154 (recuerde que las salidas de este decoder son activo bajo) REPORTE DE LA PRÁCTICA a) b) c) d) e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

Investigar: 1. Como obtener las funciones AND, OR y NOT con la compuerta NOR.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Señales de activación (a GND)

4

ITESM NOTAS:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización NOTAS:

5

ITESM

Departamento de Mecatrónica y Automotización DESARROLLO 1) LA COMPUERTA NAND

PRÁCTICA #4 SÍNTESIS DE CIRCUITOS COMBINATORIOS Y CONSTRUCCIÓN CON LÓGICA ALAMBRADA

La compuerta NAND es una compuerta que equivale a una compuerta AND con su salida negada. El símbolo de esta compuerta y su tabla de verdad son las siguientes:

Objetivos: -

A

Poner en práctica los conocimientos de síntesis de circuitos combinatorios adquiridos en la clase teórica Construir circuitos lógicos combinatorios: Sólo con compuertas NAND Con decoders de propósito general

B

F

A 0 0 1 1

B 0 1 0 1

F 1 1 1 0

“F es 0 sólo si A y B son 1”

Fig. 1: Compuerta NAND Ejercicio 1 Verifique la tabla de verdad de la compuerta NAND de 2 entradas (7400). Nota: Revise la composición interna de la compuerta 7410, 7420 y 7430

LISTA DE MATERIAL - LED’s

- Resistencias de 330 Ω - Dip switch - 7400 - 7408 - 7432 - 74154

2) CONSTRUCCIÓN DE FUNCIONES EXCLUSIVAMENTE CON NAND La compuerta NAND tiene la propiedad que a partir de ella se pueden construir las 3 funciones lógicas básicas (AND, OR y NOT) y en consecuencia cualquier otra función lógica. Por esta razón la compuerta NAND (al igual que la compuerta NOR) se dice que es una compuerta funcionalmente completa. La forma o formas de construir las 3 funciones básicas se muestran a continuación: a)

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Función NOT

1

ITESM

Departamento de Mecatrónica y Automotización Opción 1: Entradas “puenteadas”

Ejercicio 2 Construya las 3 funciones básicas utilizando sólo compuertas NAND

F

A

F = A• A = A

Cabe mencionar que cuando se va a construir una función en forma de suma de productos como:

F = ABC + ABC + D Opción 2: Una entrada en 1

La función, construida con NAND´s, quedaría:

F

A

F = A •1 = A

1

A B C

A B C

Nota: Recuerde que una entrada no conectada en una compuerta NAND TTL es vista como un 1 lógico, por lo que para fines de prueba puede dejarla desconectada. b) Función AND

c)

D

Note que se eliminan compuertas NAND al construir la función y esto permite utilizar un menor número de componentes. F

A B

F

F = A• B = A• B

Otra forma de construir la función sería negando dos veces de la siguiente manera:

F = ABC + ABC + D

Función OR

F = ABC + ABC + D A

B

Por lo tanto, si distribuimos la primera negación la función quedaría:

F

F = A• B = A+ B

F = ( ABC ) • (ABC ) • D

NAND

Observe que las 3 formas son generalizables a NAND’s de n entradas NAND Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

NAND

2

ITESM

Departamento de Mecatrónica y Automotización

Observe que la función está conformada por varios NAND. Ejercicio 3 Se desea diseñar un bastón especial para personas invidentes. El bastón deberá contar con tres sensores: 1. Un sensor de proximidad N (normal) que detecta la presencia de algún objeto o persona en el cono grande de la figura 2 2. Un sensor de proximidad A (angosto) que detecta la presencia de algún objeto en el cono angosto de la figura 2. 3. Un sensor de proximidad P (pequeño) que detecta la presencia de un objeto en el cono pequeño de la figura 2.

invidente cuando haya un objeto (o persona) en el cono normal N (el cono más grande) b) Si el botón B está presionado (usado por el invidente para enfocar) el vibrador deberá de vibrar en forma suave cuando haya un objeto en el cono angosto A. c) En cualquier momento que haya un objeto en el cono pequeño P, el vibrador deberá vibrar fuerte independientemente de cómo esté el botón B. Construya las funciones booleanas utilizando compuertas NAND 3) DECODER DE USO GENERAL Un decodificador de n a 2n es un circuito combinatorio con n entradas y 2n salidas como se muestra en la siguiente en la figura:

N Sistema binario

Ae Be Ce De

Decoder

A n= 4 entradas

P

0 1 2 3 . . 12 13 14 15

El estado de las salidas cambiará a un uno lógico dependiendo del código de entrada

2n =24= 16 salidas

Fig.3: Decoder 4 a 16

Fig.2: Zonas de sensado del bastón Además, el bastón contará con: - Un botón pulsador B y - Un vibrador de dos intensidades, para que el bastón avise a la persona la presencia del objeto. El vibrador recibe 2 señales: V (vibrar) y F (vibrar fuerte). Si el vibrador recibe la señal V vibrará. Esta vibración será fuerte si la señal de intensidad de vibración F está activa y suave si no está activa.

Para cada codigo binario de entrada se encenderá (dará un 1 lógico) sólo con la salida correspondiente. Ejercicio 4 Obtenga la ecuación boolena para encender la tres primeras salidas En general, el decoder se puede usar para activar un canal de salida en función del codigo binario recibido. En nuestro caso se puede usar para construir funciones lógicas binarias de n variables de entradas.

Obtenga las expresiones booleanas para las señales V y F del vibrador bajo las siguientes consideraciones: a) Si el botón B no está presionado (operación normal) el vibrador deberá vibrar en forma suave, para avisar al Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

3

ITESM

Departamento de Mecatrónica y Automotización

Si se quisiera implantar la función:

ANEXOS

F = ABC + ABC + A BC D

A) Identificación de los “pines” del NAND 7400

Se haría de la siguiente manera: 0

Sistema binario

Ae Be Ce De

Decoder

6

F

7

Fig.4: Implantación de funciones lógicas con decoders Nota: La entrada A es el bit menos significativo Ejercicio 5 (Opcional)

B) Identificación de los “pines” del decoder 74154

Repita el ejercicio 3 utilizando el decoder 74154 (recuerde que las salidas de este decoder son activo bajo) REPORTE DE LA PRÁCTICA a) b) c) d) e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

Investigar: 1. Como obtener las funciones AND, OR y NOT con la compuerta NOR.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Señales de activación (a GND)

4

ITESM NOTAS:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización NOTAS:

5

ITESM

Departamento de Mecatrónica y Automotización INTRODUCCIÓN PLD

PRÁCTICA #5 CONSTRUCCIÓN DE CIRCUITOS COMBINATORIOS CON PLD´S Objetivos: -

Poner en práctica los conocimientos referentes al funcionamiento y uso de los PLD (Programable Logic Devices) Construir circuitos lógicos combinatorios apoyados en la programación del GAL 16V8

En las prácticas anteriores nos hemos concentrado en la construcción del controlador lógico deseado a partir de la interconexión de componentes estándar (compuertas digitales o circuitos específicos), esto conduce a un circuito con varios “chips” y una cantidad amplia de conexiones entre ellos. Sin embargo, cuando un controlador lógico va a ser producido en grandes cantidades (reloj digital, juguete, etc) es conveniente diseñar un circuito integrado específico para la aplicación, es decir, un diseño “a la medida”. Esto reduce el número de “chips” y las conexiones externas pero requiere la participación del fabricante en el diseño y fabricación de éste. Una alternativa intermedia, es el uso de dispositivos lógicos programables (PLD por sus siglas en ingles) que si bien son estándares, pueden ser “personalizados” hasta cierto nivel mediante programación.

LISTA DE MATERIAL - LED’s

- Resistencias de 330 Ω - Dip switch - Display de 7 segmentos (cátodo común) - GAL 16V8

La figura muestra una configuración típica simplificada de un PLD que permite construir funciones en suma de productos y producto de sumas, también se incluyen algunas conexiones como ejemplo.

Fig. 1: Configuración interna de un PLD Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

1

ITESM

Departamento de Mecatrónica y Automotización

En la figura se pueden observar los siguientes aspectos: •

•

•

•

Formación de términos producto En la parte superior izquierda están los pines de entrada. Los valores de las entradas son alimentados en forma normal y complementada mediante las líneas horizontales. Las líneas horizontales de las entradas se cruzan formando una malla con líneas verticales que conectan a funciones AND. Cada compuerta AND formará un término producto incluyendo a las entradas (o sus complementos) que hallan sido conectadas a ella. Esta conexión la lleva a cabo el usuario mediante programación. (ver término A·B en el ejemplo) Formación de sumas de productos. En la parte inferior al centro existen varias funciones OR. Cada una formará la suma de los términos producto que se conecten a ella mediante programación (ver A·B + A·C en ejemplo) Selección de polaridad de salida La salida de cada OR (suma de productos) es alimentada a una de las terminales de un OR exclusivo (XOR) La otra terminal del XOR puede estar o no conectada a tierra por programación. Si se conecta a tierra (0 lógico), la salida del XOR será igual a la del OR y por tanto la suma de productos construida saldrá directamente hacia el pin de salida correspondiente (ver la conexión al PIN 1 de la figura) Si no se conecta a tierra (1 lógico), la salida del XOR será el complemento de la salida del OR (el complemento de la suma de productos) y representará por tanto un producto de sumas, el Teorema de Morgan le permite obtener el producto de sumas correspondiente (ver la función A·B + A·D en la figura 1). Nota: Observe que para tener en producto de sumas una función determinada deberá introducir las variables negadas. Pines bidireccionales. En la figura, la salida del primer XOR es conectado a un “buffer” de 3 estados que puede ser o no habilitado por la compuerta AND correspondiente. Si se habilita, la salida del XOR es enviada hacia al pin bidireccional y este funciona como una salida convencional, además de ser retroalimentado hacia la malla de entrada por si se

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

•

•

requiere (esto permite obtener resultados parciales que son alimentadas como entradas otra vez). Si no se habilita, el XOR es desconectado del pin bidireccional y este funciona como una entrada más. Forma de hacer las conexiones. En un PLD de programación única, inicialmente todos los puntos de una malla están conectados mediante fusibles y para lograr la(s) función(es) deseada(s) se “queman” los fusibles de las conexiones no necesarias. El mapa de fusibles a quemar se especifica al “quemador” mediante un archivo (usualmente .jed). En un PLD reprogramable las conexiones pueden ser habilitadas y deshabilitadas tantas veces como sea necesario. Forma de hacer el mapa de conexiones (.jed) Existen lenguajes de programación (ABEL: Advanced Boolean Expression Language, CUPL, etc) que permiten especificar el comportamiento deseado del circuito mediante instrucciones. A partir del comportamiento especificado y las características del PLD el software puede simplificar las funciones y generar el mapa de fusibles. Otros softwares (como el que usaremos en esta práctica) permite dibujar el diagrama lógico, y éste en forma automática lo traduce a alguno de los lenguajes anteriores para su procesamiento posterior.

Notas: 1. Variedades de PLD´s a. A la combinación de un arreglo AND programable con uno OR programable como el mostrado se le conoce como Arreglo lógico programable mediante campos, (FPLA, por siglas en ingles) o simplemente PLA (Programable Logic Array). b. Cuando el arreglo AND es programable pero el OR es fijo (los AND´s vienen preconectados a los OR por grupos (ejemplo 4 a cada uno) se le conoce como PAL. c. Cuando el arreglo AND es fijo y el OR es programable se les conoce como memorias exclusivas de solo lectura, PROM. d. Recuerde que al construir circuitos secuenciales (no cubiertos en este curso) puede ser necesario que la salida de los OR pasen por memorias (o registros) y retornen a la malla principal. Cuando un dispositivo tambien incluye estas memorias se le conoce como secuenciador lógico programable mediante campos: FPLS o simplemente PLS.

2

ITESM

Departamento de Mecatrónica y Automotización

FORMAS DE PROGRAMACIÓN DE UN GAL Existen otras formas de programar las funciones lógicas que se quieran grabar en el GAL. A continuación se muestran tres formas utilizando como ejemplo el ejercicio 6 de la práctica #2, que plantea lo siguiente: El consejo directivo de una empresa se encuentra integrado por tres personas. En una de sus juntas se acordó que las votaciones se hicieran de forma secreta; sin embargo, existe el problema de que una persona ajena contara los votos para mantener el secreto del voto. Para evitar este problema se decide hacer lo siguiente: Se instalará un botón debajo de la mesa de cada directivo. Al centro de la sala de juntas se colocarán dos lámparas, una de color roja y una de color verde. Al momento de votar, si el directivo está a favor presionará el botón, si está en contra no lo presionará. La lámpara color verde deberá encenderse si la mayoría vota a favor. La lámpara de color rojo deberá encenderse si la mayoría está en contra.

a) Programación con ecuaciones booleanas utilizando el lenguaje ABEL-HDL -

Siga los primeros 6 pasos indicados en el anexo A) De la ventana Source-New crear de un nuevo archivo fuente. Seleccione ABEL-HDL Module. La siguiente pantalla aparecerá:

Los 3 pasos básicos a seguir incluyen: • • •

Programación Compilación Aplicación. Fig. 3: Pantalla de colocación de nombres

La programación puede resumirse con el siguiente diagrama: Especificaciones del PLD Descripción del comportamiento

Editor de texto o gráfico

Archivo ABEL

Mapa de fusibles (.jed)

Compilador

Fig. 2: Pasos para programar un PLD

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Quemador

Escriba los nombres que se le solicitan y de un click en OK. Aparecerá la siguiente pantalla:

Chip grabado

Diagrama esquemático de conexiones

3

ITESM

Departamento de Mecatrónica y Automotización b) Programación con tabla de verdad utilizando el lenguaje ABEL-HDL -

Siga los primeros 6 pasos indicados en el anexo A) De la ventana Source-New crear de un nuevo archivo fuente. Seleccione ABEL-HDL Module. La siguiente pantalla aparecerá:

Fig. 4: Pantalla de edición -

Introduzca su programa, que para el ejemplo mencionado sería el siguiente:

Fig. 6: Pantalla de colocación de nombres -

Escriba los nombres que se le solicitan y de un click en OK. Aparecerá la siguiente pantalla:

Fig. 5: Problema resuelto con ecuaciones booleanas -

Observe que no es necesario tener Title, y observe la nomenclatura para la declaración de variables y para las funciones lógicas. Posteriormente deberá seguir los pasos 12 a 14 descritos en el anexo A) y grabar el GAL conforme al anexo B).

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

Departamento de Mecatrónica y Automotización c)

Programación con esquemático

Los pasos para esta programación se describen en el anexo A)

Fig. 7: Pantalla de edición -

Introduzca su programa, que para el ejemplo mencionado sería el siguiente:

Fig. 9: Problema resuelto con esquemático

Ejercicio 1 Realice la programación de un GAL para la solución del problema de la práctica #2 (planteado al inicio de esta sección) con cada uno de los tres métodos de programación presentados. Fig. 8: Problema resuelto con tabla de verdad -

Observe que no es necesario tener Title, y observe la nomenclatura para la declaración de variables y para la tabla de verdad. Posteriormente deberá seguir los pasos 12 a 14 descritos en el anexo A) y grabar el GAL conforme al anexo B).

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

5

ITESM

Departamento de Mecatrónica y Automotización Ejercicio 2 (opcional)

ANEXOS

Programar la lógica de control necesaria para controlar un display de 7 segmentos de cátodo común.

A) Programación esquemática de un GAL utilizando el programa ISP de Lattice

1. 2. 3. 4.

A continuación se describe el procedimiento para utilizar el software ISP:

5.

Encuentre las ecuaciones Booleanas que resuelven el problema. Simplifique las funciones utilizando el álgebra Booleana Realice un diseño esquemático de la estrategia de control lógico Grabe en un GAL la lógica de control para el control de los 7 segmentos del display. Comprobar el correcto funcionamiento del circuito utilizando un protoboard y demás elementos requeridos (LEDs, resistencias,...)

REPORTE DE LA PRÁCTICA a) b) c) d) e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

1. 2. 3. 4. 5.

Encender la computadora y esperar hasta que se normalicen los íconos en su pantalla. Buscar el ícono de ISP System Starter para inicializar el programa. Seleccionar la opción File-New-Project, como se muestra en la figura A.1. Asignar un nombre al proyecto que no exceda de ocho caracteres. La extensión que identifica a un archivo tipo proyecto será .SYN. Dar doble click a “ispLSI1032E-125LT100” de la ventana “Source in Project”, como en la figura A.2.

Investigar: 1. Las características de los GAL’s 20V8 y 22V10, incluya las hojas de datos y comente los aspectos más importantes de éstas. 2. Las características y aplicaciones del PAL y la EEPROM.

Fig. A.1: Pantalla para iniciar un proyecto en ISP

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

6

ITESM

Departamento de Mecatrónica y Automotización Elaboración del diagrama y del archivo esquemático 8.

9.

Definir el nombre del archivo con el que se trabajará y éste será relacionado con la extensión .sch. La pantalla de captura esquemática es para definir las compuertas lógicas (AND, OR, NOT,…) requeridas para implementar una función booleana, como en la figura A.4. Seleccionar el ícono de la parte superior izquierda del menú Drawing

10. Luego seleccionar la librería denominada “GATES.LIB”, y dibujar las compuertas requeridas para su proyecto, como se muestra en la figura A.5.

Fig. A.2: Inicialización de un proyecto 6. 7.

Seleccionar (para esta práctica) el GAL16LV8/ZD con empaquetado de 20 pines. Le preguntará si desea cambiar el juego de información del dispositivo (change device kits) presionar OK. De la ventana Source-New crear de un nuevo archivo fuente (ver la figura A.3). Seleccione Schematic

Fig. A.4: Herramientas de dibujo (drawing)

Fig. A.3: Selección de un archivo fuente

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

7

ITESM

Departamento de Mecatrónica y Automotización Conectores si desea De la caja de herramientas de dibujo (drawing) seleccione el ícono realizar una conexión entre compuertas o entre un punto de entrada o salida y una compuerta. Para trazar un conector en línea recta desde un punto hacia la terminal de un componente se requiere de un clic del ratón para iniciar y otro para terminar el conector. Etiquetas Para obtener las etiquetas seleccione de la caja de herramientas de dibujo (drawing) el ícono y aparecerá en la parte inferior de la pantalla Net Name Enter Net Name. Escribir el nombre de la variable y posteriormente oprima el ENTER y con el cursor posicione la variable al final del conector deseado y dar un click al ratón. Fig. A.5: Selección de compuertas lógicas

Puertos de Entrada o Salida . - Seleccionar de la caja de herramientas de dibujo (drawing) el ícono Aparecerá un menú de opciones titulado I/O en donde debe elegir el tipo de puerto a usarse ( None, Input, Ouput y Bidirection), como en la figura A.7.

Fig. A.7: Asignación de puertos de entrada/salida a una compuerta lógica.

Fig. A.6: Selección de las compuertas requeridas

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

8

ITESM

Departamento de Mecatrónica y Automotización Link Design Aquí verifica si el o los archivos contienen un código válido , en caso de que no sea aceptado aparecerá un mensaje que incluye una explicación y un código de error. Fit Design En algunas ocasiones los requerimientos de nuestro diseño sobrepasan la capacidad del dispositivo seleccionado. Esta rutina verifica si el diseño cabe en el dispositivo seleccionado, en caso de que no sea lo suficientemente se sugiere seleccionar un dispositivo de mayor capacidad como el GAL20V8 o el GAL22V10.

Fig. A.8: Esquemático terminado. Se puede observar que en la figura A.8 se muestra el ejemplo de un diagrama esquemático completo, que incluye las compuertas AND, OR, NOR y NAND. Se debe guardar el archivo esquemático y se debe continuar con la creación del programa a grabar en el GAL siguiendo el siguiente proceso: 11. Regresar a la ventana de ISP System Starter y asegurarse de la presencia en el recuadro izquierdo (Sources in Project igual al del dispositivo definido (GAL16V8ZD), y en el mismo recuadro la presencia del archivo con extensión .SCH 12. Iniciar el proceso de compilación ejecutando las siguientes rutinas que aparecerán en el recuadro derecho ( Processes for Current Source). 13. Dar doble click al archivo creado, y ejecutar las funciones: Compile, Check, and Reduce. Si no hubo problemas aparecerá una paloma en color verde.

Create Fuse Map En este proceso se obtienen dos archivos: El archivo reporte con extensión .rep que contiene la información de las ecuaciones, la distribución de terminales PIN OUT, el porcentaje de utilización del dispositivo , etc. En el archivo .rep (Chip report) se presenta la lógica que ha sido generada así como un PINOUT del GAL programado. Un ejemplo de esto se muestra en la figura A.9 y en la figura A.10. Consultar el archivo schematic.report para observar la asignación de las entradas y salidas dentro del GAL, como en la figura A.9 y en la figura A.10.

14. Posicionarse en “GAL 16LV8/ZD” y ejecutar las funciones: Link, Fit, y Create Fuse. El significado de cada función se explica a continuación: Update all schematic Files En esta parte del proceso se actualizan los archivos que serán tomados en cuenta para la compilación (no ejecutar para esta práctica). Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

9

ITESM

Departamento de Mecatrónica y Automotización B) Procedimiento para grabar el programa en el GAL Una vez generados los archivos anteriores proceder a grabar el programa en el GAL. Para esto de debe utilizar el programador universal que se encuentra conectado al puerto paralelo de la PC, como se muestra en la Fig. B.1.

Fig. A.9: Vista del archivo reporte.

Fig. B.1: Programador Universal conectado a un sistema PC. La secuencia de programación es la siguiente : 1.

Fig. A.10: Vista de la asignación de entradas y salidas programadas en el GAL (PINOUT)

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

2. 3.

Acceder al archivo ejecutable del programa de grabación. (CHIPMAX for Windows). Aparecerá la pantalla de la aplicación como se muestra en figura B.2. Seleccionar el dispositivo a programar (LATTICE GAL16V8D). Cargar el archivo JEDEC que previamente fue diseñado utilizando la opción FILE-LOAD.

10

ITESM

Departamento de Mecatrónica y Automotización

Fig. B.3: Selección del archivo ejecutable Fig. B.2: Pantalla del menú del programa del programador CHIPMAX. 4. 5. 6. 7.

Colocar el GAL en la base del programador y sujetarlo con la palanca. Borrar el contenido previo del GAL seleccionando el ícono ERASE. Al terminar de borrarse el estado indicará OK, si es que se puede proseguir. Verificar el estado de limpieza del GAL con BLANK. Nuevamente si la operación es correcta aparecerá el estado OK. Seleccionar el ícono PROG.

Si aparece un mensaje de que la tarea de programación se realizó con éxito entonces el dispositivo estará listo para probarse. Se puede verificar que el grabado se realizó correctamente utilizando el ícono Verify.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

11

ITESM

Departamento de Mecatrónica y Automotización

C) Configuración del display de siete segmentos de cátodo común

D)

Hojas de especificaciones del GAL 16V8

Señales de activación (conectar a 5 VDC) R A

B

C

D

E

F

G

DC05

GND

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

12

ITESM

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización

13

ITESM

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización

14

ITESM NOTAS:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización NOTAS:

15

ITESM

Departamento de Mecatrónica y Automotización INTRODUCCIÓN

PRÁCTICA #6 MEMORIAS Y FLIP-FLOP’S Objetivos: -

Conocer la diferencia entre control lógico secuencial y control lógico combinatorio Conocer las memorias, su construcción y los circuitos integrados que realizan esta función Conocer las memorias, su construcción y los circuitos integrados que realizan esta función

LISTA DE MATERIAL - LED’s

- Resistencias de 330 Ω - Dip switch - 7400 - 7402 - 7404 - 7408 - 7432 - 7474 - 74107A - 74249

Hasta este momento, en las prácticas anteriores se ha trabajado con circuitos lógicos combinatorios; es decir, circuitos que para cada combinación de entradas el circuito dará siempre la misma combinación de salidas. La propiedad antes mencionada permite que el comportamiento de los circuitos lógicos combinatorios pueda ser descrito completamente con una tabla de verdad. Entradas

Circuito Combinatorio

Salidas

Fig. 1: Configuración de un circuito combinatorio Hay otro tipo de circuitos en los cuales para una misma combinación de entradas pueden existir diferentes combinaciones de salidas en diferentes momentos. La razón de lo anterior es que ese tipo de circuitos va pasando por diferentes estados a través del tiempo y la salida, en un momento dado, depende de la combinación de entradas y del estado actual. A este tipo de circuitos se les conoce como circuitos secuenciales. Los circuitos secuenciales para poder generar las salidas deseadas o correctas deben tener la capacidad de “recordar” el estado actual y cambiarlo en los momentos adecuados. Entradas

Información sobre el estado actual

Circuito Combinatorio

Elementos de memoria

Salidas

Señal para cambiar de estado

Fig. 2: Configuración de un circuito secuencial Existen varios dispositivos de memoria como los contadores, secuenciadores, etc; todos ellos están formados y pueden ser construidos con elementos de memoria básicos que se conocerán en esta práctica.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

1

ITESM

Departamento de Mecatrónica y Automotización Existen varias formas de construir esta memoria como:

MEMORIA SET-RESET Una de las memorias de mayor aplicación es la memoria SET-RESET (latch SET-RESET). S

Q

1) Construcción con base en compuertas básicas Para construir esta memoria con compuertas básicas es necesario conocer la función lógica que la describe. La función se obtiene a partir de una tabla de verdad con las definiciones a), b) y c) mencionadas en la sección anterior.

R Fig. 3: Esquema de una memoria SET-RESET

S 0 0 1 1

Esta memoria tiene las siguientes características: a)

Se activa (prende la salida Q) cuando recibe un pulso en la señal S (SET) b) Se desactiva (apaga la salida Q) cuando recibe un pulso en la señal R (RESET) c) Si no recibe ninguna de las dos señales (ni S ni R) mantiene su estado actual En la figura 4 se muestra un diagrama de tiempos del funcionamiento de esta memoria.

S R Q

R 0 1 0 1

Debido a la situación mostrada en la tabla de verdad se construye una nueva tabla de verdad de la siguiente forma: S 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

Qactual 0 1 0 1 0 1 0 1

Q 0 1 0 0 1 1 n n

Construyendo el mapa de Karnaugh tenemos:

Fig. 4: Diagrama de tiempos de una memoria SET-RESET

S

Nota: Si se activan simultáneamente la señal SET y la señal RESET la salida dependerá del tipo de construcción interna de la memoria e incluso puede llegar a tener una salida inestable, por lo cual no se recomienda activar al mismo tiempo la señal SET y la señal RESET. R

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Para poder generar la salida necesita saber el valor actual de ella misma

Q Q 0 1 n

0 1 0 0

1 1 n n

Qactual

2

ITESM

Departamento de Mecatrónica y Automotización En suma de productos la función sería: 2)

Q = S + QR

La función lógica en formato de NOR se obtiene de la siguiente manera:

S

R

0 1 0 0

1 1 n n

Construcción con base en NOR’s

Q = (S + Q )R = (S + Q )R = R + (S + Q ) Qactual

Por lo que el diagrama es:

S R

En producto de sumas la función sería:

Q = (S + Q )R - En la primera ecuación en caso de presentarse la señal de SET RESET simultáneos la salida Q se enciende. - En la segunda ecuación en caso de presentarse la señal de SET y RESET simultáneos la salida Q se apaga. Esto es deseable en muchas aplicaciones reales y se usará mucho esta ecuación por lo que se le pide que la MEMORICE.

Fig. 6: Diagrama de una memoria SET-RESET con NOR’s También puede requerirse Q y Q , para esto el diagrama es de la siguiente forma:

S

El diagrama de la función en producto de sumas con compuertas básicas es el siguiente:

S R

R

Q

Fig. 5: Diagrama de una memoria SET-RESET Ejercicio 1 Construya la memoria SET-RESET con compuertas básicas y verifique su comportamiento conectando la salida a un LED.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Q

Q

Q

Fig. 7: Diagrama de una memoria SET-RESET con NOR’s Ejercicio 2 Construya la memoria SET-RESET con NOR’s para obtener Q y Q Verifique su comportamiento conectando las salidas a un LED.

3

ITESM

Departamento de Mecatrónica y Automotización

3)

Construcción con base en NAND’s

Entradas

El circuito para tener Q y Q con NAND`s es:

S

Q

Información sobre el estado actual

Circuito Combinatorio

Elementos de memoria

Salidas

Señal para cambiar de estado

Reloj (clock)

R

Q

Fig. 8: Diagrama de una memoria SET-RESET con NAND’s 4)

El circuito 74279 Este circuito incluye cuatro memorias SET-RESET con entradas activas bajas (es decir, como la figura 8 pero sin los negadores). Para activarlas se debe hacer S=0 y para desactivarlas R=0.

Fig. 9: Configuración del circuito secuencial con reloj (clock) La señal de reloj (clock) se activará para permitir el cambio de estado, luego se desactivará durante un periodo de tiempo pequeño (para permitir la estabilización del circuito combinatorio) y se activará nuevamente repitiendo el ciclo en forma indefinida Un circuito de memoria SET-RESET que se actualiza sólo cuando está activa la señal de reloj es:

Ejercicio 3 Verifique el comportamiento del circuito 74279 conectando la(s) salida(s) a un LED. MEMORIAS CON RETRASO Al diseñar circuitos secuenciales pueden existir problemas de “carreras críticas”. Observe en la figura 2 que al momento de cambiar de estado, si varias señales de la información del estado actual deben cambiar a la vez (por ejemplo, de estado 00 a 11), las señales de cambio al propagarse por la red combinatoria llegarán con retrasos diferentes (quizá por nanosegundos, pero diferentes) provocando que durante un pequeño intervalo de tiempo aparezca una información de estado errónea (por ejemplo 01 ó 10). Este estado erróneo puede disparar a su vez otros estados que alteren el comportamiento deseado del circuito o incluso que lo hagan inestable. Para evitar esto sería deseable que las memorias sólo ejecutaran los cambios de estado después de que las señales de la red combinatoria se hubiesen estabilizado. Para esto se podría usar un esquema como el siguiente: Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

S Q C Q R

Fig. 10: Diagrama de una memoria SET-RESET con retardo Observe que si la señal de C (clock) está en 0 la memoria SET-RESET no cambiará independientemente de los valores de S y R. Cuando C=1 las señales S y R podrán pasar. Este arreglo se conoce como una memoria SET-RESET con retardo (Observe que ahora S y R si son entradas activas altas). En ocasiones sólo se desea retrasar una señal hasta que el reloj lo permita. Para esto la memoria de la figura 9 se debe conectar de la siguiente manera: 4

ITESM

Departamento de Mecatrónica y Automotización FLIP-FLOP’s MÁS COMUNES D Q C Q

a) FLIP FLOP D (Delay) El flip-flop D es muy utilizado en el almacenamiento de datos, ya que posee la característica de retener el dato que recibe de entrada almacenándolo hasta que éste cambie de estado. El nombre de este flipflop proviene del retraso que sufre la señal de entrada (D, delay) D 0 1

Fig. 11: Diagrama de una memoria D Este arreglo es conocido como memoria D (Delay) con retraso y está disponible en el circuito TTL 7475. MEMORIAS SÍNCRONAS (FLIP-FLOP’s) La restricción del cambio de estado por nivel de reloj, comentado en el apartado anterior, requeriría que el pulso de reloj dure lo suficiente para que cambie la memoria una vez, pero que no fuera tan largo como para que el circuito combinatorio alcance a reaccionar de nuevo, lo cual es difícil de obtener. Para resolver este problema se han diseñado arreglos de memorias (conocidas como memorias síncronas o Flip-Flop´s) que para ejecutar cada cambio de su salida requieren alguna de las siguientes condiciones: • FLIP-FLOP disparado por pulso. En este tipo de arreglos, cuando el reloj está en el valor alto, se reciben entradas, pero la salida se cambia hasta que el reloj está en el valor bajo; es decir, se requiere el pulso completo (ascenso y descenso de la señal de reloj) para ejecutar un cambio de estado, pero ya no hay riesgo alguno de inestabilidad. • FLIP-FLOP disparado por transición positiva. En este tipo de arreglos al momento de la transición positiva se leen las entrads y se ejecuta el cambio de estado una sola vez. • FLIP-FLOP disparado por transición negativa. En este tipo de arreglos al momento de la transición negativa se leen las entradas y se ejecuta el cambio de estado una sola vez.

Q 0 1

D

Q

C

Q Fig. 12: Diagrama y tabla de verdad de un flip-flop D El circuito 7474 es una memoria D activada por flanco positivo y con dos señales más que se conocen como preset y clear, donde el preset mantiene en 1 la salida independientemente de lo que pase en la entrada, mientras el clear mantiene en 0 la salida independientemente de la entrada. Ejercicio 4 Verifique el comportamiento del flip-flop D 7474 conectando la(s) salida(s) a un LED. b) FLIP-FLOP T El flip-flop T se utiliza con frecuencia en la elaboración de módulos contadores, la función de este dispositivo consiste en cambiar su estado actual al opuesto (inverso), con base en una transición negativa en la entrada T. El nombre de este flip-flop proviene del disparo o alternacia que sufre la señal (T-Trigger o Toggle) T 0

Q

1

Q

Q

T

Q

C

Fig. 13: Diagrama y tabla de verdad de un flip-flop T Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

5

ITESM

Departamento de Mecatrónica y Automotización D

c) FLIP-FLOP JK El flip-flop JK es uno de los más utilizados en la elaboración de circuitos lógicos secuenciales, y es básicamente una extensión del flip-flop SR, la única diferencia radica en que la combinación de entrada J=K=1, que en la memoria SR no está permitida, aquí se manda de salida el estado de memoria Q negada. J K Q 0 0 Q 0 1 1

1 0 1

0 1

J

Q

K

Q

C

Fig. 17: Diagrama de un flip-flop JK usado como T Ejercicio 5 Verifique el comportamiento del flip-flop JK 74107A conectando la(s) salida(s) a un LED. Ejercicio 6

S

J

Q

K

Q

C

Fig. 15: Diagrama de un flip-flop JK usado como SR La construcción del flip-flop D con JK’s se realiza conectando la entrada a J directamente, y la entrada K debe ser el inverso de la entrada J, esto se puede realizar simplemente utilizando un inversor como se muestra en la figura.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Q

Para obtener un flip-flop T utilizando JK’s se debe conectar la misma entrada T a ambas entradas de la memoria JK como se muestra en la figura.

Fig. 14: Tabla de verdad de un flip-flop JK

R

K

Fig. 16: Diagrama de un flip-flop JK usado como D

T

Como se dijo, la construcción del flip-flop SR con el flip-flop JK sólo debe ignorarse la salida de la combinación de entrada no permitida en el flip-flop SR, ya que las salidas en las demás combinaciones son las mismas.

Q

C

Q

Una de las grandes ventajas del flip-flop JK es que con éste se pueden construir los tres flip-flops más comunes mencionados anteriormente como lo son el SR, D y T.

J

Realice los flip-flops SS, D y T utilizando el flip-flop JK 74107A Ejercicio 7 (opcional) Se desea controlar el arranque y paro de una bomba que suministra agua a una cisterna que se vacía constantemente. La bomba deberá arrancar cuando el nivel del agua se encuentre por debajo del electrodo de nivel bajo B, y deberá detenerse cuando el nivel del agua alcance al electrodo de nivel alto A. Los electrodos de nivel, tomarán el estado lógico uno cuando entren en contacto con el nivel del agua.

6

ITESM

Departamento de Mecatrónica y Automotización

REPORTE DE LA PRÁCTICA a) b) c) d) e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

ANEXOS A) Identificación de los “pines” del OR 7432

Investigar: 1. Una aplicación de cada uno de los FF’s SR, JK, D y T

B) Identificación de los “pines” del AND 7408

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

7

ITESM

Departamento de Mecatrónica y Automotización

C) Identificación de los “pines” del NOR 7402

D) Identificación de los “pines” de la memoria S-R 74279

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

E) Identificación de los “pines” de la memoria D 7474

8

ITESM F) Identificación de los “pines” de la memoria J-K 74107A

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización NOTAS:

9

ITESM

Departamento de Mecatrónica y Automotización INTRODUCCIÓN

PRÁCTICA #7 CIRCUITOS DE TIEMPO

En la práctica anterior, se entendió la necesidad de utilizar una señal de reloj que sincronice el cambio de estado de los dispositivos de memoria en los circuitos secuenciales.

Y OTROS CIRCUITOS SECUENCIALES COMUNES Entradas

Objetivos: -

Conocer el circuito LM555 y sus diferentes usos Conocer los circuitos de corrimiento de registros Conocer los contadores síncronos

Información sobre el estado actual

Circuito Combinatorio

Elementos de memoria

Salidas

Señal para cambiar de estado

Reloj (clock) T

Fig. 1: Configuración del circuito secuencial con reloj (clock) LISTA DE MATERIAL - LED’s

- Resistencias de 100 Ω - Resistencias de 330 Ω - Resistencias de 1000 Ω - Capacitores de 1 µF - Capacitores de 100 µF - Capacitores de 1000 µF - LM 555 - 7474 - 74163A

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

En la figura 1, el periodo T debe ser lo suficientemente grande para que el circuito combinatorio estabilice sus salidas entre cada instante de actualización. En los siguientes apartados se mostrará como generar esta y otras señales de tiempo. CIRCUITOS DE TIEMPO Módulo temporizador 555 Este módulo consiste de una memoria SET-RESET disparada por las señales de salida de dos comparadores análogos, como se muestra en la figura 2.

1

ITESM

Departamento de Mecatrónica y Automotización Vcc

Reset

Ejercicio 1 La memoria se apaga (RESET) cuando: Vthreshold > 2/3Vcc

+ -

La memoria se prende (SET) cuando: Vtrigger < 1/3Vcc

Conecte el circuito 555 como temporizador de un pulso (“one shot”). Verifique el funcionamiento de las dos opciones de conexión de salida con un LED y envíe la señal de entrada con un interruptor. Nota: Se sugiere un pulso de alrededor de 6 segundos. Se sabe que

R0

Umbral (threshold)

+ -

R

Q

S

Q

Salida

t ≈ 1.1Ra C

Disparador (trigger)

Descarga Cada vez que la memoria se apaga la descarga se conecta a tierra.

GND

Fig. 2: Configuración del temporizador 555 Conexión como temporizador de un pulso (“one shot”) Esta configuración permite generar un pulso de salida con duración fija cada vez que se recibe una señal de disparo.

Conexión para generar un pulso periódico de reloj (multivibrador aestable) La estrategia básica para conectar el circuito 555 como un generador periódico de pulsos es utilizar la señal de salida y la descarga para cargar y descargar un circuito RC. El voltaje variable del capacitor es introducido a los comparadores por medio del umbral y el disparador, generando alternativamente señales de SET y RESET. Vcc

Disparo

Salida Umbral (threshold)

t

+ -

Fig. 3: Diagrama de tiempos del temporizador 555 como “one shot” La duración del pulso de salida es ajustable mediante un circuito RC (resistor-capacitor).

+ -

R0 R

Q

S

Q

Salida

RA

Disparador (trigger)

C

GND

Salida

Entrada o disparo

Entrada o disparo

Salida

RB

Fig. 5: Conexión del temporizador 555 como multivibrador aestable

Fig. 4: Conexión del temporizador 555 como “one shot” Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

2

ITESM

Departamento de Mecatrónica y Automotización REGISTRO DE CORRIMIENTO Inicio. El voltaje del capacitor Vc =0, por lo que se dispara el SET, Q se activa y el capacitor se carga a través de RA y RB. b) Estado 1. Cuando Vc > 2/3 Vcc, entonces el RESET se dispara, Q a)

c)

se desactiva y Q conecta la terminal de descarga a tierra. El capacitor se descarga a través de RB. Estado 2. Cuando Vc < 1/3 Vcc, se dispara el SET, Q se activa y el capacitor se carga de nuevo.

El circuito OSCILARÁ entre los estados 1 y 2. Podemos saber el tiempo del pulso generado por este circuito analizando los circuitos RC que se forman en los diferentes estados de funcionamiento. Por lo que:

El registro de corrimiento consiste en un dispositivo que almacena n bits de información binaria y retarda n pulsos de reloj la salida de un bit determinado. El número n depende de las compuertas que se utilicen para realizar el arreglo o del dispositivo comercial que se use. El registro de corrimiento tiene varios arreglos como paralelo-paralelo, paraleloserial y serial-serial que es el que utilizaremos en esta práctica. El registro de corrimiento se puede construir con un arreglo de memorias D, cabe recordar que la memoria D se puede realizar con un memoria S-R o J-K. El funcionamiento del registro de corrimiento serial-serial se muestra de manera esquemática en la figura 6.

thigh = 0.693(RA + RB )C

1

tlow = 0.693RBC

Entrada

0

0 1 0 0 1 0

Salida

1 0 1 0 0 1

Salida

T = thigh + tlow

T = 0.693(RA + 2 RB )C

T Salida

1

Después del pulso de reloj la información se recorre un bit

Fig. 6: Diagrama del funcionamiento de registro de corrimiento El arreglo con memorias D se muestra en la figura 7. Entrada

Vc

D

Q

D

Q

D

Q

Salida

2/3 Vcc 1/3 Vcc

Reloj

Fig. 7: Diagrama del funcionamiento de registro de corrimiento Fig. 6: Diagrama de tiempos del temporizador 555 como multivibrador aestable Ejercicio 2 Conecte el circuito 555 como multivibrador aestable. Verifique el funcionamiento de la salida con un LED. Nota: Se sugiere un pulso de alrededor de 0.2 segundos. Las resistencias deberán ser mayores a 1kΩ Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Ejercicio 3 Construya un registro de corrimiento de al menos 4 bits con el circuito 7474. Verifique el funcionamiento de cada etapa y de la salida con un LED. Nota: Como reloj utilice el pulso del circuito de tiempo armado en el ejercicio 2.

3

ITESM

Departamento de Mecatrónica y Automotización

CONTADOR

REPORTE DE LA PRÁCTICA

Existen circuitos comerciales que tienen las funciones de contador tal como el 74160, el 74162 ó el 74163A. En esta práctica se utilizará el circuito 74163A que es un contador binario sincrónico de 4 bits que cuenta los pulsos de reloj. Este contador tiene las siguientes características:

a) b) c) d)

Clear asíncrono: Esta entrada al circuito hace la cuenta cero y domina sobre todas las demás entradas. Note que el contador puede trabajar con lógica negativa, es decir, se habilita con 0 lógico.

e) f)

Load síncrono: Al instante del pulso de reloj posiciona la cuenta en el valor dado por las entradas ABCD.

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

Investigar: 1. El funcionamiento de los multivibradores monoestables como circuitos de tiempo. Incluir un ejemplo de uno de éstos.

RCO (Ripple Carry Out): Este punto da una salida de 1 lógico cada vez que la cuenta llegue al final. Enable T: Detiene la cuenta y deshabilita la salida RCO. Enable P: Detiene la cuenta Ejercicio 4 Verifique el funcionamiento del contador 74163A colocando LED’s a la salida y en el RCO. Verifique el funcionamiento del “clear”, “load”, “enable T” y “enable P”. Nota: Como reloj utilice el pulso del circuito de tiempo armado en el ejercicio 2.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

ANEXOS

Departamento de Mecatrónica y Automotización C) Identificación de los “pines” de l contador 74163A

A) Identificación de los “pines” del circuito 555

B) Identificación de los “pines” de la memoria D 7474

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

5

ITESM NOTAS:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización NOTAS:

6

ITESM

Departamento de Mecatrónica y Automotización CONTADOR DE PULSOS DE RELOJ

PRÁCTICA #8 APLICACIONES DE FLIP FLOP´S

a) Diseño intuitivo de un contador de pulsos de reloj asíncrono con flip flop JK Observe la siguiente numeración binaria para tres variables de salida: Q2 0 0 0 0 1 1 1 1

Objetivos: -

Conocer el funcionamiento y la construcción de un contador asíncrono y síncrono utilizando flip flop’s JK Construir un contador de eventos Aplicar los conocimientos de circuitos de tiempo y de flip flop’s en un problema práctico

LISTA DE MATERIAL - LED’s

- Resistencias de 100 Ω - Resistencias de 330 Ω - Resistencias de 1000 Ω - Capacitores de 1 µF - Capacitores de 100 µF - Capacitores de 1000 µF - Dip switches - LM 555 - 74107A

Q1 0 0 1 1 0 0 1 1

Q0 0 1 0 1 0 1 0 1

Analizando la numeración binaria se pueden generar las siguientes ideas claves, pensando en que cada cambio de los valores está dado por el pulso de reloj: 1) El bit Q0 se invierte en cada pulso de reloj. Este bit se puede generar con un flip flop JK (JKFF) conectado como flip flop T (TFF) con la entrada T=1. Esto se muestra en la figura 1. Q0

Q

1

J C

Q

K

1

Fig. 1: Generación del bit Q0 2) El bit Q1 se invierte cada que el bit Q0 cambia de 1 a 0; es decir, en una transición negativa. Este bit se puede generar con un JKFF conectado como TFF con T=1 y su señal de reloj sería Q0 . Nota: Si los flip flop’s tienen señal de reloj por transición negativa y se desean contar las transiciones positivas se deberá introducir un negador como se muestra en la figura 2. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

1

ITESM

Departamento de Mecatrónica y Automotización Q1

Q0

Q

1

J

Q

1

J C

Q

K

Q

1

K

1

largo, porque es la suma del tiempo que tarda cada flip flop en su transición positva (25 ns) y lo que tarda en su transición negativa (40 ns). Debido a que la transición no es simultánea, se presentan estados transitorios, que en el caso de estar utilizando el contador como información o entrada a otro sistema, pueden generar inestabilidad o situaciones indeseadas. La transición que de 011 a 111 se realizaría de la siguiente manera:

Significa FF con transición negativa

011 010 000 100

Fig. 2: Configuración de un contador asíncrono 3) En general, el bit Qn se invierte cada vez que el bit Qn-1 cambia de 1a0 Si se usan JKFF disparados por transición negativa y también con clear activo bajo, se tendría la configuración que se muestra en la figura 3. Q1

Q0

Q

J

1

Q

1

J C

Q

K

1

Q

K

Estados transitorios indeseados

Ejercicio 1 Construya el contador asíncrono de cuatro bits y muestre la cuenta utilizando LED’s. b) Diseño intuitivo de un contador de pulsos de reloj síncrono con JKFF Las ideas clave del funcionamiento de este contador son:

1

Clear Poner en 0 para limpiar Poner en 1 para habilitar

Fig. 3: Configuración de un contador asíncrono Como se podrá observar el circuito mostrado en la figura 2 y 3 realiza los cambios de valores necesarios para avanzar secuencialmente en la tabla de numeración binaria mostrada al inicio. Por lo anterior, este circuito se le conoce como contador asíncrono, esto es porque los flip flop no cambian sus estados de forma sincronizada por un reloj.

- El bit Q0 se invierte en cada pulso de reloj como en el caso anterior. - El bit Q1 se prende un pulso después de que Q0 tiene una transición negativa. Por lo que se puede usar Q0 como T de Q1 para que el cambio se de al momento del pulso de reloj. - El bit Q2 se prende un instante después de que los bits Q1 y Q0 se hacen 1, por lo que T2=Q1·Q0. - En general, el bit Qn se prende un pulso de reloj después de que los bits anteriores estén en 1; es decir,

Tn = Q0 ⋅ Q1 ⋅ Q2 LQn Tn = Tn −1 ⋅ Qn

La configuración de conexiones de este contador con un JKFF de reloj activado por transiciones negativas se muestra en la figura 4.

Observe por ejemplo que al pasar del valor 011 al 100, los flip flop se dispararán en cascada, y el tiempo de actualización de la cuenta es Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

2

ITESM

Departamento de Mecatrónica y Automotización Q0

Q2

Q

Q1

J

Q

J

Q

1

J

Q0

C

Q

K

Q

K

Q

K

Con esta configuración se puede tener el problema de que el evento mande un 1 lógico por más tiempo que un pulso de reloj, por lo que se tiene que introducir una corrección como la que se muestra en la figura 6.

1

Q

J C

Q

Fig. 4: Esquema del contador síncrono con flip flop’s

Q

J

Q

K

K

Evento

Ejercicio 2 Construya el contador síncrono de cuatro bits y muestre la cuenta utilizando LED’s. CONTADOR DE EVENTOS En los anteriores incisos se mostró el funcionamiento de contadores que cuentan pulsos de reloj, pero muchas aplicaciones reales lo que requieren contar son eventos. Un evento puede ser considerado el cambio de estado de un interruptor, ya sea botón pulsador, selector o, más comúnmente, un sensor. Para realizar un contador de eventos se tienen dos opciones: 1.

Utilizando el circuito contador de pulsos de reloj se alimenta la señal del evento al primer JKFF en forma de TFF como se muestra en la figura 5. Q0

Q

Evento

J C

Q

K

Fig. 6: Contador de eventos más largos que un pulso de reloj El único requerimiento de este contador es que los pulsos de reloj deberán ser más largo que los “rebotes” causados por el elemento de entrada. Ejercicio 3 Construya un contador de eventos de cuatro bits, utilizando como evento los dip switches o el sensor fotoeléctrico para comprobar su funcionamiento, muestre la cuenta utilizando LED’s. Ejercicio 4 Se tiene un cruce de calles, en el que se encuentran funcionando dos semáforos sincronizados. La duración de las luces será la siguiente: Verde: 25 segundos Amarillo: 5 segundos Rojo: 30 segundos Se sugiere utilizar un pulso de reloj de 5 segundos. A continuación se muestra el esquema de construcción:

Fig. 5: Contador de eventos Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

3

ITESM

Departamento de Mecatrónica y Automotización REPORTE DE LA PRÁCTICA

Circuito de

Contador

tiempo

Circuito

a) b) c) d)

Combinatorio

e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

Investigar: 1. Como se realiza un contador de décadas asíncrono con JK’s Fig. 8: Esquema para la construcción de un semáforo

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

ANEXOS

Departamento de Mecatrónica y Automotización NOTAS:

A) Identificación de los “pines” del circuito 555

B) Identificación de los “pines” de la memoria J-K 74107A

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

5

ITESM

Departamento de Mecatrónica y Automotización Ejercicio 1

PRÁCTICA #9 SÍNTESIS DE CIRCUITOS SECUENCIALES SÍNCRONOS

Diseñe un detector de dirección de giro para un encoder incremental de 2 fases (A y B). Tome en cuenta que los sensores fotoeléctricos están en modo “light on”. El giro en sentido horario se denomina con la letra D por directa y en sentido contrario a las manecillas del reloj se denomina con la letra R por reversa.

Objetivos: -

Poner en práctica las herramientas de síntesis para circuitos secuenciales síncronos Utilizar dispositivos lógicos programables para generar circuitos secuenciales síncronos

LISTA DE MATERIAL - LED’s - Resistencias de 330 Ω - Dip switches -GAL 16V8

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Fase A Fase B

D

R

Fig. 1: Esquemático de la estructura de un encoder

1

ITESM

Departamento de Mecatrónica y Automotización

REPORTE DE LA PRÁCTICA a) b) c) d) e) f)

Breve resumen de la práctica. Descripción y resultados obtenidos. Esquemas o circuitos que se indiquen Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). Bibliografía Anexar la información solicitada por el instructor

Investigar: 1. Como se realiza la programación con el lenguaje ABEL, del GAL16V8, para circuitos secuenciales utilizando tabla de verdad.

ANEXOS A) PROGRAMACIÓN DE CIRCUITOS LÓGICOS SECUENCIALES UTILIZANDO PLD’S 1.

En la declaración de variables se deberá asignar el atributo ‘reg’ a la variable secuencial (recuerde que en la parte combinatoria de este laboratorio se utilizaba ‘com’). Q0 PIN 23 ISTYPE ‘reg’

2.

Para tener a la salida la salida invertida se utiliza el atributo ‘invert’ o si se requiere la salida no invertida se utilizará ‘buffer’ Q0 PIN 23 ISTYPE ‘reg,buffer’

3.

La expresión := y :> se utilizan para indicar los valores que tomarán las salidas secuenciales, en el caso combinatorio se utilizaba = y -> respectivamente. Q0 := D0; En este caso Q0 tomará el valor de D0 con el pulso de reloj y lo mantendrá hasta el siguiente pulso.

4.

La extensión .CLK se utilizará cuando la variable que se esté utilizando este sincronizada por el reloj. En el ejemplo anterior, faltaría escribir la línea: Q0.CLK=Reloj; donde reloj es una variable de entrada definida al inicio del programa.

5.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

La extensión .AR es utilizada como reset asíncrono (salidas a cero sin importar el reloj) y la extensión .SP es utilizada como inicialización síncrona (se tiene la salida deseada cada pulso de reloj).

2

ITESM

Departamento de Mecatrónica y Automotización

B) PROGRAMA DE EJEMPLO La programación de un contador ascendente y descendente en código Gray de tres bits Module Title

Contador en código Gray de tres bits ‘Contador en código Gray’

“Declaración de pines Clk, Clear Y Q0,Q1,Q2

El número de pin puede dejarse en pin 1,2; blanco pin 3; pin 21,22,23 ISTYPE ‘reg,buffer’;

Equations Q0 := Q2 & Q1 & Y # !Q2 & !Q1 & Y # Q2 & !Q1 & !Y # !Q2 & Q1 & !Y; Q1 := Q2 & Q0 & !Y # !Q2 & Q0 & Y # Q1 & !Q0; Q2 := !Q1 & !Q0 & !Y # Q1 & !Q0 & Y # Q2 & Q0; [Q0,Q1,Q2].CLK=Clk; [Q0,Q1,Q2].AR=!Clear; Esto es suficiente para obtener el funcionamiento deseado, se puede incluir una sección de Test_Vectors si así se desea. Nota: Cuando se utilice tabla de verdad se deberá declarar en el pin 11 la habilitación de las salidas (OE, output enable) , dependiendo si es declarada como negada o positiva, se conectará a tierra o a 5 V, respectivamente

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

3

ITESM NOTAS:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Departamento de Mecatrónica y Automotización NOTAS:

4

ITESM

Departamento de Mecatrónica y Automotización ELEMENTOS DE UN SISTEMA DE CONTROL LÓGICO NEUMÁTICO

PRÁCTICA #10 CONTROL LÓGICO NEUMÁTICO

Un sistema de control lógico neumático se encuentra integrado, al igual que cualquier sistema automático, por los siguientes elementos: Transductores

Transductores

Objetivos: PLANTA

- Que el alumno se familiarizarse con los dispositivos neumáticos de mayor aplicación en la automatización de procesos industriales. - Que el alumno aprenda a diseñar e implantar sistemas lógicos de control en su versión todo neumático.

Actuadores

Sensores

CONTROLADOR

INTRODUCCIÓN En esta parte del laboratorio, se involucrará con otros elementos de gran importancia en el tópico de control lógico, como son las componentes neumáticas. La gran cantidad de actuadores neumáticos instalados actualmente en las industrias es prueba suficiente de su importancia dentro de la automatización de procesos, ya que cuando se trata de movimientos lineales simples, son generalmente la opción más adecuada por su sencillez y economía. Sin embargo, aunque los actuadores mencionados son muy conocidos, existe otro tipo de componentes neumáticas, como son las celdas lógicas neumáticas (AND, OR y NOT), sensores, temporizadores y secuenciadores neumáticos, que en conjunto con los actuadores nos permiten construir sistemas automáticos de bajo costo, que utilizan exclusivamente aire comprimido como fuente de energía, constituyendo lo que se conoce como automatización totalmente neumática.

Transductores

Transductores USUARIO

Fig. 1: Esquemático de un sistema de control lógico neumático Planta: Sensores: Controlador: Actuadores: Transductores:

Sistema físico que se desea controlar. Dispositivos que evalúan el estado del proceso y presentan la información al controlador. Evalúa la información recibida del proceso y del usuario para tomar decisiones sobre las acciones a seguir. Son los dispositivos que reciben la señal del controlador y actúan directamente sobre la planta para modificar su estado. Dispositivos que traducen la información entre el circuito de control, los sensores y los actuadores.

Se debe mencionar que la automatización en su versión todo neumático ha visto restringido su campo de acción a sistemas automáticos pequeños y de bajo costo, ya que los nuevos controladores lógicos programables (PLC´s) con su gran versatilidad, sus nuevas funciones, su sencillez y el descenso de sus precios comienzan a acaparar rápidamente el mercado de los sistemas automáticos de complejidad mediana y alta. Sin embargo, el terreno que han perdido sólo se refiere esencialmente al circuito de control, ya que los actuadores neumáticos siguen y seguirán siendo el pilar fundamental de los sistemas lógicos de control. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

1

ITESM

Departamento de Mecatrónica y Automotización

ACTUADORES NEUMÁTICOS Los actuadores neumáticos aprovechan la energía almacenada en el aire comprimido, en forma de presión, para convertirla en movimiento. Su mayor aplicación la encuentran en movimientos lineales. Sin embargo existen también actuadores que producen movimiento rotatorio. A continuación se presenta los más comunes, para ambos casos. A) Actuadores Lineales 1) Cilindros de simple efecto.

Sólo poseen una entrada, en la que es inyectado el aire comprimido a presión para extender el pistón. El retroceso del cilindro se lleva a cabo por medio de un resorte o una fuerza externa, cuando la presión inyectada desaparece. 2) Cilindros de doble efecto.

- Cilindros telescópicos. Son varios vástagos de diferentes diámetros, introducidos unos dentro de otros. Reducen considerablemente la longitud del cilindro cuando está retraído. - Cilindros tándem. Son dos cilindros acoplados por sus vástagos. Aumentan la fuerza al doble para un mismo diámetro de pistón. - Unidades lineales de avance sin vástago. Cilindro sin vástago. El émbolo se desplaza por dentro del cilindro y transmite el movimiento por acoplamiento magnético a una corredera que se desplaza externamente al cilindro, utilizándolo como guía. Reduce el espacio de instalación del cilindro para una carrera dada y proporciona en forma natural una guía para el movimiento de la corredera. - Otras realizaciones. Existen muchas otras realizaciones como los minicilindros, cilindros con vástago hueco para conducción de vacío, cilindros con émbolo cuadrado antigiro, etc. Se recomienda consultar el catálogo del fabricante cuando se desee una aplicación específica. B) A c tu a d o r e s g ir a to r io s

Se les llama de doble efecto porque requieren de aire comprimido para ambos movimientos, el de avance y el de retroceso. 3) Cilindros especiales. Existe una gran variedad de cilindros especiales, los cuales no son más que modificaciones y/o asociaciones de los anteriores. Algunos de los más populares se mencionan a continuación:

1) Actuadores de giro restringido Convierten la energía almacenada en el aire comprimido, en un movimiento giratorio, restringido a cierto número de grados usualmente no mayor de 360. Se fabrican en diferentes presentaciones según su requerimiento de par. Por ejemplo, los de aleta para pares pequeños y los de piñón-cremallera para pares grandes (cilindro lineal acoplado a un sistema piñón-cremallera).

- Cilindros de doble vástago. El vástago se extiende hacia ambos lados. Posee mayor resistencia a cargas perpendiculares al movimiento. - Cilindros multiposicionales. Son dos cilindros de diferente longitud acoplados mecánicamente por la carcaza. Proporcionan 4 posiciones fijas en lugar de las dos de un cilindro normal. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

2

ITESM

Departamento de Mecatrónica y Automotización 2) Motor neumático

Proporcionan movimiento giratorio continuo. Pueden ser unidireccionales o bidireccionales. Al igual que el mencionado anteriormente, se fabrican en diferentes presentaciones. Como ejemplo, los de aletas para pares pequeños y velocidades altas, mientras que los de pistones para pares grandes y velocidades bajas. En ambos casos, es importante señalar que la velocidad de trabajo se controla en forma muy sencilla regulando el flujo de aire comprimido de entrada.

Fig. 2: Motor unidireccional (izq.) y bidireccional (der.) TRANSDUCTORES DE POTENCIA Los transductores más usuales en los circuitos neumáticos se localizan entre el circuito de control y los actuadores. Estos reciben la información del circuito de control (usualmente señales eléctricas o neumáticas de baja intensidad), para convertirla en las señales neumáticas de fuerza necesarias para que el actuador realice la acción deseada.

En la posición trada en la figura, la salida hacia el cilindro B queda conectada a la atmósfera a través del orificio C, provocando que el cilindro se encuentre retraído. Al operarse manualmente esta válvula oprimiendo el botón negro, se desplaza el bloque gris dentro del sistema, bloqueando la salida a la atmósfera y comunicando la toma A con la B. De esta manera se permite el paso del aire comprimido al cilindro para que pueda extenderse. Luego, al quitarse la acción manual sobre la válvula, y debido a la acción del resorte, el bloque gris regresará a su posición original, quedando B nuevamente conectada a la atmósfera y el cilindro se retraerá. A la válvula descrita se le conoce como válvula de 3 vías/2 posiciones normalmente cerrada (3/2 NC), porque conecta tres vías (A, B y C) en dos formas diferentes, dependiendo de la posición del vástago. En su posición normal, cuando el botón no se encuentra presionado, la entrada de aire comprimido A se encuentra cerrada. La figura anterior muestra detalladamente el comportamiento de la válvula, sin embargo, al hacer los diagramas de instrumentación no sería práctico dibujar cada válvula con tanto detalle, por lo que se utiliza una simbología más sencilla que ilustra de otra forma el comportamiento de la válvula. La simbología para la válvula anterior, conectada a un cilindro de simple efecto, será la siguiente:

Dado que su función es controlar la dirección del flujo de aire comprimido hacia ambos lados del actuador, también se les conoce como válvulas direccionales o simplemente como distribuidores. Para entender mejor su funcionamiento, se presenta un esquema en la figura 3. B C

A

Fig. 3: Esquemático de una válvula direccional Esta válvula se utiliza para controlar el movimiento de cilindros de simple efecto. El aire del compresor se conecta a la entrada A. El cilindro a la salida B y el orificio C constituye un escape a la atmósfera. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Fig. 4: Válvula 3/2 NC (Válvula de tres vías, dos posiciones, normalmente cerrada) Como se observa en este diagrama, en la posición normal, la válvula permite el paso del aire del cilindro, conectado a la vía B, hacia la atmósfera a través de la vía C, mientras que la entrada de aire en la vía A queda bloqueada.

3

ITESM

Departamento de Mecatrónica y Automotización

Al presionar el botón pulsador, todo el rectángulo se desplaza hacia la izquierda, colocando la flecha vertical entre A y B, lo que representa que permite el paso de aire comprimido de A hacia B, mientras que la salida a la atmósfera C se bloquea. Cuando el botón pulsador se suelta, la válvula regresa nuevamente a su posición normal debido a la acción del resorte. SIMBOLOGÍA PARA VÁLVULAS DIRECCIONALES Del símbolo anterior, se pueden entender fácilmente las reglas que se siguen para elaborar los símbolos de las válvulas direccionales: 1) Las posiciones que puede tomar la válvula se representan por cuadros. 2) Las conexiones al exterior (vías) se representan en uno de los cuadros (el de posición normal o reposo) de la manera siguiente: - Un triángulo entrante si es conexión al suministro de presión. - Un triángulo saliente si es escape a la atmósfera. - Una línea recta si es conexión a otro dispositivo. 3) La dirección del flujo del aire en cada posición se representa por: - Flechas ( ). - Puntos de bloqueo (T). - Puntos ( • ) para indicar conexiones internas entre líneas que se cruzan. 4) El tipo de señal que provoca el cambio de estado de la válvula, definida como señal de accionamiento o piloteo, pueden ser de diferentes tipos: manual, eléctrica (a través de un solenoide), neumática, mecánica, por resorte, etc. Estas señales de accionamiento se indican en la parte exterior de la válvula mediante símbolos como los trados en la figura 5.

3/2 NC Monoestable Control de cilindros de simple efecto

5/2 Monoestable Control de cilindros de doble efecto

5/2 Biestable Control de cilindros de doble efecto. Si no existe señal permanece en la última posición ordenada

5/3 Con posición central de bloqueo Control de cilindros de doble efecto. Si no existe señal se detendrá en la posición intermedia

Fig. 5: Señales de accionamiento Además de la válvula mencionada anteriormente, existen otras que se utilizan como interfaces de potencia de actuadores neumáticos. A continuación, se presentan algunas de las más comunes y sus aplicaciones más usuales:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Para conocer otros tipos de señales de accionamiento y su simbología, se recomienda consultar algún catalogo comercial de componentes neumáticos. Nota: a) Se usa el término monoestable, para indicar una válvula que en ausencia de señal tiene solo una posición de estado estable. Por el contrario, una válvula biestable, en ausencia de señal puede tomar cualquiera de dos estados posibles. Esto puede interpretarse como que recuerda la última posición ordenada. Por esta razón a las válvulas biestables se les conoce como válvulas con memoria. 4

ITESM

Departamento de Mecatrónica y Automotización

b) Para conocer otros tipos de válvulas consulte un catálogo de componentes neumáticos. REGULADORES DE FUERZA Y VELOCIDAD Con las válvulas vistas en la sección anterior, se ha logrado controlar la dirección del movimiento del cilindro, avance o retroceso. Sin embargo, en muchas aplicaciones esto no es suficiente, pues se requiere además regular la velocidad o la fuerza del cilindro. Para esto se utilizan dos tipos de válvulas, las cuales al incorporarse al circuito de fuerza de aire comprimido, nos permiten regular estas variables.

b) Regulación de fuerza La regulación de fuerza se logra controlando la presión máxima que se aplica al cilindro. Para ello, se utiliza una válvula reguladora de presión. Esta válvula permite el paso de aire, mientras la presión de salida no alcance un valor determinado, denominada presión de corte. Cuando esto sucede la válvula cierra el paso del aire evitando que la presión aumente.

A) REGULACIÓN DE VELOCIDAD La regulación de la velocidad se logra restringiendo el flujo de aire que sale del cilindro mediante una válvula de estrangulamiento. La más usual es la restricción unidireccional. Esta, además de la válvula de estrangulamiento, incorpora una válvula check. Esto le permite restringir el flujo del aire solo en una dirección (cuando el aire intenta circular en sentido contrario, fluye libremente a través de la check). En la figura 6 se muestra su símbolo y la forma en que se incorporaría a un circuito de fuerza neumático para regular la velocidad de su avance.

Fig. 7: Regulador de velocidad Para entender su funcionamiento, piense en la flecha interior como un conducto entrada - salida (ver en la figura anterior) que puede desplazarse hacia abajo empujado por la presión neumática de salida. Si dicha presión es menor a la presión de corte, el resorte mantendrá el conducto en la posición indicada, permitiendo de esa manera el paso del aire. Pero cuando la presión de salida alcanza la presión de corte, ésta vencerá la oposición que ofrece el resorte, desplazando el conducto hacia abajo, cerrando el paso del aire y evitando que la presión aumente. La presión de corte se ajusta regulando la presión del resorte. SENSORES

Fig. 6: Regulador de velocidad

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Existe una gran variedad de sensores que detectan la posición de los cilindros y/u otras variables importantes. Esta información es aprovechada por ejemplo, para enviarla al controlador, ya sea en forma neumática o eléctrica, dependiendo del tipo de circuito de control empleado. Sólo mencionare que cuando el circuito es todo neumático, es usual que para detectar la posición del cilindro, se utilicen válvulas 3/2 NC como las vistas anteriormente, pero accionadas por rodillos, de tal manera que cuando el cilindro toca el rodillo, este último activa la válvula y una señal neumática es enviada al controlador.

5

ITESM

Departamento de Mecatrónica y Automotización a) CELDA NEUMATICA AND La celda neumática AND posee dos entradas A y B, y una salida C. Esta salida enviará una señal neumática si en A y B existen señales neumáticas simultáneamente. Su símbolo es el siguiente: A B

Fig. 8: Sensores

&

A•B

La función AND también es conocida como válvula de doble simultaneidad, y utiliza la siguiente simbología:

CIRCUITOS DE CONTROL NEUMÁTICO Como ya menciona, el circuito de control para actuadores neumáticos puede ser eléctrico, neumático o electrónico (éste último a través de PLC´s). En la presente sección nos centrare en los circuitos de control neumáticos, es decir, circuitos de control que reciben, procesan y envían las señales en forma totalmente neumática. Estos circuitos de control consisten, al igual que todos los demás circuitos lógicos, de una interconexión de celdas lógicas neumáticas básicas (AND, OR y NOT). Estas celdas reconocen los valores lógicos como niveles de presión. Si se poseen este tipo de celdas, cualquier circuito de control lógico diseñado con compuertas digitales, podrá ser igualmente implantado con celdas neumáticas. Esto es especialmente útil cuando se trabaja con circuitos lógicos combinatorios, en los que para cada combinación de entradas existe una y sólo una salida. Existe otro tipo de circuitos conocidos como circuitos lógicos secuenciales. Estos evolucionan secuencialmente por etapas, y para cada combinación de entradas puede haber varias salidas distintas, dependiendo de la etapa en la que se encuentre. El diseño de un circuito de este tipo utilizando exclusivamente celdas lógicas puede tornarse bastante complejo. Para resolver este tipo de problemas se ha desarrollado el secuenciador neumático, el cual permite automatizar secuencias complejas en forma rápida, y permitiendo obtener resultados altamente satisfactorios. En los apartados siguientes se analizará con detalle las celdas lógicas neumáticas y el secuenciador neumático.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

En muchas ocasiones el uso de válvulas AND, puede evitarse utilizando una conexión de válvulas en serie, como se muestra en la figura 9.

Fig. 9: Conexión en serie

6

ITESM

Departamento de Mecatrónica y Automotización Si no se tiene esta válvula, la misma función se puede implantar con una válvula 3/2 normalmente abierta con accionamiento neumático.

b) CELDA NEUMATICA OR La celda OR neumática posee dos entradas A y B, y una salida C. Esta salida enviará una señal neumática si en A o B existen señales neumáticas. Su símbolo es el siguiente:

A +B

A B

La celda neumática OR también es conocida como válvula doble unidireccional, y utiliza la siguiente simbología:

A+B

A

d) SECUENCIADOR NEUMÁTICO

B

c) CELDA NEUMATICA NOT En la celda neumática NOT neumática se desea tener una salida opuesta a la entrada, es decir que si hay presión en la entrada, no haya presión en la salida; y que si no hay presión en la entrada, si haya presión en la salida. Para lograr esto último, es necesario que la válvula NOT posea, además de la entrada que se desea negar, una entrada de suministro de presión adicional para poder suministrar la señal cuando ésta no exista en la entrada.

El secuenciador neumático es una poderosa herramienta para automatizar secuencias en forma neumática. Su conexión es muy sencilla y no requiere de conocimientos avanzados, sino tan sólo comprender su funcionamiento interno. Básicamente, consiste de un conjunto de módulos apilados, que representan cada uno, una etapa de la secuencia deseada. Si la secuencia a automatizar involucra seis etapas, el secuenciador estará formado por seis módulos y un par de módulos adicionales que representarán los extremos del secuenciador.

El símbolo de la celda NOT, es de la celda AND con una entrada negada. La otra entrada es conectada a la fuente de presión de aire comprimido.

Fig. 10: Secuenciador neumático Cuando se desea iniciar la secuencia, se envía una señal de arranque a la entrada A del extremo izquierdo, lo cual provocará que el secuenciador active la etapa uno (X1=1). Esta señal se envía a la válvula direccional correspondiente para dar movimiento a el/los actuador/es deseado/s. Cuando la acción ha sido concluida, se envía desde el proceso una señal indicadora de fin de etapa uno (C1), logrando así activar la etapa dos y desactivar la etapa uno. Este ciclo se repetirá en Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

7

ITESM cada una de las etapas, enviando la orden al actuador mediante la señal de etapa correspondiente (X#). Cuando la acción ha sido terminada, se recibirá la señal de retroalimentación correspondiente (C#) para pasar a la etapa siguiente. Sólo resta explicar para qué se utilizan las señales A y B de los módulos extremos. Para entender su uso, necesitamos primero comprender las operaciones que se realizan en cada transición de una etapa a la siguiente. Para evitar activaciones de las etapas en momentos no deseados, el secuenciador requiere, para activar cualquier etapa, que se encuentre activa la etapa anterior y que su señal de fin de etapa se presente. Es decir, es imposible que el secuenciador active la etapa tres si no se encuentra activa en ese mismo momento la etapa dos. Igualmente, la etapa dos no será desactivada hasta cerciorase que la etapa siguiente, la etapa tres, se encuentre activa. Para garantizar esta operación, en cada cambio de etapa, ocurre un intercambio de información interna entre los módulos involucrados. Este intercambio, es ilustrado en la figura anterior entre los módulos tres y cuatro. Cuando se active la etapa tres, y se presente la señal de fin etapa C3, el tercer módulo envía una señal A hacia el módulo cuatro, para indicarle que se active. A su vez, el módulo cuatro al recibir la señal, se activa y envía una señal de retroalimentación B al módulo tres para que proceda a su desactivación, pues él ya asumió el control de la tarea. Este intercambio de información se lleva a cabo automáticamente entre todos los módulos en cada transición. Sin embargo, el último módulo, módulo seis en nuestro caso, no tiene a nadie después de él, y cuando aparece la señal de compuerta C6, este mismo módulo necesita enviar su señal A, para que se active la siguiente etapa. Como él no sabe quién es la siguiente etapa, la señal A se pone a disposición del usuario en el módulo del extremo derecho, para que pueda ser conectada a donde sea requerida. Esta conexión puede dirigirse a la etapa inicial de otro secuenciador, a la etapa inicial del mismo secuenciador si se trata de un proceso cíclico, o bien puede no haber ninguna etapa siguiente y el secuenciador se restablecerá a cero.

Departamento de Mecatrónica y Automotización El comportamiento anterior se interpreta mejor, analizando las conexiones más comunes: a)

Secuencia iniciada con arranque y repetida continuamente hasta presionar paro. P a ro

R e se t P re sió n

X2

X1

X3

X4

B

X5

X6

B

A

A rra n q u e

C2

C1

C3

C4

C5

C6

≥1 En este esquema, es probable que se utilice la señal de Paro, o bien otra señal diferente, para restablecer a los cilindros a su posición de reposo al terminar el ciclo. b) La secuencia se ejecuta una sola vez, cada que se presiona el pulsador de arranque. Al terminar la secuencia automáticamente el secuenciador de apaga. El pulsador de paro se utiliza para detener la secuencia antes de terminar en casos de emergencia. Paro X2

X1

X3

Reset Presión

Arranque

X4

B

X5

X6

B

A C1

C2

C3

C4

C5

C6

De la misma manera que el módulo seis envía esa señal A hacia la “siguiente etapa”, requiere la señal de retroalimentación B, que informa que dicha “etapa siguiente” se encuentra activa para poder apagarse. Esta señal B es recibida a través de la terminal B de la extrema derecha. Finalmente el módulo uno cuando es activado envía una señal de retroalimentación B, disponible en el módulo del extremo izquierdo, para la etapa anterior a el. La señal Reset del extremo izquierdo apaga todas las etapas del secuenciador Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

A

8

A

ITESM DESARROLLO DE LA PRÁCTICA El instructor describirá la sección neumática del tablero de control lógico (ver figura)

Departamento de Mecatrónica y Automotización 1) Ejercicios para familiarizarse con el equipo y reafirmar los conceptos básicos a) Conecte un botón pulsador y un botón selector a dos indicadores ópticos. Observe la diferencia en su funcionamiento. b) Conecte su circuito de modo que al presionar el botón A, el cilindro uno avance, y al presionar el botón P, retroceda. c) Regule a su gusto la velocidad de avance del cilindro uno. d) Conecte su circuito para que el cilindro comience un movimiento continuo avance - retroceso. 2) Problemas prácticos. a) Problema práctico combinatorio Diseñe e implante el sistema de control neumático para que el cilindro uno haga lo siguiente: 1) Si se acciona manualmente el botón selector B, el cilindro deberá iniciar un movimiento continuo de avance - retroceso. 2) Si se deja de accionar el botón selector B, el cilindro deberá retroceder y permanecer en reposo. 3) La función AND de la salida de dos válvulas, puede construirse conectando las válvulas en serie, en lugar de utilizar una celda AND. ¿Cómo conectaría el circuito anterior si no tuviera celdas AND?. Conéctelo 4) Se desea que además de las condiciones anteriores al apagar el botón selector B se pueda hacer avanzar el cilindro en manual; es decir, que avance presionando el botón A y retroceda con el botón P. 5) Añada al problema anterior lo necesario para que el cilindro se mantenga extendido cinco segundos antes de retroceder. b) Problemas prácticos secuenciales 1) Se desea realizar el corte y estampado de una moneda con un método innovador que consiste en realizar ambas acciones con un solo cilindro con un troquel de tungsteno. La máquina se muestra en la siguiente figura donde el cilindro 1 (después de presionar un pulsador) alimenta con piezas al cilindro 2 para que posteriormente éste realice tanto el corte como el estampado, después la moneda sigue su proceso transportada por una banda que no es de interés para

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

9

ITESM

Departamento de Mecatrónica y Automotización nuestro proceso. Analice, diseño e implante el control de este proceso con componentes neumáticas .

ii)

Se requiere ahora que el cilindro de corte se encuentre en la parte baja, al menos cinco segundos. Para ello deberá realizar ajustes a su diseño incorporando un temporizador.

2) Para el siguiente problema haga el análisis, diseño e implantación en la parte del tablero correspondiente a control lógico neumático. Utilice el secuenciador neumático para resolver este problema. En una fábrica de donas se desea aumentar la producción, para lo cual se automatizará la segmentación o el corte de la masa en los trozos que después de horneados serán las donas. El proceso que se desea implantar es el siguiente: i)

En una banda continua, se depositarán los trozos de masa que deberán ser cortados. Luego, un cilindro c2 se activará para sujetar la banda. Así, otro cilindro c1 empujará al cilindro c2 para colocar la masa bajo un molde sujetado a un cilindro c3 que cortará perfectamente y con rapidez los bolillos. Una vez realizado el corte, el cilindro c2 se retraerá, dejando de sujetar la banda y lo mismo sucederá con el cilindro c1. De ésta manera, la banda recorrerá una longitud determinada colocando un trozo de masa cada vez que los dos cilindros realicen la secuencia anteriormente descrita. En la siguiente figura se muestra la disposición de los cilindros. Suponga para este problema, que el cilindro c3 es de doble efecto.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

10

ITESM

Departamento de Mecatrónica y Automotización

REPORTE DE LA PRÁCTICA

NOTAS:

a) Breve resumen de la práctica. b) Diagramas de fuerza de los problemas resueltos (con simbología neumática) c) Tablas de verdad y mapas de Karnaugh d) Ecuaciones boolenas obtenidas e) Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). f) Bibliografía g) Anexar la información solicitada por el instructor Investigar: 1. El funcionamiento de la válvulas proporcionales e investigue un proveedor de éstas.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

11

ITESM

Departamento de Mecatrónica y Automotización El foco F se encenderá si A y B se encuentran cerrados, lo cual puede ser expresado con una función booleana de la siguiente manera: F= A • B.

PRÁCTICA #11 CONTROL LÓGICO ELÉCTRICO Objetivos: - Que el alumno conozca el funcionamiento del relevador electromecánico, y aprenda sobre su aplicación en la construcción de funciones lógicas. - Que el alumno se familiarice con el diseño y construcción de circuitos combinatorios y secuenciales mediante relevadores.

INTRODUCCIÓN En esta práctica se utilizará al relevador electromecánico como otro elemento para construir funciones lógicas. Los relevadores fueron durante muchos años la principal herramienta para la construcción de controladores lógicos industriales. En la actualidad, cuando se trata de circuitos de complejidad media o alta, se encuentran siendo desplazados por los controladores lógicos programables (PLC´s). Sin embargo, dado que en la industria existe aún una gran cantidad de tableros de relevadores, que la programación práctica de los PLC´s modernos se encuentra basada en ellos, y que cuando se trata de circuitos sencillos continúan siendo la opción robusta más económica, es importante familiarizarse con el diseño y comportamiento de estos dispositivos. CIRCUITOS ELÉCTRICOS Cuando analizamos el comportamiento de los circuitos eléctricos serie y paralelo, visualizamos fácilmente su semejanza con las funciones lógicas básicas. a) Circuito Serie Un circuito eléctrico con interruptores conectados en serie entre sí, y su vez, luego son conectados en serie a una lamparilla, representa en forma natural la función lógica AND. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

b) Circuito paralelo Un circuito que posea interruptores conectados en paralelo, y luego a su vez estos se encuentren conectados en serie a una lamparilla, representan en forma natural la función lógica OR. El foco F se encenderá si A o B se encuentran cerrados, lo cual puede ser expresado con una función booleana de la siguiente manera: F = A + B.

c) Circuitos serie-paralelo de interruptores Ahora bien, si la combinación serie de interruptores reproduce la función lógica AND, y la combinación paralelo de interruptores produce la función lógica OR, entonces una combinación de estos circuitos serie y paralelo reproducirá una combinación de funciones lógicas AND y OR. Esto es, una función lógica más compleja. Por ejemplo la función lógica F = ( A • B + C • D) • E , se construiría:

1

ITESM

Departamento de Mecatrónica y Automotización

Este tipo de arreglos de interruptores nos da gran flexibilidad en la construcción de funciones booleanas. Sin embargo presenta dos problemas importantes a tener en cuenta: a)

b)

Cada interruptor puede usarse solo una vez. Esto representa una restricción al construir funciones donde cada variable solo debe aparecer una vez en la función boolena. Las funciones que requieren usar dos veces la misma variable no podrían construirse simplemente con interruptores. Por ejemplo F = ( A • B + C) • F + ( A • D • C) . No se pueden construir las funciones NOT usando sólo interruptores, ya que requeriríamos que el foco se encontrara encendido, cuando el interruptor se encontrara abierto. Por ejemplo F = A , en la que la lamparilla deberá estar encendida con el interruptor A abierto. Sin embargo, algunos interruptores sí incluyen, además del contacto normal (contacto abierto mientras no se active el interruptor), un contacto invertido (contacto cerrado mientras no se active el interruptor); por lo que esta situación puede ser obviada.

RELEVADOR ELECTROMECÁNICO Para resolver los problemas mencionados, se desarrolló un dispositivo electromecánico conocido como relevador, que realiza dos funciones básicas: - Reproduce un contacto A varias veces. Esto significa que posee varios contactos que reproducen el comportamiento del contacto A. Si A se abre, todos esos contactos también se abren, si A se cierra todos esos contactos también se cierran.

El relevador consiste de una placa pivoteada en uno de sus extremos, con una terminal platinada en el otro. Al moverse la barra, hace que esta terminal, que llamaremos común C, entre en contacto con una de las dos terminales fijas que llamamos NA (normalmente abierto), y NC (normalmente cerrado). Cuando el interruptor A se encuentra abierto, el resorte jala la barra hacia arriba y mantiene la terminal común C en contacto con la terminal superior NC como se muestra en la figura. Al cerrarse el interruptor A, un electroimán atrae la placa pivoteada hacia abajo, venciendo la fuerza del resorte, abriendo el contacto entre C y NC, cerrando el contacto entre C y NA. Al contacto formado entre C y NC le llamamos normalmente cerrado porque se encuentra cerrado cuando el relevador se encuentra sin energía, y al contacto formado entre C y NA le llamaremos normalmente abierto, porque se encuentra cerrado cuando el relevador se encuentra sin energía, siendo el estado sin energía del relevador su estado normal. Como se puede observar, el contacto normalmente abierto NA reproducirá el comportamiento de A, y el contacto normalmente cerrado NC, invertirá el comportamiento de A. Lo anterior es simbolizado de la siguiente manera:

- Produce varios contactos A . Posee contactos que se comportan opuesto al contacto A. Según se describió anteriormente, si A se abre, todos sus contactos se cierran, mientras que si A se cierra todos sus contactos se abren. La siguiente figura muestra el diagrama esquemático de operación de un relevador, que es energizado mediante un interruptor A y una fuente de voltaje. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

2

ITESM Este conjunto de contactos, es usual que agrupe a otros, a través de un acoplamiento mecánico, cuyos movimientos son iguales a los descritos. De esta forma manera, a través del relevador con solo un interruptor A, pueden producirse varios contactos NA ( A ) y varios contactos NC ( A ) eléctricamente aislados entre sí, simbolizados como en la figura siguiente:

Departamento de Mecatrónica y Automotización por su similitud con éstas. En estas representaciones de diagrama escalera el dibujo de la fuente de energía se omite y sólo se dibujan las líneas paralelas entre las que se sostienen los peldaños de las conexiones. La siguiente figura muestra un diagrama de escalera en el que se construyen dos funciones: F = A • B + C y G = A • D + E . Observamos allí que el relevador A se utilizó para reproducir el contacto A dos veces, mientras que el relevador B se utilizó para negar el contacto B.

FUNCIÓN NOT Utilizando el relevador es muy fácil construir la función NOT.

TIPOS DE INTERRUPTORES En muchas ocasiones, el interruptor que se adquiere en el comercio, no viene solo con un contacto normalmente abierto, sino que además puede traer uno normalmente cerrado.

El foco se encenderá sólo si A se encuentra abierto. DIAGRAMAS DE ESCALERA Cuando se construyen funciones lógicas complejas mediante interruptores y relevadores, al diagrama eléctrico obtenido se le denomina diagrama de escalera Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

3

ITESM Observe que en el interruptor de tres terminales, los contactos NA y NC no son eléctricamente independientes, pues poseen una terminal común. Si desea emplear ambos en un diagrama de escalera, debe verificar que las posiciones de los contactos en el diagrama, posean también una terminal común. En el caso de los de cuatro terminales, esto no es necesario porque los contactos son eléctricamente independientes. Por ejemplo ¿Cómo quedaría el diagrama de la función F = A si el interruptor A fuera de tres terminales con un contacto NA y un contacto NC?

Departamento de Mecatrónica y Automotización S R Ma Mf 0 0 0

0

S = R = 0 Æ dejarla como está

Mf = Ma = 0

0 0 1

1

S = R = 0 Æ dejarla como está

Mf = Ma = 1

0 1 0

0

S = 0, R = 1 Æ apagarla Mf = 0

0 1 1

0

S = 0, R = 1 Æ apagarla Mf = 0

1 0 0

1

S = 1, R = 0 Æ prenderla Mf = 1

1 0 1

1

S = 1, R = 0 Æ prenderla Mf = 1

1 1 0

N

S = 1, R = 1 Æ no permisible ( término no importa)

1 1 1

N

S = 1, R = 1 Æ no permisible ( término no importa) Mf S

MEMORIAS CON RELEVADORES ELECTROMECÁNICOS Al diseñar un circuito lógico, es usual que se encuentren casos en los que, para una misma combinación de entradas se requieren diferentes estados en sus salidas, dependiendo de la etapa en la que se encuentra el circuito. A este tipo de circuitos les llama circuitos secuenciales. Para estos circuitos secuenciales, una herramienta muy útil es la construcción de la memoria. Una memoria es un arreglo lógico con una salida F, una entrada SET y otra entrada RESET. La memoria producirá un estado de encendido en su salida F cuando la señal de entrada SET se presente al menos durante un breve lapso de tiempo, para permanecer así hasta que aparezca una señal RESET. Se le llama memoria porque en ausencia de señal, cuando SET = 0 y RESET = 0, el circuito recuerda la última orden. Diseñemos el circuito de una memoria con relevadores:

Ma

0

0

n

1

1

0

n

1

R

M =S+ R M

En suma de productos

M = (S + M) R

En productode sumas

Se indica Ma y Mf para clarificar la tabla de verdad, sin embargo Ma y Mf son la misma variable M. Cualquiera de las dos ecuaciones obtenidas es válida. Nosotros utilizaremos sólo la de producto de sumas. Asumiendo que SET y RESET son botones pulsadores de tres terminales con un contacto NA y uno NC, construya el siguiente circuito.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

Departamento de Mecatrónica y Automotización

Notas: a) Observe que para poder usar un contacto de M, necesitamos que la salida del peldaño sea un relevador M. b) Si se desea activar alguna otra salida (por ejemplo una lamparilla) junto con M, puede usarse un contacto NA del relevador M para alimentarlo o simplemente colocarlo en paralelo con el relevador.

La metodología para construir un secuenciador eléctrico es la siguiente: a) Se asigna un relevador a cada etapa En b) El relevador de cada etapa se conecta como una memoria SET-RESET respetando el proceso mencionado anteriormente. 1. La memoria se enciende cuando la etapa anterior está activa y aparece su fin de etapa, más cualquier condición de encendido adicional que el usuario considere conveniente.

 Condiciones    = En −1 • Fn −1 +  opcionales   adicionales   

EnSET c)

Razone el comportamiento del circuito y verifique que se comporta de acuerdo a lo establecido.

Observe que al aplicar la fórmula anterior a la etapa En+1, automáticamente En+1 se encenderá cuando se alcance el fin de etapa n y por tanto sólo nos resta apagar En.

MÉTODO PARA CONSTRUIR UN SECUENCIADOR ELÉCTRICO Recordemos la forma de operar del secuenciador neumático:

2. Se apaga En con En+1 o con el botón de paro o con cualquier otra condición adicional que el usuario considere conveniente). E2

E1

E3

E4RST

E4

E1SET

E nRST

F1

F2

F3

F4

Una vez definidas EnSET y EnRST se obtiene la ecuación para En usando la ecuación de la memoria SET-RESET

Cuando aparece la señal E1SET se enciende la etapa 1 y permanece así aunque desaparezca E1SET. Al aparecer la señal F1 (fin de etapa 1): - Se enciende E2 - Una vez que E2 se encendió se apaga E1 El proceso se repite en cada etapa.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

 Condiciones    = E n +1 + P +  opcionales   adicionales   

En = EnRST • (EnSET + En ) Notas: - Un circuito combinatorio no requiere memorias, debido a que tiene sólo una etapa y obviamente no necesita secuenciador - Cuando hay 2 etapas pueden presentarse dos casos:

5

ITESM

Departamento de Mecatrónica y Automotización

E2 SET = E1 • F1

i) Sistema no cíclico

E2 RST = E1

Reposo A

E1 F1

E2 F2 En este caso se puede usar el método anterior, pero:

¡E1 es requisito para prender y apagar! Y la ecuación de la memoria quedaría:

E2 = E1 (E1 • F1 + E2 ) = E1E1F1 + E1E2 E2 = E1E2 Lo que es absurdo porque es necesario E2 para prender E2. En este caso existen dos opciones:

E1SET = A

- Crear una secuencia de 3 etapas. en las cuales este problema no se presenta. - Si sólo existen dos etapas con un solo relevador es suficiente para distinguir entre ellas y utilice un diseño intuitivo

E2 RST = F2 ii) Sistema cíclico

- Cuando hay 3 o más etapas el método aplica sin problemas

Reposo A

E1 F1

E2 F2 En este caso aparece ambigüedad en algunas ecuaciones. Observe:

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

6

ITESM SIMBOLOGÍA PARA DIAGRAMAS DE ESCALERA

Departamento de Mecatrónica y Automotización DESARROLLO DE LA PRÁCTICA 1.

Ejercicios de familiarización

a) El instructor describirá la sección de relevadores del tablero de control lógico. b) Utilice el voltaje de la fuente para probar el funcionamiento de los focos, relevadores e interruptores. c) Construya la función booleana AND ( F = A • B ), con interruptores y verifique su tabla de verdad. A

B

F

d) Construya la función booleana OR ( F = A + B ) y verifique su tabla de verdad.

A F

B

e) Construya la función booleana NOT. Hágalo con interruptores y con relevadores. A A A F

f) Diseñe e construya el circuito de relevación para la función booelana

(F = A • B + A • B) .

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

7

ITESM

Departamento de Mecatrónica y Automotización activará para sujetar la banda. Así, otro cilindro c1 empujará al cilindro c2 para colocar la masa bajo un molde sujetado a un cilindro c3 que cortará perfectamente y con rapidez los bolillos. Una vez realizado el corte, el cilindro c2 se retraerá, dejando de sujetar la banda y lo mismo sucederá con el cilindro c1. De ésta manera, la banda recorrerá una longitud determinada colocando un trozo de masa cada vez que los dos cilindros realicen la secuencia anteriormente descrita. En la siguiente figura se muestra la disposición de los cilindros. Suponga para este problema, que el cilindro c3 es de doble efecto.

g) Diseñe un circuito de control de modo que al oprimir el botón pulsador A, un motor se encienda, (simulado con una lamparilla de color), y que permanezca en ese estado hasta que se oprima el botón pulsador P. Recuerde el esquema de un circuito de SET y RESET. 2.

Problemas prácticos

a) Problema práctico combinatorio. En una compañía metalúrgica, se desea controlar el acceso a ciertas áreas mediante una credencial codificada, pertenecientes a todos los empleados. El código de acceso se grabará en la credencial mediante diez perforaciones. El sistema de control obtendrá dicho código revisando mediante celdas fotoeléctricas sólo tres de las diez perforaciones, y permitirá el acceso activando un solenoide, dependiendo del código binario obtenido. Sólo se permitirá acceso a:

Código

Ingenieros encargados de hornos Operadores Gerencia Mantenimiento

ii)

Se requiere ahora que el cilindro de corte se encuentre en la parte baja, al menos cinco segundos. Para ello deberá realizar ajustes a su diseño incorporando un temporizador.

5 6 1 4

Realice el diseño del circuito de control y constrúyalo Suponga que los sensores son de dos terminales con un contacto NA. b) Problemas práctico secuencial 1) Para el siguiente problema haga el análisis, diseño e implantación en la parte del tablero correspondiente a control lógico eléctrico. Utilice el método cascada para resolver este problema. En una fábrica de donas se desea aumentar la producción, para lo cual se automatizará la segmentación o el corte de la masa en los trozos que después de horneados serán las donas. El proceso que se desea implantar es el siguiente: i)

En una banda continua, se depositarán los trozos de masa que deberán ser cortados. Luego, un cilindro c2 se

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

8

ITESM

Departamento de Mecatrónica y Automotización

REPORTE DE LA PRÁCTICA

NOTAS:

a) Breve resumen de la práctica. b) Diagramas de fuerza de los problemas resueltos (con simbología eléctrica) c) Tablas de verdad y mapas de Karnaugh d) Ecuaciones boolenas obtenidas e) Diagramas de escalera con nomenclatura eléctrica f) Conclusiones (qué aprendió, cómo lo aprendió, qué teoría comprobó y por qué). g) Bibliografía h) Anexar la información solicitada por el instructor Investigar: 1. La marca y las características técnicas de un arrancador de motor

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

9

ITESM

Departamento de Mecatrónica y Automotización

PRÁCTICA #12 DISEÑO E IMPLEMENTACIÓN DE CIRCUITOS LÓGICOS MEDIANTE CONTROLADORES LÓGICOS PROGRAMABLES (PLC) Objetivo: - Que el alumno se familiarice con el funcionamiento, programación y capacidades del Controlador Lógico Programable (PLC, por sus siglas en inglés) para utilizarlo en la automatización de sistemas lógicos de control.

INTRODUCCIÓN

CONFIGURACIÓN DE UN SISTEMA DE CONTROL BASADO EN PLC Actualmente existen varias alternativas de marcas y modelos de PLC’s en el mercado, si se analiza en términos generales los componentes son los mismos (configuración externa), lo que cambia es su forma física, el tipo de montaje, instalación, operación y configuración interna. Configuración externa Los sistemas de control basados en PLC se compone de los siguientes elementos: • • • • •

Procesador Fuente de poder Chasis o rack Módulos de entrada/salida (E/S) Terminal de programación o interfase

En esta práctica se abordará una de las herramientas clave en términos de automatización por la complejidad de los algoritmos de control que se pueden implementar y la gran interconectividad entre dispositivos que el PLC ofrece. Básicamente, este dispositivo es una computadora de propósito particular que controla actuadores binarios (cilindros, válvulas solenoides, focos, bombas, etc.) o analógicos (variador de frecuencia, servoválvula, etc.) en función de sus entradas (discretas o analógicas) y de la lógica que haya sido programada por el usuario. Cabe mencionar que el PLC fue desarrollado en primera instancia para satisfacer las necesidades de productividad de la industria automotriz; con este dispositivo se sustituirían grandes tableros de relevadores de control, tambores mecánicos, secuenciadores neumáticos, etc.; ya que el uso de esa tecnología representaba grandes costos y tiempo perdido en producción. En la actualidad, por sus características de costo, espacio reducido, flexibilidad, sencillez de mantenimiento y algunas otras, ha superado a los otros sistemas de control lógico, abriendo un campo de nuevas posibilidades dentro de la automatización, al grado de que buena parte de las tareas de automatización modernas serían inconcebibles sin los PLC´s, como se les conoce en el argot industrial.

Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Fig. 1: Arquitectura básica de un PLC Estos dispositivos podemos encontrarlos en forma modular o fija. Sistema fijo: en una misma base se tiene el procesador, fuente de poder y una cantidad predeterminada de entradas y salidas (digitales o analógicas). Sistema modular: requiere de un chasis que es una estructura con ranuras(slots) para colocar la fuente de poder, procesador, módulos de E/S y/o módulos especiales. Para este sistema existe una serie de modalidades según la marca: •

Chasis con procesador y fuente de poder integrada, ranuras disponibles para módulos de E/S (digital o análogo) y módulos especiales (comunicación). 1

ITESM

Departamento de Mecatrónica y Automotización •

•

•

Chasis con ranuras exclusivas para ubicar la fuente y el procesador, en las ranuras restantes disponibles se puede colocar módulos de E/S (digital o análogo) y módulos especiales (comunicación), según la aplicación. Chasis con ranura exclusiva para ubicar el procesador con fuente de poder externa o integrada, en las ranuras restantes disponibles se puede colocar módulos de E/S (digital o análogo) y módulos especiales (comunicación), según la aplicación. Chasis con ranura exclusiva para ubicar la fuente, en las ranuras restantes disponibles se puede colocar el procesador(es), módulos de E/S (digital o análogo) y módulos especiales (comunicación), según la aplicación.

Configuración interna En términos de la configuración interna, es donde existe mayor discrepancia en las marcas y modelos de los PLC’s, por lo tanto solo se hará mención en forma específica al tipo de PLC que cuenta el laboratorio TSX Micro de Modicom Telemecanique. ARQUITECTURA DEL PROCESADOR CON PLATAFORMA TSX MICRO

Fig. 2 a): Arquitectura del procesador Fig. 2 b): Estructura de la memoria

Datos Objetos de memoria internos: palabras internas destinadas a almacenar valores en el curso del programa. Se almacenan dentro del espacio de datos en una misma área de memoria. %Mi -- EBOOL (bit), i es el número de bit que puede ser del 0 al 255. %MBi -- BYTE (8 bits), i es el número de byte del 0 al 1022. %MWi -- WORD (16 bits), i es el número de palabra del 0 al 511. %MDi -- DWORD (32 bits), i es el número de doble palabra del 0 al 510. %MFi -- REAL (real 32 bits), i es el número de flotante del 0 al 510. Objetos del sistema: %Si -- EBOOL (bit), i es el número de bit del 0 al 128. %SWi -- WORD (16 bits), i es el número de palabra del 0 al 162. %SDi -- DWORD (32 bits), i es el número de doble palabra del 0 al 510. BF Definidos: son formatos de datos asignados como localidades de memoria para el manejo de información de algunas instrucciones en especifico. %TMi -- TM (temporizador, 3 palabras de 16 bits) %MNi -- MN (Monoestables, 3 palabras 16 bits) %Ci -- C (Contadores, 3 palabras de 16 bits) %Ri -- R (Registro, 255 palabras de 16 bits) %DRi -- DR (Drums, 16 palabras de 16 bits) %Xi -- X (etapa de grafcet) Entradas/Salidas: depende de la configuración de hardware declarado o instalado. %Ix.i – EBOOL (bit), posición (x) y número de vía (i) del módulo de entradas discretas. %Qx.i – EBOOL (bit), posición (x) y número de vía (i) del módulo de salidas discretas. %IWx.i – WORD (16 bit), posición (x) y número de vía (i) del módulo de entradas analógicas. %QWx.i – WORD (16 bit), posición (x) y número de vía (i) del módulo de salidas analógicas. Las posiciones en el TSX Micro se direccionan como 2 módulos con un tamaño equivalente a media ranura, por ejemplo:

Memoria RAM integrada en el módulo procesador que contiene la imagen de 1280 objetos bits. Como se muestra la memoria RAM se compone de: Fig. 3: Posiciones del TSX Micro Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

2

ITESM

Departamento de Mecatrónica y Automotización Si en la posición 1 está instalado un módulo de medio formato de 16 entradas (E) discretas, las cuales se direccionan como: %I1.0, %I1.1... hasta %I1.15. Si en la posición 2 esta instalado un módulo de medio formato de 12 salidas (S) discretas, las cuales se direccionan como: %Q2.0, %Q2.1... hasta %Q2.11. Si en la posición 3 y 4 está instalado un módulo de formato estándar de 28 E/S discretas, las cuales se direccionan como: %I3.0, %I3.1... hasta %I3.15; %Q4.0, %Q4.1... hasta %Q4.11.

Programa: son las actividades o tareas definidas por el usuario (programador) que ejecutará el procesador cuando este en actividad (modo RUN). Tarea maestra (ciclo de operación principal del procesador o “scan”) Este tipo de funcionamiento corresponde a la ejecución normal del ciclo de un PLC (funcionamiento predeterminado). Consiste en encadenar los ciclos de la tarea maestra (MAST) uno tras otro. Después de actualizar las salidas, el sistema realiza sus propios tratamientos y luego pasa a otro ciclo de la tarea.

Procesamiento del programa: ejecución del programa de aplicación, escrito por el usuario. %Q Actualización de las salidas: escritura de bits o palabras de salida asociados a los módulos TON y de funciones específicas, según el estado definido por el programa de aplicación. PLC en RUN: el procesador efectúa el procesamiento interno, la adquisición de las entradas, el tratamiento del programa de aplicación y la actualización de las salidas, en este orden. PLC en STOP: el procesador efectúa únicamente el tratamiento interno y la adquisición de las entradas. Las salidas se posicionan a retorno o conservación según los parámetros definidos en la configuración. Tarea periódica En este tipo de funcionamiento, la adquisición de las entradas, el tratamiento del programa de aplicación y la actualización de las salidas se efectúan de forma periódica según el tiempo definido en la configuración (de 1 a 255 ms). Al inicio del ciclo de autómata, un temporizador cuyo valor actual se inicializa al alcanzar el período definido en la configuración, empieza a descontar. El ciclo de autómata debe terminarse antes de que expire el temporizador que activa un nuevo ciclo.

Fig. 4: Ciclo de operación del PLC Procesamiento interno: el sistema realiza implícitamente la supervisión del PLC (gestión de bits y palabras sistema, actualización de valores actuales del reloj-calendario, actualización de los indicadores de estado, detección de pasos RUN/STOP, etc.) y el tratamiento de las peticiones que provienen de la terminal de interfase. %I Lectura de las entradas: escritura en la memoria del estado de las informaciones presentes en las entradas. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Fig. 5: Tareas periódicas del PLC

3

ITESM

Departamento de Mecatrónica y Automotización %KDi -- DWORD (32 bits), i es el número de doble palabra del 0 al 510. %KFi -- REAL (real 32 bits), i es el número de flotante del 0 al 510.

Procesamiento interno: el sistema realiza implícitamente la surpervisión del autómata (gestión de bits y palabras sistema, actualización de valores actuales del reloj-calendario, actualización de indicadores de estado, detección de pasos RUN/STOP...) y el tratamiento de las peticiones que provienen de la terminal de interfase. %I Lectura de las entradas: escritura en la memoria del estado de las informaciones presentes en las entradas. Procesamiento del programa: ejecución del programa de aplicación escrito por el usuario, %Q Actualización de las salidas: escritura de bits o de palabras de salida asociados a los módulos TON o de funciones específicas, según el estado definido por el programa de aplicación. PLC en RUN: el procesador efectúa el tratamiento interno, la adquisición de las entradas, el tratamiento del programa de aplicación y la actualización de las salidas, en este orden.

Memoria FLASH EPROM, es un chip de protección o respaldo de información de la memoria RAM (aplicación programada en el PLC) ya que esta puede perderse ante fallas de energía o bien si se borra intencionalmente. La aplicación se transfiere automáticamente desde la memoria FLASH EPROM o desde el dispositivo de programación hacia la memoria RAM cuando ocurre una pérdida de la aplicación en la RAM (falla al guardar o ausencia de batería). INSTALACIÓN La instalación del PLC es muy sencilla y sólo consiste en alimentarlo eléctricamente y conectar las entradas y salidas en los bornes correspondientes. La figura 6 muestra una forma de conexión de entradas y salidas binarias (discretas) de un PLC con formato fijo.

Si todavía no se ha terminado el período, el procesador completa el ciclo de funcionamiento hasta el fin del período de tratamiento interno. Si el tiempo de funcionamiento llega a ser superior al tiempo asignado al período, el autómata señala un rebasamiento de período poniendo al estado 1 el bit sistema %S19 de la tarea. El tratamiento continúa y se ejecuta en su totalidad (sin embargo, no debe exceder el tiempo límite del watchdog). El ciclo siguiente se activa después de la escritura implícita de las salidas del ciclo en curso. PLC en STOP: el procesador efectúa únicamente el tratamiento interno y la adquisición de las entradas. Las salidas se posicionan a retorno o conservación según los parámetros definidos en configuración. •

Constantes: que son localidades de memoria que almacenan valores constantes o mensajes alfanuméricos. Sólo la consola permite escribir o modificar su contenido. Pueden tener como soporte la memoria EPROM. Estas localidades las podemos encontrar con los siguientes formatos:

Fig. 6: Conexión de un PLC En el diagrama anterior, al cerrarse cualquiera de los sensores de entrada el PLC detectará una señal de voltaje y la reconocerá. Para activar la salida, sólo cierra un contacto entre la terminar común y la salida deseada de tal manera que el dispositivo quede energizado al voltaje deseado. Los módulos discretos de entradas usualmente pueden ser seleccionables para diferentes niveles de voltaje, tanto en CA como en CD. Si hablamos de módulos analógicos pueden ser 4-20 mA, 0-20 mA, 0-10 V ó -10 a 10 V.

%KBi -- BYTE (8 bits), i es el número de byte del 0 al 1022. %KWi -- WORD (16 bits), i es el número de palabra del 0 al 511. Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

4

ITESM

Departamento de Mecatrónica y Automotización

Las salidas discretas a su vez pueden seleccionarse para emitir un de voltaje dado (CA o CD) o simplemente para cerrar un contacto. En términos analógicas podemos tener como salida: 4-20 mA, 0-20 mA, 0-10 V ó -10 a 10 V.

el A) o temperatura (como el C). En el PLC se dibujan todos iguales para simplificar la programación.

TIPOS DE PROGRAMACIÓN

En un diagrama de escalera, todo contacto o elemento de salida representa el estado de un dispositivo externo (sensor o actuador) o bien una variable auxiliar (que no representa ningún dispositivo físico como B).

Originalmente los PLC’s surgieron como una herramienta muy versátil para remplazar a los diagramas escalera construidos con relevadores, razón por la cual su programación se estandarizó inicialmente en forma de diagramas de escalera. De esta forma, el usuario que tuviera un sistema automatizado con relevadores podría fácilmente cambiarlo a un PLC o bien si estaba familiarizado con los sistemas de relevación fácilmente podría interpretar lógica programada en un PLC. Existen básicamente 4 formas de programar al PLC TSX Micro: • Programación en lenguaje escalera (LD) o programación gráfica Un programa escrito en LD se compone de una serie de redes ejecutadas secuencialmente por el PLC. Para entender mejor esta forma de programar consideremos un ejemplo. Suponga que se desea programar el diagrama de escalera de la figura 7 en el PLC.

Para el PLC, no es importante si ese contacto pertenece a un sensor de temperatura o de presión, sino lo que importa es saber dónde está ubicado dentro del PLC (si es entrada, salida o variable interna y en el caso de las dos primeras en que terminal esta conectado) para poder recibir o enviarle la información necesaria. Para facilitar esta información en el PLC se asigna un nombre a la variable el cual indica su posición en el PLC. La convención puede cambiar de un PLC a otro. Para este PLC se usa la que se indica a continuación, ya que además de ser muy representativa, será la que se usará en las prácticas con equipo industrial. %Ix.i Sensor externo conectado a la entrada i (I : Input) %Ox.i Dispositivo externo conectado a la salida i (O: Output) %Mi Variable interna i ( M:Bit ) Supongamos que conectamos el sensor A a la entrada 1, el C a la entrada 2 y que B es una variable auxiliar interna %M0 y la salida será la número 3, y el diagrama de la figura 7 quedaría como se muestra en la figura 8.

Fig. 7: Diagrama de escalera eléctrico La forma más común y amigable de programarlo es mediante editores gráficos. Se dibuja el diagrama de escalera casi tal como semuestra. Sólo se introducen dos cambios: 1. 2.

Todos los contactos se dibujan como contactos de relevador ( _| |_ ) Los nombres de los contactos.

En el diagrama, se hace distinción entre los símbolos de los contactos A, B y C para indicarle al técnico que instala el tablero cuál contacto es de un relevador (como el B) y cuáles contactos son de sensores de presión (como Laboratorio de Diseño de Sistemas Lógicos Dr. Jorge Limón Robles

Fig. 8: Diagrama de escalera para PLC de la Fig. 7 • Programación en lenguaje en lista de instrucciones (IL) Un programa escrito en lenguaje Lista de instrucciones (IL) se compone de una serie de instrucciones ejecutadas secuencialmente por el autómata. Las instrucciones están organizadas en sentencias (equivalentes a una red de contactos). Cada sentencia de instrucciones se compone de una o varias instrucciones. Una instrucción ocupa al máximo una línea. Cada 5

ITESM

Departamento de Mecatrónica y Automotización sentencia de instrucciones empieza con un signo de admiración generado automáticamente. Puede contener un comentario y estar marcada de una etiqueta.

• Programación en lenguaje GRAFCET (GR7)

Ejemplo: ! (* Espera secado*) %L2: LD AND ST

Una sentencia contiene un máximo de 128 líneas de 300 caracteres (instrucciones, comentarios, etiqueta).

%I1.0 %M10 %Q2.5

Comentario entre (* *) Etiqueta de la sentencia Instrucción Instrucción/ Sentencia Instrucción

Una sentencia contiene 128 líneas máximas (instrucción, comentario, etiqueta). • Programación en lenguaje estructurado (ST)

El lenguaje Grafcet (GR7) permite representar gráficamente y de forma estructurada el funcionamiento de un automatismo secuencial. Esta forma de programación se abordará de una forma más detallada en la práctica siguiente. INSTRUCCIONES DE PROGRAMACIÓN DEL PLC TSX MICRO Funciones booleanas

• Funciones de carga (condición) Estas instrucciones corresponden a:

Un módulo escrito en lenguaje Literal estructurado (ST) se compone de una serie de sentencias ejecutadas secuencialmente por el autómata. El primer elemento de cada sentencia es un signo de admiración (generado automáticamente). La sentencia puede contener uno o varios comentarios, una o varias instrucciones y estar marcada de una etiqueta.

- Contactos de cierre: el contacto se cierra cuando el objeto bit que controla el contacto está en el estado 1.

Ejemplo:

- Contactos de apertura: el contacto se cierra cuando el objeto bit que controla el contacto está en el estado 0.

! (* Inicialización*) %L2: (* inic. índice *) %MW0:=0; %MW2:=%MW9:2; (* longitud de la tabla *) IF (%MW2 REM 2=0) THEN DEC %MW0; END_IF; (* mientras el índice es < a la longitud de la tabla, efectuar los desplazamientos *) WHILE(%MW0