Sistemas Digitais II Slides 1

Docente: Docente: Engº Engº Ernesto Ernesto M.B. António António

Circuitos Lógicos Combinacionais Multiterminais –  são circuitos lógicos combinacionais, dotados de várias saídas que, apresentam em cada momento, valores relacionados entre si para formarem uma entidade. São mais mais comp comple lexxos, relat elativ ivam amen ente te aos aos unit uniter ermi mina nais is,, apre aprese sent ntan ando do um modo modo de funcio funcioname nameto to mais estrutu estruturad rado. o.

Circuitos

somadores Circuitos codificadores Circuitos conversores de códigos Circuitos descodificadores

Este Estess 4 tip tipos de cir circuito uitoss pode podem m con constr struir uir um sist sisteema digi digita tall inter ntereessa ssante, nte, cujo cujo diag diagra rama ma em bloc blocos os apre aprese sent ntam amos os a segu seguir ir::

-O te teccla lado do –  é um dis isp positivo per eriifé férrico, que nos perm rmiite introduzir os dados alfa fa-n -nuuméri riccos a serem proce pr ocessa ssados dos pel pelo o sis sistem temaa lóg lógico ico.. -O codificador –  conve onvert rtee a repr repres esen enta taçã ção o alfalfa-nu numé méri rica ca intr introd oduz uzid idaa atrav través és do tecl eclado ado para para o códi código go binário. -O ci circ rcui uito to de ló lógi gica ca e ar arit itmé méti tica ca (q (que ue po pode de co comp mpor orta tarr os ci circ rcui uito toss so soma mado dore res) s) –  pr proce ocessa ssa ess esses es dad dados. os. -O circ circui uito to desc descod odif ific icad ador or –  transforma o código binário em caracteres alfa-numéricos ou grupo de padrõe padrõess reconh reconhecí ecívei veiss pelo pelo operad operador or humano humano.. -O di disp spos osit itiv ivo o de vi visu sual aliz izaç ação ão –  pe perm rmit itee qu quee o op oper erad ador or hu huma mano no vi vizu zual aliz izee o re resu sult ltad ado o do pr proc oces essa same ment nto o elaborado. -Con -Conve vers rsor or de códig códigos os –  tran transf sfor orma ma sequ sequên ênci cias as de códi código gos, s, num num outr outro o códi código go em repr repres esen enta taçã ção o biná binári ria, a, quando quando necessário necessário..

Circuitos Circui tos som somado adores res –  são circuitos lógicos capazes de realizar a operação de adição em binário de um ou mais bits de acordo com as seguintes regras: 0+0= 0+0=0, 0, com com tran transp spor orte te 0; 0+1= 0+1=1, 1, com com tran transp spor orte te 0; 1+0= 1+0=1, 1, com com tran transp spor orte te 0; 1+1= 1+1=0, 0, com com tran transp spor orte te 1; 1+1+ 1+1+1= 1=1, 1, com com tran transp spor orte te 1; • • • •

•

Semi-somador

Somadorr Somado

comple completo to Somador-paralelo Somador-subtrator Somadorr de DCB-84 DCB-8421 21 Somado

Semi-somadores –  são circuitos somadores com a capacidade de operar apenas dois bits e disp isponibilizar o resul sultado da som soma (S) (S) e o transpo sporte resul sultante dessa som soma (C) (C). Símbolo, Esquema e Tabela-de-verdade Tabela-de-verdade do semi-somador

Expressão booleana do semi-somador

Por exemplo: a) (1+1) 10: (1) 10= (1) 2 ; Logo: S=1 1 = 0 e C=1.1=1. Assim o resultado C=1 e S=0 (nesta ordem) corresponde a 2, em decimal.

Somadores Somado res com comple pletos tos –  são são circuito itos soma omadores com a capacida idade de oper perar três rês bits e disp isponibi ibilizar o resul sultado da soma oma (Sn) e o transpo sporte resul sultante dessa som soma (Cn). Por norma o terc erceiro bit corresponde ao transporte rte da soma oma anterior ior (Cn-1). Símbolo, Símbolo, Esquema Esquema e Tabela-de-v abela-de-verdade erdade do somador completo completo

Expressão Expressão booleana booleana do somador completo completo

Sn = An  Bn  Cn-1 (Cn) = An .Bn + An .Cn-1 + Bn .Cn-1

Com um sis sistema em cascata, é possív ssíveel adicionar números com mais de 1 bit.

Somadores-paralelos –  são são circuito itos com capacidad idadee de adici iciona onar números com 4 bits cada. É constituído por 4 somadores completos ligados em cascata e dois grupos de 4 bies biestá táve veis is do tipo tipo D, que func funcio iona nam m como omo célu célullas de arm armazena zenam mento ento dos núm números. os. Símbolo e Esquema do somador-paralelo somador-paralelo

Etapas para a realização da operação no somador-paralelo

Inic niciamam-se os 8 flip-flops a 0, fazend endo-s o-se tamb ambém C-1 =0; Transferem-se os bits de uma das parcelas para o registo A, perf perfaz azen endodo-se se A={ A={ A0, A1 , A2, A3 }; Transferem-se os bits existentes nos biestáveis para os somadores e adic adicio iona namm-sse os seus seus cont conteú eúdo dos: s: A0+0, A1+0, A2+ 0 e A3+0. O resultado desta soma é transferido para o registo B, através das saídas S0, S1 , S2 e S3 . Assim perfaz: B ={ A0, A1 , A2, A3 }, que por conv conven eniê iênc ncia ia pass passar arem emos os a desi desiggnar nar por B={ B={ B0, B1 , B2, B3 }; Transfer ferem-s m-se os bits da segu egunda parc arcela ela novament ntee para o regis egistto A. Transferem-se os bits existentes nos biestáveis A e B e adicionam-se os seus seus cont conteú eúdo dos: s: A0+B0, A1+B1, A2+B2, A3+B3; g) O resultado desta soma que é o valor pretendido, é transferido para o registo B, através das saídas S0, S1 , S2 e S3 .

Estes podem ser acoplados de modo a adicionarem números com 8, 12 ou mais mais bits bits

Somador-subtractor –  é um circuito capaz de realizar a soma e a subtracção de números binários, usan sando a forma rma de 2º complement ento. É composto sto por um soma omador paralelo de 4 bits e uma lógica para seleccionar os valores adequados à realização da operação. Símbolo e Esquema do somador-subtractor somador-subtractor

Etapas para a realização da operação no somador-subtractor somador-subtractor

a) Inicia Iniciam-s m-see os 8 flip flip-f -flop lopss a 0, atravé atravéss das entr entrada adass assínc assíncro ronas nas;; b) Transferemransferem-se se os dados de uma uma das parcela parcelass para o registo registo B, perfazen perfazendo do B={ B0, B1 , B2, B3 }; c) Transferemransferem-se se os bits existente existentess nas saídas saídas não não complemen complementadas tadas dos biestáve biestáveis, is, para as entradas superiores do somador-paralelo somador-paralelo de 4 bits, fazendo ADD=1 e SUB=0. Isto processa-se através das portas AND 1, 2, 3, e 4; d) Executa-se Executa-se a adição adição dos dos conteúdos conteúdos dos registos registos de cima cima e de baixo baixo B0+0, B1+0, B2+0 e B3+0; e) Transfere-se ransfere-se o resultad resultado o desta desta soma soma para o registo registo A, através através das das saídas saídas S0, S1 , S2 e S3 . Assim perfaz A={ B0, B1 , B2, B3 }; f) Transferemransferem-se se novament novamentee para o registo registo B, os bits da segunda segunda parcela parcela e faz-se ADD=1 e SUB=0, SUB=0, de modo modo a que sejam os valores não-complementados não-complementados a serem seleccionados para os somadores, somadores, através das portas AND AND 1, 2, 3 e 4; g) Transfe ransferem rem-se -se os os bits bits exis existen tentes tes nos nos biest biestáve áveis is A e B para para os soma somador dores es e executam-se as adições dos seus conteúdos: A0+B0, A1+B1, A2+B2, A3+B3;

h) Transfere-se ransfere-se o resultad resultado o desta soma soma que é o valor valor pretendido pretendido,, para o registo registo A, através das saídas S0, S1 , S2 e S3 . a) Inicia Iniciam-s m-see os 8 flip flip-f -flop lopss a 0, atravé atravéss das entr entrada adass assínc assíncro ronas nas;; b) Transferemransferem-se se os dados de uma uma das parcela parcelass para o registo registo B, perfazen perfazendo do B={ B0, B1 , B2, B3 }; c) Transferemransferem-se se os bits existente existentess nas saídas saídas não complemen complementadas tadas dos biestáve biestáveis, is, para as entradas superiores do somador-paralelo somador-paralelo de 4 bits, fazendo ADD=1 e SUB=0. Isto processa-se através das portas AND 1, 2, 3, e 4; d) Executa-se Executa-se a adição adição dos dos conteúdos conteúdos dos registos registos de cima cima e de baixo baixo A0+0, A1+0, A2+0 e A3+0; e) Transfere-se ransfere-se o resultad resultado o desta desta soma soma para o registo registo A, através através das das saídas saídas S0, S1 , S2 e S3 . Assim perfaz A={ A0, A1 , A2, A3 }; f) Transferemransferem-se se novament novamentee para o registo registo B, os bits da segunda segunda parcela parcela e faz-se ADD=0 e SUB=1, de modo a que sejam os valores complementados a serem seleccionados para os somadores, através das portas AND AND 5, 6, 7 e 8; g) Transfe ransferem rem-se -se os os bits bits exis existen tentes tes nos nos biest biestáve áveis is A e B para para os soma somador dores es e executam-se as adições dos seus conteúdos: A0+  B 0 +1, A 1 + B 1 +1, A2+ B 2 +1 e A3+  B 3 +1.

h) Transfere-se ransfere-se o resultad resultado o desta soma soma que é o valor valor pretendido pretendido,, para o registo registo A, através das saídas S0, S1 , S2 e S3

Somador de DCB –  é um circuito capaz de realizar a soma de números na representação de Decimal Codificado em Binário. É composto por um somadorparalelo de 4 bits e uma lógica para detectar a ocorrência de somas iniciais maiores que nove ou em casos que haja transporte no bit mais significativo após uma soma inicial. Símbolo Símbolo e Esquema do somador somador de DCB

Circuitos Circui tos cod codific ificado adores res –  são são par partes dos siste istem mas digi igitais tais que sur surgem da nece ecessid sidade de transformar a informação do tipo alfa-numérico, fornecida pelos dispositivos peri perifé féri rico coss do sist sistem emaa dig digita ital , em binár inário io.. Eis abai abaixxo o esq esquem uema sim simból bólico ico de um codif odific icaador: dor: Símbolo

Esquema

O esquema lógico de cada codificador, é diferente dependendo de vários factores, entre os quais o tipo de transformações tra nsformações que se pretende implementar.

Circuitos

codificadores comuns (sem-prioridade) Circuitos codificadores de prioridade

Etapas para a sua implementação 1. 2. 3. 4. 5. 6.

Especi Especific ficaçã ação o e quanti quantific ficaçã ação o das das variáv variáveis eis de entrad entradaa Especi Especific ficaçã ação o e quanti quantific ficaçã ação o das das vari variáve áveis is de de saíd saídaa Codif Codific icaç ação ão das das vari variáv ávei eiss Cons Constr truç ução ão da tabel tabelaa-de de-v -ver erda dade de Expli Explicit citaç ação ão das das expre expressõe ssõess boole booleana anass Criaçã Criação o do circui circuito to de implem implement entaçã ação o

1. Especificação e quantificação das variáveis de entrada O número de variáveis de entrada (p), coincide com o número de sím símbol bolos que se pre pretend tendee codif odific icar ar . Exempl emplo o 1: Circ Circui uito to codif odific icad ador or capaz apaz de codif odific icar ar a pal palavra avra IGOR IGOR.. Temos emos 4 sím símbolo boloss difer iferen ente tess (I, (I,G,O G,O e R), R), log logo p=4. p=4. Exempl emplo o 2: Circ Circuuito ito codi codifi fica cado dorr capa apaz de codif odific icar ar a pal palavra avra DIAM DIAMAN ANTE TE.. Temos emos 8 símbo símbolo loss (D,I (D,I,A ,A,M ,M,,A,N,T e E), dos quais o símbolo A foi repetido. Porém só precisam samos de uma variável para cada tipo de sím símbolo olo. Log Logo consi onside dera rare rem mos como omo vari variáv ávei eiss de entra ntrad da os 7 sím símbol bolos diferentes (D, (D,I,A,M,N,T e E), ist isto é p=7.

2. Especificação Especificação e quantificação das variáveis variáveis de saída saída Determina-se o número número de variáveis de saídas (m) em função do número de variáveis de entrada (p), pela fórmula: p