Sintetizador de frecuencia

Informe uno: Resumen de la teoría sobre los sintetizadores de frecuencia y su estado del arte

1

Teoría y Estado Estado del Arte de los Sintetizadores Sintetiz adores de de Frecuencia (Septiembre 2008) J.G Alarcón Espítia, código: 260694. E.A Salazar Perdomo, código: 260923

 Abstract —   —  for the elaboration of this report, there was use many books about communications systems in special about PLLs and frequency synthesis. This report has an abstract on the state of the art of frequency synthesizer and its most important theory.  Palabras Claves —  detector de fase, filtro, oscilador, PLL, ruido de fase, síntesis, sintetizador de frecuencia.

I. INTRODUCTION e ha visto en los últimos años el incremento de los usos que se le dan al espectro electromagnético, y las comunicaciones son una de las principales fuentes de congestión del mismo. El uso de nuevas bandas y de optimizar las que ya se usan para estos fines, han promovido una gran cantidad de investigaciones que han arrojado resultados satisfactorios. Grandes esfuerzos han puesto a las comunicaciones ya a trabajar en microondas y frecuencias ópticas, la tarea siguiente es mejorar las técnicas de la comunicación como la modulación, la multiplexación y la reducción de anchos de banda para diversas aplicaciones. La perfección de los generadores de frecuencia ha llevado al desarrollo de los componentes tal es el caso de los osciladores y los sintetizadores de frecuencia, la idea básica de la síntesis de frecuencia es llevar de una frecuencia  f o a una de salida  f  x. La velocidad de un sintetizador de frecuencia puede determinar la rapidez de una canal de comunicaciones, y como este puede ser pasado de una frecuencia a otra y que tan rápido el sistema se puede encender o apagar.

S

En este informe se hace un resumen sobre el concepto de sintetizadores de frecuencia, además se hace un acercamiento acercamiento a lo que se está haciendo en el mundo con respecto a los sintetizadores de frecuencia frecuencia basados en PLL según la IEEE. II. MARCO TEÓRICO Un sintetizador de frecuencia es un dispositivo electrónico cuyo fin es generar cualquier frecuencia dentro de un rango dado a partir de una frecuencia de entrada estable. Una de las más importantes aplicaciones de los sintetizadores es servir como la señal de oscilador local de los receptores

superheterodinos. Para hablar de los sintetizadores de frecuencia hay que empezar por hablar acerca de los PLLs. El Lazo Enganchado en Fase comúnmente conocido como PLL por sus siglas en inglés Phase Locked Loop es un mecanismo electrónico que consta de tres componentes básicos, un detector de fase, un filtro pasabajos y un oscilador controlado por voltaje (VCO), los cuales se describirán más más adelante. adelante. Entre las aplicaciones de los PLLs no sólo se encuentran los sintetizadores de frecuencia sino también los moduladores, demoduladores, multiplexores y en general una gran variedad de procesamiento de señal; como un importante importante dato histórico, cabe destacar que la primera aparición del PLL ocurrió en 1932 en la aplicación específica de la recepción y demodulación de señales AM.  A.  Modelo linealizado del PLL

Los PLLs son circuitos que sincronizan la señal de un VCO en frecuencia y en fase con una señal de referencia. La arquitectura más sencilla de los PLLs consta de dos bloques, un detector de fase y un oscilador controlado por voltaje (VCO). El detector de fase se encarga de comparar la frecuencia de una señal de referencia con la frecuencia de salida del oscilador, dando como señal de salida una función que corresponde a la diferencia de estas fases, en otras palabras el detector de fase es el encargado de realizar la realimentación negativa del sistema; el VCO sencillamente genera una señal de frecuencia a partir de un voltaje, es decir que actúa como un integrador con una ganancia. El diagrama de bloques de este sistema se puede apreciar en la figura 1 .

Figura 1. Tomado de Thomas H. Lee. Planar Microwave Engineering. Engineering. Primera Edición. Otro modelo también lineal del PLL, incluye además de los dos bloques descritos anteriormente, un filtro cuya función de transferencia está expresada como H(s), el detector de fase puede ser modelado como un restador y el VCO como un integrador con ganancia Ko, esto se encuentra descrito en la figura 2.

Informe uno: Resumen de la teoría sobre los sintetizadores de frecuencia y su estado del arte

2

Figura 2. Tomado de Thomas H. Lee. Planar Microwave Engineering. Primera Edición. Según la forma de H(s) se obtienen PLLs de diferente orden, por ejemplo un PLL de primer orden consiste en H(s)=Kd, donde Kd es un escalar; un PLL de segundo orden corresponde a H(s)=Kd(Τzs+1)/s, es decir una red con un cero

y un polo en el origen. La frecuencia de corte requerida para el diseño debe ser calculada teniendo en cuenta el orden del PLL que se quiera diseñar, esto es algo muy importante que se debe tener en cuenta.  B.  Detectores de Fase

Los detectores de fase generan una señal proporcional a la diferencia de fase instantánea entre las dos entradas, pueden ser implementados de diferentes maneras, a continuación se nombrarán y describirán estas distintas implementaciones. Multiplicador análogo Este tipo de implementación del detector de fase se utiliza para señales sinusoidales de entrada y salida. La salida de este multiplicador consiste en una parte DC y otra de frecuencia doble, se puede expresar de la siguiente manera: AB.cos(wt).cos(wt+φ) = AB/2[cos(φ)-cos(2wt+φ)]

Multiplicador de conmutación Esta implementación es utilizada cuando las señales de entrada y salida tienen una forma de onda aproximadamente cuadrada. Consiste básicamente en una modificación del multiplicador analógico, la multiplicación es ahora por una función sgn(x) que es 1 para valores de x mayores que 0 y -1 para valores de x menores que 0. Compuerta XOR Esta implementación se usa para ambas señales, entrada y salida, de forma cuadrada; al ver el resultado de multiplicar dos señales cuadradas se puede llegar a la conclusión que la señal de salida es el resultado de usar la compuerta digital XOR teniendo como señales de entrada las ondas cuadradas que se están multiplicando. Este tipo de implementación es frecuentemente utilizado en los circuitos integrados de PLLs. Detectores de fase secuencial con rango extendido Esta es una implementación conformada por dos flip-flops D y una compuerta de reset como se observa en la figura 3, como señales de entrada está la señal R que corresponde a la señal de entrada o referencia y la señal V que corresponde a la salida del oscilador VCO, y como señales de salida está U y D que corresponden a los volta jes “Up” and “Down”.

Figura 3. Tomado de Thomas H. Lee. Planar Microwave Engineering. Primera Edición. En general estas son algunas formas de implementar el detector de fase y según la que se escoja la constante Kd, constante que hace parte de la función de transferencia de lazo abierto del PLL, varía. En la tabla 1 se encuentran los valores que puede tomar esta constante según el tipo de implementación que se esté utilizando. Implementación

Kd

Multiplicador análogo Multiplicador de conmutación Compuerta XOR Secuencial con rango extendido Tabla 1.

-AB/2 -2AB/π 2AB/π=VDD/π VDD/2π

C. PLL CD4046 

El circuito integrado 4046 de tecnología CMOS es un Phase Locked Loop utilizado con mucha frecuencia para diferentes aplicaciones, su diagrama de bloques se puede observar en la figura 4. Como un PLL completo, este integrado consta de tres bloques fundamentales, un detector de fase, un filtro y un oscilador. el 4046 posee dos diferentes tipos de implementación para el detector de fase, mediante una XOR y un simple comparador de la señal de entrada con la señal de salida del VCO, cuya salida es alta, V DD, si la señal de entrada precede al VCO, y es baja, tierra, si la señal de entrada se atrasa de la del VCO; el usuario puede escoger la implementación que mas le convenga, sin embargo no se aconseja utilizar la implementación por compuerta XOR debido a que esta es muy sensible al ciclo útil de las señal pudiendo causar algunos problemas. El filtro que allí se encuentra realmente no es de ningún tipo, pues este puede ser diseñado libremente según las especificaciones requeridas por el usuario. El oscilador es un VCO (Voltage Controled Oscilator) de onda cuadrada. Teniendo en cuenta las características mencionadas anteriormente del PLL 4046 es necesario antes de empezar con el diseño especificar que tipo de detector de fase y de filtro se utilizará, a continuación se procede con el diseño teniendo, claro está, las especificaciones requeridas como lo son el margen de fase, la frecuencia de corte y la frecuencia central, estos valores junto con el tipo de función de transferencia de cada bloque del PLL son necesarios para encontrar los valores de resistencias y condensadores que se utilizarán para la implementación del PLL.

Informe uno: Resumen de la teoría sobre los sintetizadores de frecuencia y su estado del arte

3

Este sintetizador de frecuencia genera una señal periódica de frecuencia de la siguiente manera:

Esta frecuencia de salida puede ser incrementada en pasos de f ref  /N, por lo que una modificación al esquema de la figura 4 se puede apreciar en la figura 7, donde la frecuencia de salida resulta ser:

Figura 4. Tomada de la hoja de datos del CD4046.  D. Síntesis de Frecuencia

Como se mencionó al inicio la síntesis de frecuencia consiste en la obtención de una señal de cualquier frecuencia dentro de un rango dado a partir de una sola señal de frecuencia de referencia. Para obtener este resultado se comenzó haciendo síntesis directa que consistía en hacer resonadores por separado para cada frecuencia requerida a la salida, esto resulta ser algo sencillo pero no muy práctico, pues si las frecuencias requeridas a la salida son muchas entonces serían muchos los resonadores que se tendrían que utilizar, un ejemplo de este sintetizador directo se puede ver en la figura 5. Este problema llevó al desarrollo de diferentes maneras de sintetizar frecuencia, a continuación se explican algunas.

Figura 7. Tomado de Thomas H. Lee. Planar Microwave Engineering. Primera Edición. Otra modificación que se puede realizar se muestra en la figura 8, consiste en colocar un divisor lógico en vez de los divisores de frecuencia, este divisor lógico consta de dos contadores y un prescaler módulo dual. El primer contador se encarga de hacer la selección del canal, por notación se tomará S como el valor máximo de este contador, el segundo contador corresponde al número de ciclos del prescaler y se tomará como notación a F como valor máximo de este contador, el prescaler inicialmente se divide por N+1 hasta que el contador 1 llegue a S, luego se divide por N hasta que el contador 2 llegue a F, entonces el módulo del prescaler es reiniciado a N+1 y el ciclo se repite. De aquí se tiene que: M= (N+1)S + (F-S)N = NF + S

Figura 5. Sintetizadores con modulación estática Una topología simple es un sintetizador de frecuencia basado en un PLL, esta topología utiliza un oscilador de referencia y dos divisores de frecuencia como se observa en la figura 6.

Figura 8. Tomado de Thomas H. Lee. Planar Microwave Engineering. Primera Edición. Figura 6. Tomado de Leon W. Couch II, Digital and Analog Communication Systems. Quinta Edición.

Sintetizadores con modulación “dithering”

En esta topología se encuentran los conocidos sintetizadores fraccionales –  N los cuales son utilizados para generar señales

Informe uno: Resumen de la teoría sobre los sintetizadores de frecuencia y su estado del arte de salida más pequeñas en frecuencia que la señal de frecuencia de la referencia. Esto se puede observar en la figura 9. Consiste en dividir la señal de salida del VCO por N+1 cada K ciclos del oscilador, y por N para el resto del tiempo el factor de división promedio N eff  resultar ser: Neff  = (N+1)(1/K) + N(1  – 1/K) = N + 1/K Lo que nos lleva a decir que la frecuencia de salida es de la forma: f out = Neff f ref  = (N + 1/K) f ref 

4

Figura 11. Tomado de Leon W. Couch II, Digital and Analog Communication Systems. Quinta Edición. Generalmente un sintetizador de frecuencia demasiado ágil emplea la DDS; el diagrama de bloques básico de esta topología se encuentra en la figura 12, ahí se puede observar que consta de tres bloques básicos que son: un acumulador ACC, una memoria ROM y un conversor DAC.

Figura 9. Tomado de Thomas H. Lee. Planar Microwave Engineering. Primera Edición. Figura 12. Tomado de Thomas H. Lee. Planar Microwave Engineering. Primera Edición. Combinación de sintetizadores Otra forma de obtener un sintetizador de frecuencia con las características deseadas es combinar las salidas de dos o más sintetizadores. El sintetizador offset mezcla la salida de una fuente de frecuencia fija con una variable, esta arquitectura se puede observar en la figura 10, donde la frecuencia 1, f 1 es f out - f ref , la frecuencia 2, f 2 es f 1 - f offset, sumando ambas frecuencias se llega a que la frecuencia de salida es: f out = f ref + f offset

El ACC toma la señal de frecuencia de la entrada y la aumenta en una cantidad cada ciclo de reloj, la memoria ROM toma esa señal proveniente del ACC y gracias al Lookep Table que se encuentra en ella saca el coseno de la señal de entrada, convirtiendo la fase de entrada en una amplitud; el DAC toma los valores digitales que vienen de la ROM y los convierte a salidas análogas. Con lo descrito anteriormente se puede observar que la frecuencia de salida puede cambiarse al modificar el reloj o la amplitud de la frecuencia de entrada. El circuito integrado MC12181 es un sintetizador de frecuencia que utiliza el método de Síntesis Digital Directa, este integrado es con frecuencia utilizado para diferentes aplicaciones y su diagrama de bloques simplificado se puede observar en la figura 13.

Figura 10. Tomado de Thomas H. Lee. Planar Microwave Engineering. Primera Edición. Existen otras formas de combinar dos frecuencias para obtener una tercera, entre esas formas encontramos la siguiente: se utilizan dos PLLs completos y su salida es combinada mediante un mezclador.

Síntesis Digital Directa DDS Este es un método que permite generar cualquier tipo de onda deseada, por ejemplo una onda seno, mediante técnicas computarizadas como se aprecia en la figura 11.

Figura 13. Tomado de hoja de datos MC12181.

Informe uno: Resumen de la teoría sobre los sintetizadores de frecuencia y su estado del arte

5

III. ESTADO DEL ARTE Los desarrollos de la síntesis de frecuencia en la historia son mostrados en la siguiente gráfica, en ella se puede ver como se ha evolucionado hasta el día de hoy.

En la grafica un sintetizador de frecuencia basado en PLL Fractional-N, tomado de [1] Las potencias de salida de todos los sintetizadores en circuitos integrados oscilan alrededor de 10 dBm, las frecuencias mínimas de paso son de 10kHz con tiempos de enganche de 800 us cuando el cambio de frecuencia es de 10 MHz. [1] En la figura se tiene el estado del arte de la síntesis de frecuencia, en ella podemos ver los rangos de trabajo de los sintetizadores directos digitales, también se pueden ver que los sintetizadores que dan las mayores frecuencias de trabajo son los indirectos y directos análogos. Por otra parte se ve que se llega a las frecuencias ópticas. Como la teoría para sintetizadores que se usa en este informe fue tomada de libros publicados después del 2004, la primera pauta para la recolección de artículos fue la fecha de publicación, algunos eran de publicaciones anteriores a estas fechas pero aún así fueron tenidos en cuenta. Los trabajos realizados alrededor del mundo se pueden clasificar según lo que se busca mejorar de las topologías actuales, como el ruido de fase, “spurs”, mayores frecuencias de trabajo y consumo de

potencia.

La reducción de “spurs” también es una de las metas de las

investigaciones por ello algunos artículos aseguran que el uso de filtros en tiempo discreto ayudan en esto, pero la limitación que esto conlleva es que no se puede eliminar los “spurs”

cuando estos están en el ancho de banda del PLL. [2] Otras investigaciones apuntan a la optimización de las salidas de los sintetizadores de frecuencia y en la concepción de nuevos modelos de trabajo, las investigaciones aseguran que hay en el PLL enganches falsos [3],[4] y [5], en la investigaciones recientes prueban dichos circuitos parte a parte, para confirmar que si se pueden dar dichos enganches, pero que los circuitos propuestos en [4] y [5] para la corrección de los mismos no funciona y además presenta problemas en su implementación.

Las aplicaciones a las comunicaciones como WLAN también son estudiadas en los últimos años, para su implementación se Dentro de los trabajos más comunes sobre los que se hace necesario dispositivos que puedan trabajar con encuentran artículos publicados se tiene el diseño de nuevos frecuencias altas, para estas aplicaciones los sintetizadores de sintetizadores “Fractional-  N” en circuitos integrados con frecuencia usan prescalers incluso dos [7], aparte del control tecnologías CMOS, una de las principales constantes en este de del divisor, con esta arquitectura se logra un muy buen tipo de trabajos es la de manipular todos los componentes del control de ruido de fase, además de un buen tiempo de PLL, dicho de otra forma como cada componente se tiene por enganche. Otras aplicaciones como las de receptores de separado se hace una mejora antes del proceso de CDMA son hechas en sintetizadores digitales e integrados con integración.[1] en la siguiente grafica se ve un ejemplo de un tecnologías de 0,18 um, ofreciendo bajos niveles de ruido de sintetizador digital en el cual se usa un chip PLL, y se hace el fase. [8], otra técnica para reducir el ruido de fase cuando se divisor, un prescaler, y el control del divisor todo de forma quiere hacer una implementación de un sintetizador de digital, en una FPGA. En invetigaciones como [6] se dice que frecuencia basado en un PLL, en tecnología CMOS es el uso de sintetizadores fraccional-N y offset synthesizer son modificar el VCO para darle mayos estabilidad, y mejores muy comunes para trabajar con aplicaciones que necesitan tiempos de respuesta, algo que se puede aplicar es un canales de banda estrecha. Además se plantea el uso de conversor V-I para tener un oscilador controlado por mezcladores combinados con PLL para mejorar el ruido de corriente.[9] fase.[6]. Uno de los fenómenos más frecuentes en los sintetizadores de frecuencia es el ruido de fase, por eso es muy investigado en muchos laboratorios, otra forma de concebir un sintetizador de frecuencia es trabajarlo no directamente del chip PLL sino con un integrado que venga con divisores, además de un detector de fase, y en base a esto diseñar los componentes faltantes para tener un PLL,[10] en las investigaciones anteriores se

Informe uno: Resumen de la teoría sobre los sintetizadores de frecuencia y su estado del arte encuentra el uso de esta técnica frecuentemente, teniendo resultados como al usar un filtro activo había una salida de 2.82GHz y poco ruido de fase. También para reducir la referencia de las bandas laterales se usan nuevos modelos de sintetizador, en el cual se tienen dos detectores de fase para ello entonces se tiene que el primero funciona en todo momento y el otro funciona cuando el principal está enganchado, el segundo maneja la fuente de alimentación

para

el

“Pump

charge”,

con

corrientes

controladas por el voltaje de salida de integradores que van a las salidas del segundo detector, de esta forma reducen la referencia de las bandas laterales. [11] El uso de nuevos materiales y técnicas en la fabricación de sintetizadores de frecuencia integrados ha llevado a menores consumos de potencia, [12] dichos materiales están descritos en el artículo citado. Una de las técnicas que paso a ser obsoleta es la de construir sintetizadores de frecuencia basados en PLL con tecnología BiCMOS. En las investigaciones más recientes sobre síntesis de frecuencia se encuentra un artículo publicado sobre la síntesis de la frecuencia Cs, que es la frecuencia estándar en aplicaciones espaciales, se implemento un sintetizador combinado, que les aseguraba un mayor grado de estabilidad y mayor resolución de en la salida. Se Logró un menor ruido de fase y mayor estabilidad por cambios térmicos, dentro de las sugerencias de los autores se dice que es mucho mejor usar osciladores de cuarzo. El consumo de potencia es relativamente bajo, el modelo que se uso para hacer el sintetizador en principio es un Direct digital synthesis (DDS) con resolución 48 bits para tener una resolución de pero al final del sintetizador de frecuencia no había un PLL.[13]

6

Nuevas investigaciones apuntan al diseño de ayudas computacionales para la simulación de sintetizadores de frecuencia, una muy interesante la hacen en la Universidad de Rochester, donde lo que se buscaba era crear un sistema de simulacion para los sintetizadores de frecuencia basados en PLLs, para crear el programa se uso MATLAB™ and CMEX™, se tomo un sintetizador de frecuencia Fractional -N

PLL.[14] REFERENCIAS [1] Seoncheol Kim and Youngsik Kim, A Fractional-N PLL Frequency Synthesizer Design, , Dept. of Information and Technology Eng., Handong Global University. [2] Volodymyr Kratyuk, Pavan Kumar Hanumolu, Un-Ku Moon and Kartikeya Mayaram, A Low Spur Fractional-N Frequency Synthesizer Architecture, School of Electrical Engineering and Computer Science, Oregon State University. [3] Michael Parle And Michael Peter Kennedy Comments on the effectiveness of the Szabo and Kolumban solution to false lock in Sampling PLL Frequency Synthesizer, Department of  Microelectronic Engineering, University College Cork, Ireland. [4] Z. Szabo, G. Kolumban “How to avoid false lock in SPLL Frequency Synthesizers” IEEE Instr.

Meas. Tech. Conf, pp. 738-743, May 21-23, 2001, Budapest, Hungary. [5] Z. Szabo, G. Kolumban “How to avoid false lock in SPLL Frequency Synthesizers” IEEE Trans.

Instr. Meas., vol. 52, No. 3, pp. 927-930, June 2003. [6] Alexander Chenakin, A Broadband, Low Phase Noise, Fast Switching PLL Frequency Synthesizer, Phase Matrix, Inc. San Jose, CA. [7] Sau-Mou Wu and Wei-Liang Chen, A 5-ghz delta-sigma pll frequency synthesizer for WLAN applications, The Graduate School of Electrical Engineering, Yuan Ze University, Taiwan. [8] Shaojun Wu, A Low-Noise Fast-Settling PLL Frequency Synthesizer for CDMA Receivers. [9] Tie Sun, Chun Hui, A VCO with High Supply Noise Rejection and Its Application to PLL Frequency Synthesizer, Research institute of Micro/Nano science and technology, Shanghai Jiao Tong University, Shanghai, China.

Sintetizador para la frecuencia de Cs, tomado de [13]

[10] Haihong Ma, Xiaohong Tang, Fei Xiao, Chizhou Tan, Design and Analysis of the S-band PLL Frequency Synthesizer with Low Phase Noise, School of Electronic Engineering, University of Electronic Science and Technology of China, China

Informe uno: Resumen de la teoría sobre los sintetizadores de frecuencia y su estado del arte [11] Haiyong Wang Guoliang Shou Nanjian Wu, An adaptive frequency synthesizer architecture reducing reference sidebands Beijing LHWT Microelectronics INC. Institute of  Semiconductors, Chinese Academy of Sciences, China. [12] Wancheng Zhang and Nan-Jian Wu , A Novel Hybrid PLL Frequency Synthesizer Using Single Electron and MOS Transistors, State Key Laboratory for Superlattices and Microstructures, Institute of Semiconductors, China. [13] Amitava Sen Gupta, Darko Popovic, and Fred L. Walls, Senior Member IEEE, “Cs Frequency Synthesis: A New Approach” , IEEE Transactions on ultrasonics, ferroelectrics, and frequency control, vol. 47, no. 2, march 2000. [14] Mücahit Kozak and Eby G. Friedman, Design and simulation of fractional-n pll frequency synthesizers, Department of Electrical and Computer Engineering, University of Rochester. New York. IV. AUTORES Javier Guillermo Alarcón Espítia  [email protected]

Código: 260694

Erika Alejandra Salazar Perdomo [email protected]

Código: 260923

7