s4

UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN Departamento de Arquitectura y Sistem as SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD  –  MIMD)  MIMD) Nombre:

Carnet:

Grupo:

Nota:

Versión 1: No de lista 1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45. I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada cada caso: 1.

En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene tiene como vecino adyacente al nodo:

a)

101110

2.

La operación de Seno vectorial VSIN es del tipo:

a)

V

3.

Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara máscara M [1, 0, 1, 1, 0, 1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara máscara M ) da como resultado:

a)

[ 4, 5, 6, -2, 12, 6, 12]

4.

Un árbitro de bus implementado sobre una cadena circular de margaritas es del tipo:

a)

serial estático

5.

Estructura de interconexión de MIMD fuertemente acoplado que presenta la menor capacidad de concurrencia.

a)

Conmutador Barra-Cruz



V

b) 111011

b)

VxE



V

b) [ 4, 0, 6, -2, 0, 6, 7]

b) paralelo estático

b) Bus Común

c)

100111

d)

111101

c)

V E

d)

VxV

c)

c)

c)

[ 4, 5, 6, -2, 5, 6, 7]

serial dinámico

Memorias Multipuerto

 V



d)

[ 4, 2, 6, -2, 5, 6, 7]

d)

paralelo dinámico

d)

Hipercubo

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente a coplados empleando una estructura de interconexión a su elección. Los procesadores procesadores comparten comparten una memoria memoria común formada por 8 módulos. Para tal diseño: (Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión. B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje. C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.

UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN Departamento de Arquitectura y Sistem as SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD  –  MIMD) Nombre:

Carnet:

Grupo:

Nota:

Versión 2: No de lista 2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, 46. I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada caso: 1.

Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara M [1, 0, 1, 1, 0, 1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara M ) da como resultado:

a)

[ 4, 5, 6, -2, 12, 6, 12]

2.

En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene como vecino adyacente al nodo:

a)

111101

3.

La operación de multiplicación matricial es del tipo:

a)

V

4.

Una arquitectura MIMD que arregla múltiples CPUs compartiendo una memoria común es del tipo:

a)

Multicomputador

5.

Estructura de interconexión de MIMD débilmente acoplados que trabaja mediante paso de mensajes.

a)

Conmutador Barra-Cruz



V

b)

[ 4, 2, 6, -2, 5, 6, 7]

b) 100111

b)

VxE



V

b) Sistema distribuido

b) Bus Común

c)

[ 4, 5, 6, -2, 5, 6, 7]

d)

[ 4, 0, 6, -2, 0, 6, 7]

c)

111011

d)

101110

c)

V E

d)

VxV

c)

c)

Multiprocesador

Memorias Multipuerto

d)

d)

 V



NOW

Hipercubo

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente acoplados empleando una estructura de interconexión a su elección. Los procesadores comparten una memoria común formada por 8 módulos. Para tal diseño: (Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión. B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje. C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.

UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN Departamento de Arquitectura y Sistem as SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD  –  MIMD) Nombre:

Carnet:

Grupo:

Nota:

Versión 3: No de lista 3, 7, 11, 15, 19, 23, 27, 31, 35, 39, 43, 47. I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada caso: 1.

Un árbitro de bus común implementado sobre una cadena lineal de margaritas es del tipo:

a)

Serial estático

2.

La operación vectorial de producto punto es del tipo:

a)

V

3.

Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara M [1, 0, 1, 1, 0, 1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara M ) da como resultado:

a)

[ 4, 5, 6, -2, 12, 6, 12]

4.

En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene como vecino adyacente al nodo:

a)

101110

5.

Estructura de interconexión de MIMD fuertemente acoplados que presenta la mayor capacidad de concurrencia.

a)

Conmutador Barra-Cruz

 V



b) Paralelo estático

b)

VxE

 V



b) [ 4, 0, 6, -2, 0, 6, 7]

b) 111011

b) Memorias Multipuerto

c)

Serial dinámico

d)

Paralelo dinámico

c)

V E

d)

V x V  E

c)

c)

c)

[ 4, 5, 6, -2, 5, 6, 7]

111101

Bus Común

d)

d)

d)

[ 4, 2, 6, -2, 5, 6, 7]

100111

Hipercubo

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente acoplados empleando una estructura de interconexión a su elección. Los procesadores comparten una memoria común formada por 8 módulos. Para tal diseño: (Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión. B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje. C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.

UNIVERSIDAD NACIONAL DE INGENIERIA FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN Departamento de Arquitectura y Sistem as SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD  –  MIMD) Nombre:

Carnet:

Grupo:

Nota:

Versión 4: No de lista 4, 8, 12, 16, 20, 21, 28, 32, 36, 40, 44, 48. I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada caso: 1.

Estructura de interconexión de MIMD débilmente acoplados que trabaja mediante paso de mensajes.

a)

Conmutador Barra-Cruz

2.

La operación de suma matricial es del tipo:

a)

V

3.

Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara M [1, 0, 1, 1, 0, 1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara M ) da como resultado:

a)

[ 4, 5, 6, -2, 12, 6, 12]

4.

Una arquitectura MIMD que arregla múltiples CPUs compartiendo una memoria común es del tipo:

a)

Multiprocesador

5.

En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene como vecino adyacente al nodo:

a)

111011

 V



b) Hipercubo

b)

b)

VxE

 V



[ 4, 2, 6, -2, 5, 6, 7]

b) Sistema distribuido

b) 100111

c)

Memorias Multipuerto

d)

Bus Común

c)

V E

d)

V x V  V

c)

c)

c)

[ 4, 0, 6, -2, 0, 6, 7]

Multicomputador

111101

d)

d)

d)

[ 4, 5, 6, -2, 5, 6, 7]

NOW

101110

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente a coplados empleando una estructura de interconexión a su elección. Los procesadores comparten una memoria común formada por 8 módulos. Para tal diseño: (Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión. B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje. C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.