Problemas para Estudiar

 

UNIVERSIDAD DE ANTOFAGASTA SISTEMAS DIGITALES JORGE GIANOTTI HIDALGO

1

PROBLEMAS A RESOLVER PROBLEMA 01

Una máquina secuencial síncrona con dos entradas A y B y una salida Z, debe funcionar del siguiente modo: Si A=B=1, la salida debe cambiar de valor. Si A=1 y B=0, la salida debe ser 1. Si A=0 y B=1, la salida debe ser 0. Si A=B=0, la salida debe mantener el valor actual. Diseñe y dibuje el circuito nal de la máquina anterior ulizando FF po D y puertas adicionales, si son necesarias. PROBLEMA 02

Un circuito secuencial síncrono recibe por una entrada X, datos en serie sincronizados con una señal de reloj. Parendo de un estado inicial y con salida Z = 0, el e l circuito debe poner la salida Z = 1 cada vez que detecte que se han recibido 2 o más "1" sucesivos, o 4 o más "0" sucesivos. Diseñe y dibuje el circuito circuito nal de la máquina anterior ulizando FF po D y puertas adicionales, si son necesarias. PROBLEMA 03

Una máquina secuencial secuencial síncrona síncrona ene una entrada entrada X sincr sincroniz onizada ada con una señal de reloj CLK y una salida de datos serie, Z. A parr de un estado inicial donde Z=0, la salida Z sólo debe cambiar cuando detecte que 3 bits consecuvos de entrada enen el mismo valor. valor. Determine la Tabla Mínima de Estados. PROBLEMA 04

Un circuito secuencial ene una entrada X de datos serie sincronizados con una señal de reloj CLK. La salida Z del circuito debe ser ‘1’ cuando se detecte una secuencia que comience con un ‘0’, después alterne ‘1s’ y ‘0s’, y termine con uno o más ‘0s’. No hay estado de restauración. a) Determ Determina inarr el diagr diagrama ama de esta estados dos.. b) Determine Determine la Tabla Tabla Mínima Mínima de Estados Estados PROBLEMA 05

Una máquina síncrona, ene una entrada X sincronizada con una señal de reloj y una salida Z. El circuito pone Z=1 cuando detecta una secuencia a la entrada 110 y solo vuelve a poner Z=0 cuando detecta la secuencia 010. Determine el Diagrama de Estados   Tabla Mínima de Estados PROBLEMA 06

Encuentre la tabla Mínima de Estados de una máquina secuencial síncrona que posee dos entradas entradas X1 y X2 que aceptan aceptan una secuencia secuencia binaria binaria sincroniz sincronizada ada por pulsos de reloj y una salida Z. La salida Z será cero excepto cuando el número de “1” que ingresa es múlplo de cuatro. Antes que cualquier bit (1 o 0) se haya recibido en las entradas,

 

UNIVERSIDAD DE ANTOFAGASTA SISTEMAS DIGITALES JORGE GIANOTTI HIDALGO

2

la salida Z será “1”, “1”, ya que cero unos es también múl múlplo plo de cuatro. Observación: Observación: la entrada X1X2=00 será considerada múlplo de cuatro. PROBLEMA 07

El complemento a dos de un número binario se puede obtener de la siguiente forma: Los bits situados a la derecha del “1” menos signicavo quedan como están  (sin cambios), es decir, siguen siendo “0”. 

Los bits situados a la izquierda del “1” menos signicavo se complementan bit a bit.

Diseñar un circuito secuencial síncrono con una entrada X y una salida Z, de modo que por la entrada X se ingresa en forma serie un número binario que comienza por el bit meno me noss sign signi ica cav vo, o, mien mientr tras as que que por por la sali salida da Z se obe obene ne en fo form rma a seri serie e su complemento a dos. El sistema sirve para cualquier número binario. Realizar el diseño empleando ip–ops del po D y compuertas lógicas necesarias. PROBLEMA 08

Un Siste Sistema ma de Molien Molienda da de ca café fé como como el de la gura gura 01, es acciona accionado do por dos motores, M1 y M2, y debe funcionar con arreglo al siguiente criterio: a) Cuando Cuando el nivel nivel de ca café fé dentr dentro o de la tolva tolva se encuent encuentra ra entre entre ”S” e “I”, “I”, sólo debe funcionar uno de los motores, de tal forma que cada vez que se ponga en marc ma rcha ha uno uno de ello ellos, s, lo hag haga aque aquell que que es esta taba ba dete deteni nido do cuan cuando do el ot otro ro trabajaba. b) Si el nivel del café café sobrep sobrepasa asa el detector detector “S”, “S”, deben funcionar funcionar los dos motores motores simult sim ultáne áneame ament nte, e, mient mientra rass que si no sobrep sobrepasa asa el detect detector or “I”, “I”, se deben deben detener ambos. c) Suponer Suponer que inicial inicialment mente e la tolva tolva del molino molino se encuent encuentra ra llena llena de café. café. Diseñar un circuito digital síncrono permita controlar los dos motores M1 y M2. Use ip-ops po D y compuerta compuertass lógicas necesarias. PROBLEMA 09

Un sist sistem ema a de cont contro roll sinc sincró róni nico co de una una esca escale lera ra mecá mecáni nica ca de movi movimi mien ento to bidireccional, dispone para controlar su funcionamiento de dos sensores binarios de presión, P1 y P2, tal como se muestra en la gura. Cuando se acva un sensor binario (acvo con “1” e inacvo con “0”), la escalera empezará a andar en dirección al sensor restante resta nte y no parará hasta que se acve el otro sensor. sensor. El sistema de control sincrónico deberá mostrar el comportamiento de la dirección de los motores (S=0 hacia arriba, S=1 hacia abajo) y el estado de funcionamiento funcionamiento de los motores (A=0 motor para parado do A=1 motor mot or movien moviendo) do).. El funcio funcionam namien iento to de la escale escalera ra está está sin sincr croni oniza zado do en to todo do momento por pulsos de reloj. Se considera que sólo una persona a la vez puede hacer uso de la escalera. Las entradas son P1 (sensor 1) y P2 Sensor 2), mientras que las salidas son A(motor) y S(sendo), osea, P1P2 / AS. Determinar: a) La ta tabla bla de estado estadoss mínim mínima a b) Las ecuacio ecuaciones nes de estado estado usando usando ip-ops ip-ops po po D. D.

 

3

UNIVERSIDAD DE ANTOFAGASTA SISTEMAS DIGITALES JORGE GIANOTTI HIDALGO

P 1

P 2 PROBLEMA 10

Una máquina síncrona compara dos números binarios A y B de n bits, donde la longitud “n” es un valor aleatorio. Los bits de cada número llegan en serie sincronizados con una señal de reloj CLK. Una entrada entrada adicional C indica, cuando está a estado lógico “1”, “1”, que los números que ingresan son válidos y por lo tanto, se puede realizar la comparación. La salida del circuito está compuesta por tres líneas llamadas L (menor que), E (Igual que) y G (mayor que) que indicarán ciclo a ciclo el resultado parcial de la comparación, de acuerdo con los bits recibidos hasta el momento. L se pone a estado lógico “1” cuando AB de lo contrario toma el valor 0, todo esto se cumple siempre y cuando C=”1”, de lo contrario, si C=”0”, todas las salidas deben ser “0”. Ulizando la nomenclatura ABC/GEL para indicar las transiciones, se pide: a. b.

Dibujar el correcto diagrama de estados si los números llegan comenzando por el bit más signicavo. Dibujar el correcto diagrama de estados si los números llegan comenzando por el bit menos signicavo. signicavo.

PROBLEMA 11

Diseñar un circuito secuencial síncrono con una entrada X y una salida Z, de modo que por la entrada X se ingresa en forma serie un número binario. El circuito debe producir una salida Z=1 cuando ocurran dos entradas X consecuvas con valor 1 lógico. La siguiente entrada entrada posterior a los dos unos lógicos regresa la salida a 0 lógico. Realizar el diseño empleando ip ops del po JK y compuertas lógicas necesarias necesarias..

 

UNIVERSIDAD DE ANTOFAGASTA SISTEMAS DIGITALES JORGE GIANOTTI HIDALGO

4

PROBLEMA 12

Un sistema secuencial síncrono posee un terminal de entrada serie X y uno de salida Z. Por la entrada X ingresan bits que van sincronizado por pulsos de reloj. El sistema es capaz de detectar en todo instante las secuencias de entrada binarias 111 o 011. La salida Z tomará el valor “1” cada vez que consiga detectar el ingreso de una de estas secuen sec uencia cias, s, de lo contr contrari ario o perman permanece ecerá rá en va valor lor “0”. “0”. Determ Determine ine el Diagr Diagram ama a de Estados la Tabla de Estados Mínima del sistema secuencial síncrono. PROBLEMA 13

Se pide diseñar el sistema secuencial de control de una máquina expendedora de bebidas. Las entradas al circuito son señales que provienen de la entrada de monedas. Las salidas son señales que se deben enviar para dispensar la bebida (única) y acvar la devolución del cambio cuando sea necesario. El precio de la bebida es de 125 pts, el sistema sólo admite monedas de 5, 10 y 20 duros que se detectan una a una de forma independiente en un ciclo del sistema. PROBLEMA 14

Se desea controlar una puerta corredera, la cual puede moverse moverse de izquierda a derecha y viceversa. Su recorrido esta limitado por dos nales de carrera, uno en la parte izquierda (B) que se acvará acvará cuando la puerta esté completamente abierta y otro en la parte derecha (C) que indicará que está completamente cerrada. Cuando la puerta se encuentra cerrada, actuando sobre un pulsador (A), comienza un ciclo de apertura, movién mov iéndos dose e hacia hacia la izqui izquierd erda, a, hasta hasta que la puert puerta a alcanz alcanza a el nal nal de ca carr rrer era, a, momento en el cual la puerta inverrá su movimiento, desplazándose hacia la derecha hasta estar completamente cerrada. Si por cualquier circunstancia se pulsa A durante el movimiento de la puerta, ésta no debe detenerse. Las salidas del circuito circuito deben acvar en cada caso el movimiento de los motores para abrir y cerrar la puerta. Ulizand Ulizando o ipops po J-K realizar el circuito de control que se necesite. Indicar el diagrama de estados y las ecuaciones de excitación y salida. PROBLEMA 15

Se pide diseñar un circuito secuencial que sirva como detector de paridad para un sistema que recibe en serie y síncronamente con la señal del reloj, paquetes de cuatro bits por una única línea de entrada. Al recibir el cuarto bit de cada bloque, la salida del circuito circuit o Z, tomará el valor 1 sólo si el número total de unos recibidos en el bloque es un número par y 0 en caso contrario. Tras la recepción del cuarto bit de cada bloque, el sis sistem tema a debe debe es esta tarr listo listo para para re recib cibir ir y analiz analizar ar sin ningún ningún retar retardo do los cuatr cuatro o bits bits correspondientes correspondien tes del siguiente bloque Realizar Realizar el diagrama de estados mínimo, la tabla de transición y ulizando FF po-D, las ecuaciones de excitación y salida. Suponer que recibir 4 ceros es paridad par. PROBLEMA 16

Un circuito secuencial ene una entrada X de datos serie de un bit sincronizada con una señal de reloj CLK. La salida Z del circuito ene dos bits Z1 Z0. El circuito se manene normalmente con Z1 Z0 = 00 pero pasa a Z1 Z0 = 01 cuando se detecta la secuencia 0101. Del mismo modo, pasa a Z1 Z0 = 10 cuando detect detecta a la secuencia 1110. Cada vez que detecta una secuencia correcta el circuito vuelve a su estado inicial (Es decir,, no hay solapamiento. Por ejemplo, 010101 no acva dos veces la salida). decir