Preinforme N° 7

UNIVERSIDAD DE CONCEPCIÓN FACULTAD DE INGENIERÍA DEPARTAMENTO DE INGENIERÍA ELÉCTRICA

Pre-Informe N° 7, Laboratorio de Electrónica (543243) Circuitos Lógicos Combinacionales

Nicolas Serey B Felipe Valenzuela A.

Profesor: Jorge Salgado S. Ayudante: Felipe Marin

Concepción, 29 de Noviembre de 2016

Indice 1.- Marco teórico……………………………………………………………………..….2 2.- Preguntas……………………………………………………………………………..5 2.1………………………………………………………………………………...5 2.2………………………………………………………………………………...5 2.3………………………………………………………………………………...5 2.4………………………………………………………………………………...5 3.- Actividades de laboratorio……………………………………………………………6 3.1- Actividad1…………………………………………………………………...6 3.2- Actividad2…………………………………………………………………...8 4.- Tabla de materiales e instrumentos…………………………………………………...10 5.- Pauta de Evaluación…………………………………………………………………..11

Marco Teórico Los circuitos de conmutación que pueden ejecutar las funciones lógicas se construyen básicamente con las siguientes siete puertas lógicas elementales: AND, OR, NOT, NAND, NOR, EXOR, EXNOR. Una puerta lógica se define como un circuito lógico básico de varias entradas cuya salida puede asumir uno de dos niveles (H o L), que corresponde a una función estricta y repetible de las combinaciones de los niveles lógicos aplicados a sus entradas. Para un usuario de puertas lógicas sólo importa su comportamiento de salida en función de los ceros y unos aplicados a sus entradas, pero no los detalles de su funcionamiento circuital interno, sabiendo que por diseño de las puertas de cada señal de entrada válida debe producir salidas válidas a pesar del posible ruido introducido a través de los cables de alimentación y el propio de los circuitos. Además de las funciones lógicas que realizan las puertas es necesario conocer las características electrónicas de cada una de ellas para aplicarlas eficientemente al diseño. Entre estas características se contemplan las especificaciones de las puertas que se encuentran en los manuales de los fabricantes, los cuales indican las condiciones bajo las cuales las puertas generan a su salida y reconocen a su entrada las señales lógicas, como son los rangos de tensiones de alimentación a las puertas, las temperaturas de trabajo, la cantidad de cargas que se pueden aplicar las salidas, etc. Las puertas lógicas elementales son: 1. AND Una puerta AND genera una salida de nivel H sólo cuando todas sus entradas han asumido un valor lógico H. El símbolo y la tabla de verdad de una puerta AND se muestran a continuación:

La función AND vale 1 sólo cuando todas las variables de entrada son 1 (si y sólo si) y es igual a cero cuando uno o más variables de entrada son 0. 2. OR La puerta lógica OR implementa la función lógica unión, el símbolo y la tabla de verdad de una puerta AND se muestran a continuación:

La función OR vale 0 sólo cuando todas las variables de entrada son 0 (si y sólo si) y es igual a uno cuando uno o más variables de entrada son 1.

3. NOT La puerta lógica inversora permite complementar o invertir el nivel lógico de la señal de entrada. El símbolo y la función de una puerta NOT se muestran a continuación:

4. NAND La puerta NAND se obtiene negando la salida de una puerta AND, el símbolo y la tabla de verdad de una puerta AND se muestran a continuación:

La función NAND vale 0 sólo cuando todas las variables de entrada son 1 y es igual a uno cuando uno o más variables de entrada son cero. 5. NOR La puerta NOR es simplemente una puerta OR negada, el símbolo y la tabla de verdad de una puerta NOR se muestran a continuación:

La función NOR vale 1 sólo cuando todas las variables de entrada son 0 y es igual a cero cuando uno o más variables de entrada son 1. Debido a las funciones que realizan y por la frecuencia de su ocurrencia, se definen dos bloques lógicos adicionales: XOR (OR exclusivo) y el XNOR (OR exclusivo negado o AND exclusivo). 6. XOR La puerta XOR establece cuando ambas variables de entrada difieren, indicando la desigualdad de los datos de entrada, el símbolo y la tabla de verdad de una puerta XOR se muestran a continuación:

La función XOR tiene salida 1 solamente cuando una o la otra entrada (variable) asume el valor 1, pero no ambas (o todas) simultáneamente. 7. XNOR La puerta XNOR es corresponde al XOR negado y realiza la función coincidencia, el símbolo y la tabla de verdad de una puerta XNOR se muestran a continuación:

La función XNOR tiene salida 0 solamente cuando una o la otra entrada (variable) asume el valor 1, pero no ambas (o todas) simultáneamente.

Preguntas:

1 2 3 4

¿Cuáles son las principales características de las tecnologías TTL y CMOS? ¿Por qué deben incluirse resistencias limitadoras al conectar un LED a la salida de una compuerta lógica con capacidad de DRIVER? ¿Por qué es necesario utilizar un transistor BJT o un DRIVER en lugar de conectar directamente la carga a la salida de la compuerta lógica? ¿Qué otro tipo de circuito integrado podría utilizar, en reemplazo de compuertas lógicas, para realizar los dos diseños pedidos?

Respuestas: 1: Los componentes TTL utilizan transistores bipolares (PNP, NPN). Funcionan con un voltaje entre 4.75V y 5.25V como 1 lógico. Disipan una potencia de cercana a los 10mW. Los componentes CMOS utilizan transistores de tipo pMOS y nMOS. Utilizan un voltaje en el rango de 4V a 15V como 1 lógico. La potencia que disipan es pequeña, del orden delos 10nW. 2: Los LED soportan una corriente máxima 200mA, si esta corriente es superada, el dispositivo puede quemarse, para evitar esto conectamos una resistencia en serie para limitar la corriente por el LED. 3: 4: Para la actividad 1 podemos utilizar un multiplexor para realizar la selección de uno de los números y luego un decodificador para visualizar el numero seleccionado en el LED de 7 segmentos. Para la actividad 2 podemos utilizar un circuito comparador, el cual entrega las salidas M, I e Y, lego conectando estas salida a un decodificador por demos visualizar la respuesta en u LED de 7 segmentos.

Actividades

1

En el diseño del circuito selector debe proporcionar un diagrama en bloques del circuito selector, su tabla verdad y el diagrama electrónico final, así como la simulación. Considerar en el diseño una etapa de visualización a partir de LEDs, para mostrar los dos números seleccionables, así como también una etapa de visualización en un despliegue de 7 segmentos, que muestre el número que ha sido seleccionado. El siguiente diagrama muestra el funcionamiento del circuito selector y la etapa de visualización del numero seleccionado.

Tabla de verdad del circuito:

B1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

B0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

A0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

El circuito simulado se muestra en el siguiente diagrama.

X 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Bit 1 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1

Bit 2 0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1

2

Diseñar un circuito combinacional comparador, considerando como entradas los números binarios A y B de dos bits cada uno, con el menor número de compuertas lógicas posibles. El circuito resultante debe tener tres salidas: M (A menor que B), I (A igual que B) e Y (A mayor que B), las que indicarán las condiciones de entrada. Las compuertas lógicas especificadas en su circuito deben utilizar tecnología TTL. Utilizar LEDs para la visualización de los números a ser comparados; el resultado obtenido en la comparación del circuito combinacional, debe ser desplegado en un LED de 7 segmentos. Tabla de verdad del circuito: B1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

A1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

A0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0

B 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0

= 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

El circuito simulado se muestra en el siguiente diagrama.

Tabla de materiales

Fuentes de poder variables Interuptores de 2 estados Resistencia

1 8 13

LED Display 7 segmentos, entradas activas bajas 7404 Hex not 7411 AND de 3 entradas 7408 AND de 2 entradas 7432 OR de 2 entradas 7482 XOR de 2 entradas

13 2 3 2 2 3 1 1

0V - 30V 200

[Ω]

Pauta de evaluación Ítem Presentación

Desarrollo Materiales y Equipos Investigación

Asunto Orden y Limpieza Índice Paginado Ortografía y Redacción Diseño de Actividades Circuitos Simulación Cálculos Tabla de Materiales y Equipos Preguntas de Pauta Datasheet Total Nota Final

Puntaje Máximo 5 2 3 10 10 10 8 7 3 2 60 70

Puntaje Obtenido