1
MULTIPLEXOR 8:1 EN VHDL Cesar Ramiro Beltrán Hernández.
[email protected] Universidad Cooperativa de Colombia. Bogotá Seminario Regional II.
Resumen: El presente proyecto explica el diseño de un multiplexor de característica 8 a 1 el cual es realizado a partir de la tabla de verdad y la máquina de estado, para luego ser escrita en código VHDL. Palabras Clave: Multiplexor, VHDL, máquina de estado, Digital, lógico.
INTRODUCCIÓN Los multiplexores son circuitos combinacionales con varias entradas y una única salida de datos, están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida. En el campo de la electrónica el multiplexor se utiliza como dispositivo que puede recibir varias entradas y transmitirlas por un medio de transmisión compartido. Para ello lo que hace es dividir el medio de transmisión en múltiples canales, para que varios nodos puedan comunicarse al mismo tiempo.
DESCRIPCIÓN TÉCNICO En este trabajo se muestra un multiplexor de 8:1 es decir que el diseño tendrá ocho entradas (din[7] a din[0]), y nosotros decidimos cual de esos datos se verá reflejado en la salida dout mediante los selectores (Sel2, Sel1 y Sel0) El diagrama de compuertas es la siguiente:
Figura 1. Diagrama de compuertas. Para comprender mejor el funcionamiento lógico se presenta a continuación la tabla de verdad:
Tabla 1. Tabla de verdad. Salidas A>B y A
