Laporan Modul 1

PARAMETER GERBANG LOGIKA Praktikan: Muhammad Abdul Jabbaar (13508072) Asisten: M. Ashr Sayuti Waktu Percobaan: 2 September 2010 EL2195 Praktikum Sistem Digital Laboratorium Dasar Teknik Elektro Sekolah Teknik Elektro dan Informatika – ITB

Abstrak Laporan ini berisi tentang percobaan yang dipelajari untuk memahami karakteristik gerbang logika. Jenis percobaan yang telah dilakukan antara lain : Karakteristik Voltage Transfer dan Noise margin IC 74LS04, Mencari nilai NML dan NMH, Pecobaan Delay Propagasi, Menebak tipe gerbang logika pada IC, dan membuat rangkaian kombinasional sederhana. Pada akhir percobaan diperoleh kesimpulan bahwa untuk memberikan respon output pada gerbang logika diperlukan waktu tunda atau delay dan juga diperoleh data – data karateristik gerbang logika berdasarkan perhitungan dibandingkan dengan data sesungguhnya pada datasheet dan juga bahwa pada gerbang logika terdapat range nilai tegangan high dan nilai tegangan low. Kata kunci: Gerbang Logika, Rangkaian logika, Operating Point, Noise Margin, Gate Delay, IC, CMOS, Tabel Kebenaran 1. Pendahuluan

Untuk mengetahui jawaban-jawaban dari pertanyaan diatas, saya melakukan beberapa percobaan dengan tujuan: 1. Mengenal dan memahami beberapa karateristik dari gerbang logika diantaranya voltage transfer, noise margin, dan propagation delay.

3. Dapat membuat rangkaian kombinasional sederhana menggunakan IC logika CMOS. 1. Dasar Teori 1.1

Karateristik Voltage Transfer

Beberapa adalah :

karaterisik

gerbang

logika

a. Voltage transfer : Karakterisitik static voltage transfer dari sebuah gerbang logika adalah plot dari tegangan keluaran dari gerbang logika VOUT dibandingkan dengan tegangan masukan gerbang logika VIN. Berikut adalah gambar yang memperlihatkan voltage transfer static dari gerbang inverter dengan tegangan catu daya sebesar Vcc=5V: Gambar 1

Dari karakteristik voltage transfer, bisa didapatkan beberapa hal, yaitu operating point dan Noise margin. Operating point: merupakan nilai tegangan keluaran yang dihasilkan oleh gerbang logika yang bisa diidentifikasi sebagai keluaran bernilai LOW atau bernilai HIGH.

Halaman 1

Suatu persamaan logika dapat dibentuk dalam suatu rangkaian logika yang dinamakan IC. Pada persamaan logika hanya terdapat dua nilai yaitu 1 dan 0 atau benar dan salah. Begitu juga dalam suatu rangkaian logika terdapat nilai yang menunjukkan tegangan HIGH yang berarti nilai logika 1 dan tegangan LOW yang berarti nilai logika 0. Tapi bagaimana representasi dari 1 dan 0 bisa menunjukkan tegangan HIGH dan tegangan LOW. Suatu persamaan logika juga bisa diubah ke persamaan logika lain dengan operator(gerbang logika) yang berbeda. Bagaimana kebenaran pengubahan persamaan logika ini didalam rangkaian logika.

2. Mengenal dan memahami parameter dari gerbang logika yaitu operating point yang mempresentasikan range logika HIGH dan LOW.

b. Noise Margin : didefinisikan sebagai jumlah derau tegangan efektif yang bisa ditoleransi oleh input tanpa mengubah nilai keluaran gerbang logika. Gambar 2:

Untuk mendapatkan nilai noise margin kita membutuhkan 2 nilai tegangan yaitu 2 tegangan yang memiliki gradien -1. Tegangan dibawah tegangan input ini disebut VIL dan tegangan yang lebih besar dari tegangan input disebut VIH. Noise margin sediri dibagi menjadi 2 yaitu: LOW noise margin: NML = VIL – VOL HIGH noise margin: NMH = VOH - VIH 1.1 Gate Delay

laPropagation delay : Waktu yang diperlukan suatu gerbang logika untuk melakukan suatu propagasi. 2 parameter penting dalam propagation delay adalah high to low propagation time(tPLH) dan Low to high propagation time(tPHL). Gambar 3:

2. Modul catu daya dengan tegangan keluaran 5V 3. Komponen IC gerbang logika 7404 1 buah, 7408 2 buah 4. 1 buah black box IC yang merupakan salah satu dari IC gerbang logika 7410, 7411, 7427 5. Osiloskop dan Generator Sinyal 6. Kabel jumper secukupnya 7. 1 buah Kabel BNC‐BNC, 2 buah kabel BNC‐Probe Kait / BNC‐Jepit Buaya / BNC‐Banana 8. 2 buah kabel Banana‐Banana / Banana‐ Jepit Buaya merah dan hitam. PROSEDUR PRAKTIKUM Sebelum praktikum dilaksanakan, lakukan beberapa hal berikut ini: 1. Pastikan semua alat dan bahan sudah disiapkan 2. Perhatikan datasheet tiap‐tiap IC yang digunakan pada modul ini, amati setiap pin pada IC tersebut(letak VCC, GND, dan kaki input/output Bisa dilihat di Appendix F). 3. Periksa catu daya sebelum diberikan terhadap rangkaian, sesuaikan dengan TTL yang dibutuhkan yaitu +5VDC. Kerusakan komponen akibat tegangan yang tidak sesuai atau akibat kesalahan letak input/output menjadi tanggung jawab praktikan!!! 4. Periksa pemasangan IC pada rangkaian dengan mengukur kaki tegangan catu daya(+5V dan GND) 5. Periksa kabel‐kabel dan konektor, gunakan multimeter untuk melakukannya Pada saat praktikum berlangsung, praktikan hendaknya memperhatikan hal‐hal berikut ini: 1. Matikan catu daya pada saat merangkai atau mengubah rangkaian dan mengganti IC 2. Periksa nilai VCC dan GROUND yang akan diberikan ke pin IC.

Waktu propagation delay dirumuskan sebagai berikut: tPD = maximum ( tPLH,tPHL) tPD(average) = (tPLH+tPHL)/2 2. Metodologi PERALATAN YANG DIGUNAKAN 1. 1 buah Project Board

PROSEDUR PERCOBAAN: 1. Buatlah rangkaian seperti yang tertera pada gambar 5. 2. Setting keluaran generator sinyal menjadi sinyal segitiga dengan frekuensi maksimal 1KHz dan tegangan puncak 5V, gunakan offset DC dengan menarik knop OFFSET keluar terlebih dahulu dan

Halaman 2

PERCOBAAN 1A: Voltage Transfer Characteristic dan Noise Margins dari IC 74LS04 Pada percobaan ini kita akan mencari karakteristik transfer voltage dari sebuah IC‐74LS04 CMOS inverter.

memutarnya sehingga dihasilkan tegangan minimum keluaran adalah 0V. Gunakan port OUTPUT sebagai keluaran bukan port TTL/CMOS. Cek keluaran sinyal generator menggunakan osiloskop dengan mode coupling DC sebelum menyambungkannya dengan inverter karena dapat merusak IC. 3. Lakukan kalibrasi posisi ground pada osiloskop seperti yang telah diajarkan pada praktikum rangkaian listrik. Setting level sensitivitas tegangan osiloskop menjadi 2V/div dan gunakan mode coupling DC. 4. Sambungkan output generator sinyal ke input gerbang logika. 5. Sambungkan kanal 1 osiloskop dengan input gerbang logika. 6. Sambungkan kanal 2 osiloskop dengan output gerbang logika. 7. Setting power supply pada tegangan 5V dan sambungkan dengan VCC gerbang logika. 8. Setting osiloskop dengan mode X‐Y. Sebelum melakukan pengamatan atur posisi sinyal pada mode X‐Y dengan menekan tombol GND pada kedua kanal masukan hingga terlihat 1 titik kecil, tempatkan titik yang terlihat pada tengah osiloskop/sumbu koordinat(Jangan terlalu lama pada bentuk titik ini!!). Setelah itu tekan tombol GND kembali untuk pengamatan bentuk sinyal. 9. Lihat keluaran osiloskop, apakah bentuknya mirip dengan gambar referensi ataukah ada perbedaan. Tulis hasil dan langkah yang anda kerjakan pada logbook anda.Cantumkan gambar yang didapat pada laporan anda dan jelaskan yang bisa anda analisa dari gambar tersebut. 10. Catat hasil percobaan pada BCL anda.

PROSEDUR PERCOBAAN:

PERCOBAAN 1C : Delay Propagasi Dalam percobaan delay propagasi ini kita akan menggunakan gerbang logika AND 2 masukan(IC 7408). Karena keterbatasan kemampuan osiloskop maka kita akan menggunakan konfigurasi 4 buah gerbang yang diserikan. Dengan konfigurasi ini hasil delay propagasi yang didapatkan harus dibagi empat terlebih dahulu untuk mendapatkan nilai sebenarnya. PROSEDUR PERCOBAAN: 1. Susunlah rangkaian seperti pada gambar 6 dibawah dengan kondisi seluruh alat dimatikan 2. Kemudian sambungkan power supply dengan Vcc‐Ground gerbang logika. 3. Nyalakan power supply 4. Ubah setting triggering menggunakan tombol slope menjadi positive edge . 5. Setting setiap kanal input menjadi 1V/DIV . sambungkan ground channel 1 dan channel 2 dan setting TIME/DIV ke posisi terendah osiloskop yaitu 0.2 us. 6. Setting keluaran generator sinyal menjadi sinyal kotak dengan frekuensi 600KHz jika menggunakan osiloskop jenis 622G atau frekuensi 300KHz jika

Halaman 3

PERCOBAAN 1B : Mencari nilai NML dan NMH Pada percobaan ini kita akan mencari karakteristik static noise margin dari sebuah IC‐74LS04 CMOS inverter.

1. Gambarkan kembali pada log book anda keluaran mode XY dari percobaan sebelumnya pada tempat yang terpisah. 2. Tukarkan posisi probe osiloskop kanal 1 dengan kanal 2 sehingga posisinya bertukar dari percobaan 1(kanal 1 terhubung dengan output IC dan kanal 2 dengan input IC). 1. Sama seperti percobaan 1 dapatkan sinyal keluaran inverter dalam mode XY. 2. Kemudian gambarkan pula sinyal tersebut secara manual pada bidang gambar yang sama pada langkah 1 sehingga kedua gambar akan saling bertumpukan dan membentuk seperti pada gambar 1. 3. Pada laporan anda cantumkan gambar yang didapat dan tunjukkan pada gambar serta hitung nilai‐nilai berikut berdasarkan hasil pengamatan anda: 4. Nilai dan posisi VOL,VOH,VIL, dan VIH dengan ketelitian 1 desimal(lihat referensi gambar 1) 5. nilai NMH dan NML yang anda dapatkan dari percobaan berdasarkan rumus yang sudah diberikan dan bandingkan dengan nilai yang tertera pada datasheet. 6. Catat hasil percobaan pada BCL anda. Apa yang dapat anda simpulkan pada percobaan ini?

menggunakan osiloskop jenis GOS 6050.. Gunakan port OUTPUT sebagai keluaran. Cek keluaran sinyal generator menggunakan osiloskop sebelum menyambungkannya dengan Gerbang logika karena dapat merusak IC apabila salah!!!. 7. Tampilkan keluaran dari kedua kanal sehingga bentuk pulsa pada saat naik pada kanal 1 dan kanal 2 bisa diamati secara utuh. 8. Gunakan tombol X1/MAG untuk memperbesar hasil yang didapatkan, kemudian tekan tombol x5‐x10x20 dan perbesar hingga 10x agar lebih terlihat jelas. 9. Atur posisi vertical kedua sinyal sehingga posisi 50% berada di sumbu X(Nilai sinyal diatas dan dibawah sumbu X pada masing‐masing kanal sama). 10. Gambarkan atau foto hasil yang didapatkan. 11. Ubah setting triggering menjadi negative edge dan ulangi semua langkah diatas. 12. Gunakan nilai tPLH dan tPHL yang didapatkan untuk mencari tPD dan tPD(average) menggunakan rumus yang telah diberikan sebelumnya. 13. Baca datasheet dari 74LS08, kemudian bandingkan tPD dan tPD(average) yang didapatkan pada percobaan dengan rentang nilai yang tertulis pada datasheet dan jelaskan alasannya apabila ada perbedaan hasil yang didapat.

PROSEDUR PERCOBAAN: 1. Sambungkan catu daya dengan kaki VCC‐GND gerbang logika yang sesuai. VCC pada kaki 14 dan GND pada kaki 7. 2. Pada IC yang digunakan input adalah kaki 1, 2, dan 13. Sedangkan outputnya

OBSERVASI: Jawab pertanyaan berikut: 1. Apakah fungsi logika dari gerbang[Y=f(A,B,C)]? Jelaskan bagaimana anda mendapatkannya dari bentuk pulsa yang terlihat. 2. Catat semua hasil percobaan pada BCL anda. PERCOBAAN 1E : Rangkaian Kombinasional Sederhana Dalam percobaan ini anda akan mengkonversikan suatu persamaan logika ke bentuk lainnya PROSEDUR PERCOBAAN: 1. Buatlah persamaan logika : Q = A + B, menjadi persamaan yang hanya memuat operasi NAND atau NOR saja. 2. Rancang dan gambarkan rangkaiannya pada logbook anda, kemudian buat rangkaiannya dari IC CMOS yang tersedia pada project‐board. 3. Verifikasi fungsionalitas rangkaian anda dengan memberikan kombinasi berbagai input yang mungkin, catat dan bandingkan hasilnya dengan tabel kebenaran yang anda harapkan. 4. Dari percobaan ini apa yang dapat anda simpulkan? 5. Catat semua hasil percobaan pada BCL anda. MENGAKHIRI PERCOBAAN

Halaman 4

PERCOBAAN 1D : Verifikasi fungsi logika Sebelumnya anda akan diberikan sebuah IC logika yang nomor serinya sudah disamarkan. Tujuan dari percobaan ini adalah untuk mencari jenis IC logika yang digunakan berdasarkan hubungan input‐ output yang terukur. IC yang digunakan memiliki 3 input, lihatlah datasheet IC logika CMOS 3 input apa saja untuk verifikasi posisi pin karena semuanya memliki posisi pin yang sama.

berada di kaki 12 seperti tampak pada gambar. 3. Gunakan salah satu kanal masukan osiloskop untuk mengukur tegangan keluaran dari gerbang logika yang akan diukur. 4. Buatlah tabel logika dari gerbang yang dipakai dengan menvariasikan ketiga masukan gerbang logika menggunakan tegangan dari power supply. Untuk logika High gunakan Vcc power supply yang diset bernilai 5V, sedangkan untuk logika LOW gunakan ground power supply. Gunakan resistor pengaman 1Kohm pada masing‐ masing masukan

1. Sebelum keluar dari ruang praktikum, rapikan meja praktikum. Bereskan kabel dan matikan komputer, osiloskop, generator sinyal, dan power supply DC. Cabut daya dari jala‐jala ke kit FPGA dan letakkan kembali pada tempat semula. 2. Periksa lagi lembar penggunaan meja. Praktikan yang tidak menandatangani lembar penggunaan meja atau membereskan meja ketika praktikum berakhir akan mendapatkan potongan nilai sebesar minimal 10. 3. Pastikan asisten telah menandatangani catatan percobaan kali ini pada Buku Catatan Laboratorium anda. Catatan percobaan yang tidak ditandatangani oleh asisten tidak akan dinilai. 1. Hasil dan Analisis Percobaan 1A Gambar Hasil Osiloskop: Analisis: Pada gambar hasil osiloskop agak sedikit berbeda dengan gambar di referensi. Perbedaan yang didapat tegangan output ;ebih besar penurunan gradiennya dibanding referensi, bias jadi diakibatkan factor kondisi laboratorium atau sifat fisik resistor yang digunakan. Pada gambar diatas sumbu x merupakan V input, dan sumbu y merupakan V output. Pada percobaan 1A digunakan rangkaian inverter, sehingga pada gambar ditunjukkan bila V inputnya LOW maka Voutputnya HIGH, dan sebaliknya jika V inputnya HIGH maka V outputnya LOW. Ini menunjukkan kebenaran rangkaian inverter yaitu pembalik nilai tegangan. Percobaan 1B Grafik apabila gambar 1 dan gambar 2 digabungkan:

NMH VOL Analisis:

di dapat: Nilai 0,2 V 4,0 V 1,2 V 0,5 V = VIL – VOL = 1,2 – 0,2 = 1,0 V = VOH – VIH = 4,0 – 0,5 = 3,5 V VIL

VIH

Percobaan 1C Parameter tPLH tPHL tPD tPD(average)

Nilai 80 ns 56 ns = max(tPLH,tPHL) = 80 ns = (tPLH + tPHL)/2 = 68 ns

Analisis: Pada datasheet referensi (maksimum pada CL = 15pF): tPD =4(min) sampai 13(max) ns tPD(average) = 3,5(min) sampai 12(max) ns karena menggunakan 4 gerbang AND dalam praktikum maka tiap waktu delay pada referensi dikali 4 menjadi: tPD =16(min) sampai 52(max) ns tPD(average) = 14(min) sampai 48(max) ns Data delay yang saya peroleh berbeda sedikit dengan pada referensi. Hal ini mungkin karena kurang ketelitian dalam mengambil data. Tapi yang terpenting saya telah mengetahui kalau terdapat delay waktu antara input dan output pada suatu rangkaian logika karena arus listrik dalam rangkaian butuh waktu untuk menghasilkan output meskipun waktunya sangat kecil.

Halaman 5

Data yang Parame ter V VOL OH VOH VIL VIH NML

Pada Gambar osiloskop ditunjukkan gambar kebalikan dari grafik yang didapat pada percobaan 1A. Ini terjadi karena di percobaan 1B ini posisi input CH1 dan CH2 pada osiloskop dibalik. Apabila grafik pada 1A dan 1B digabungkan maka akan didapat VOL yang merupakan perpotongan grafik 1A dan 1B dibagian bawah, dan VOH yang merupakan perpotongan grafik 1A dan 1B dibagian atas. Kemudian pada grafik 1A, dapat diperoleh nilai VIL yang merupakan posisi tegangan input ketika titik grafiknya benilai gradien -1 dibagian bawah, dan VIH yang merupakan posisi tegangan input ketika titik grafiknya bernilai gradien -1 dibagian atas. Pada referensi datasheet: NML = 1,0 V (dari hasil VIL max – VOL max) NMH = 3,5 V (dari hasil VOH min – VIH min), sedangan pada data yang saya peroleh NML=0,9; NMH=2,8. Terdapat perbedaan karena noise pada referensi merupakan noise margin minimum yang berasal dari data tegangan maksimum/minimum yang dibolehkan, sedangkan yang saya peroleh adalah noise margin berasal dari tegangan input dan output sesungguhnya yang diberikan dan mungkin juga kurang ketelitian saya dalam mengambil data. Dari percobaan ini di dapatkan: V input < VIL  Input Low = 0 V input > VIH Input High = 1 V output >VOH  Output High =1 V output < VIL  Output Low = 0

Percobaan 1D A B C 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

Has il 0 0 0 0 0 0 0 1

2. Kesimpulan 1. Data tentang karateristik gerbang logika inverter yang saya dapatkan: Parame ter VOL VOH VIL VIH NML

Analisis: Dari tabel data diatas memperlihatkan kalau fungsi logika dari gerbang yang dicoba adalah gerbang AND. Untuk mengidentifikasi apakah sinyal yang dihasilkan adalah sinyal Low atau High dengan melihat nilai V output pada osiloskop, apabila V output menunjukkan nilai mendekati atau sama dengan 5 V maka output merupakan High atau 1, dan sebaliknya bila output menunjukkan nilai mendekati atau sama dengan 0 V maka output merupakan Low atau 0. Percobaan 1E Persamaan logika: Q=A+B =A∙B =A∙A ∙B∙B Rangkaian Logika:

Tabel kebenaran yang diharapkan: A B A∙A B∙B A∙A ∙B∙B A+ B 0 0 1 1 0 0 0 1 1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 1

Hasil yang didapat membuktikan kedua rangkaian menghasil nilai kebenaran yang sama/ Dapat disimpulkan bahwa suatu rangkaian logika bisa diubah ke bentuk rangkaian logika lain dengan gerbang logika(operator) yang berbeda.

tPLH tPHL tPD tPD(average)

0,2 V 4,0 V 1,2 V 0,5 V = VIL – VOL = 1,0V = VOH – VIH = 3,5 V 80 ns 56 ns = max(tPLH,tPHL) = 80 ns = (tPLH + tPHL)/2 = 50 ns

Pada fakta yang kita peroleh, ternyata logic gate memiliki waktu delay (tunda) untuk perubahan dari input untuk menghasilkan respon output. 2. Dari percobaan ini di dapatkan: V input < VIL  Input Low = 0 V input > VIH Input High = 1 V output >VOH  Output High =1 V output < VIL  Output Low = 0 3. Suatu rangkaian logika bisa diubah ke bentuk rangkaian logika lain dengan gerbang logika(operator) yang berbeda dan menghasilkan tabel kebenaran yang sama. Misal: A+B=A∙A ∙B∙B

1. Daftar Pustaka [1]

Frank Vahid., Digital Design, Hal. 3076, John Wiley & Sons Inc, New Jesey, 2007

[2]

Mervin T. Hutabarat, dkk, Petunjuk Praktikum EL2195 Sistem Digital, Hal. 1-11, Laboratorium Dasar Teknik Elektro ITB, Bandung, 2009

[3]

Stephen Brown dan Zvonko Vranesic, Fundamental of Digital Logic with VHDL Design, Hal. 20-49 75-93 118121 , McGraw-Hill, New York, 2005

Halaman 6

Tabel kebenaran hasil verifikasi A B Q 0 0 0 0 1 1 1 0 1 1 1 1

NMH

Nilai