Laboratorio5FinalOFICIAL.docx

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS Universidad del Perú, DECANA DE AMÉRICA

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

LABORATORIO N°5



Curso:

Circuitos Digitales I



Docente:

DR. RUBEN ALARCON M.



Alumno:

Jorge Armando Zambrano Rodríguez



Código:  Código: 

15190139



Turno:

Miércoles 4-6 pm



Ciclo académico:

2017-I

A) Diseñar usando dos multiplexores CI 74151 y algunas puertas adicionales, un multiplexor de 16 a 1. Se pide - Resumen de la hoja de datos técnicos del CI. Buscar en internet el datasheet. Entender su funcionamiento lógico. 74LS151 Es un multiplexor de ocho entradas de datos (D0-D7) y, por tanto, tres líneas de entradas selección de datos (S0-S2). Se necesitan tres bits para seleccionar cualquier de las ocho entradas de datos. Un nivel bajo en la entrada de habilitación (ENABLE) permite que los datos de entrada seleccionados pasen a la salida. Se observa también que se encuentran disponibles tanto la salida de datos como su complemento.

CONDICIONES DE OPERACIÓN:

CONDICIONES DE SWITCHEO:

DIAGRAMA LOGICO:

TABLA DE FUNCIONAMIENTO:

- Simular el equivalente lógico del CI y definirlo como símbolo. Incluir el pin VCC y GND con la misma distribución de pines del Datasheet. Simulando el circuito en el DSCH2

Definiéndolo como símbolo

- Mostrar el conexionado y simular el diseño utilizando el símbolo del CI. El conexionado debe ser tal como se haría en un protoboard real. Haciendo la tabla de verdad para el multiplexor de 16 a 1: S3 0 0 0 0 0 0 0 0 1 1 1 1 1 1

S2 0 0 0 0 1 1 1 1 0 0 0 0 1 1

S1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

S0 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Y D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13

1 1

1 1

1 1

0 1

D14 D15

Como se observa para controlar 16 bits de entrada de datos, se necesitan 4 bits de control. En este caso, la entrada de habilitacion (ENABLE) se utiliza como el bit mas significativo de selección de datos. Cuando S3 esta en estado BAJO, se habilita el 74151 de la izquierda y se selecciona una de las entradas de datos (D0 a D7) mediante los otros tres bits de selección de datos( S0 S1 S2). Cuando S3 esta a nivel ALTO, se habilita el 74151 de la derecha y se selecciona una de las entradas de datos (D8 a D15). Los datos de la entrada seleccionado pasan luego a través de la puerta negativa OR y van a dar a la unica linea de salida.

B) Usando dos decodificadores CI 74138, diseñar un circuito decodificador 4 a 16. Se pide: - Resumen de la hoja de datos técnicos del CI. Buscar en internet el datasheet. Entender su funcionamiento lógico. 74LS138

CONDICIONES DE OPERACIÓN:

CONDICIONES DE SWITCHEO:

DIAGRAMA LOGICO:

TABLA DE FUNCIONAMIENTO:

- Simular el equivalente lógico del CI y definirlo como símbolo. Incluir el pin VCC y GND con la misma distribución de pines del Datasheet. Simulando el circuito en DSCH2

Definiéndolo como símbolo

- Mostrar el conexionado y simular el diseño utilizando el símbolo del CI. El conexionado debe ser tal como se haría en un protoboard real. Haciendo la tabla de verdad para el decodificador de 4 a 16: S3 0 0 0 0 0 0 0 0 1

S2 0 0 0 0 1 1 1 1 0

S1 0 0 1 1 0 0 1 1 0

S0 0 1 0 1 0 1 0 1 0

Y0 H L L L L L L L L

Y1 L H L L L L L L L

Y2 L L H L L L L L L

Y3 L L L H L L L L L

Y4 L L L L H L L L L

Y5 L L L L L H L L L

Y6 L L L L L L H L L

Y7 L L L L L L L H L

Y8 L L L L L L L L H

Y9 L L L L L L L L L

Y10 L L L L L L L L L

Y11 L L L L L L L L L

Y12 L L L L L L L L L

Y13 L L L L L L L L L

Y14 L L L L L L L L L

Y15 L L L L L L L L L

1 1 1 1 1 1 1

0 0 0 1 1 1 1

0 1 1 0 0 1 1

1 0 1 0 1 0 1

L L L L L L L

L L L L L L L

L L L L L L L

L L L L L L L

L L L L L L L

L L L L L L L

L L L L L L L

L L L L L L L

L L L L L L L

H L L L L L L

L H L L L L L

L L H L L L L

L L L H L L L

L L L L H L L

L L L L L H L

Como se observa para controlar 16 bits de salida de datos, se necesitan 4 bits de control. En este caso, la entrada de G1 se utiliza como el bit mas significativo de selección de datos. Cuando S3 esta en estado BAJO, se habilita el 74138 de la izquierda y se observa que los tres bits de selección de datos( S0 S1 S2) controlaran las salidas desde D0 a D7. Cuando S3 esta a nivel ALTO, se habilita el 74138 de la derecha y se observa que los tres bits de selección de datos( S0 S1 S2) controlaran las salidas desde D8 a D15. Se puso un negador antes de cada led de tal manerda de vizualizar mejor el funcionamiento del decodificador.

C) Usando el CI 7447 y leds simples, diseñe una pantalla de colores numérico hexadecimal de 07 segmentos. Se pide: - Resumen de la hoja de datos técnicos del CI. Buscar en internet el datasheet. Entender su funcionamiento lógico. 74LS47 Es decodificador de BCD a 7 segmentos. Específicamente, el propósito del chip es decodificar a displays de 7 segmentos ánodo común.

L L L L L L H

CONDICIONES DE OPERACIÓN:

CONDICIONES DE SWITCHEO:

DIAGRAMA LOGICO:

TABLA DE FUNCIONAMIENTO:

- Simular el equivalente lógico del CI y definirlo como símbolo. Incluir el pin VCC y GND con la misma distribución de pines del Datasheet. Simulando el circuito en el DSCH2

Definiéndolo como símbolo

- Mostrar el conexionado y simular el diseño utilizando el símbolo del CI. El conexionado debe ser tal como se haría en un protoboard real. Con este chip podemos controlar 7 leds de tal manera que obtenemos a partir de numeros bcd, un numero decimal. Se usó puertas a la salida puesto que los leds funcionan con pulsos positivos en la simulacion.

D)Diseñar, mediante puertas lógicas simples y/o un CI, un circuito que en un visualizador de 07 segmentos muestre en cada ciclo de reloj la secuencia: 0 1 2……8 9 UFIEE 0 1 2….. (se repite la secuencia). Use un

contador para generar la secuencia automática. Para el diseño se usara el siguiente esquema de bloques CONTADOR

BCD7SEGMENTOS

COMPARADOR COMPUERTAS

DISPLAY

El contador inyecta un código de 4 bits en binario al 7447, este a su vez codifica el código en binario (hasta el 9, ya que trabaja para entradas en bcd) en un bits de 7 segmentos visualizándose en el display. El contador al mismo tiempo inyecta bits a un comparador de tal manera que este codifique a 7 segmentos solo si el código en binario es mayor e igual que 10. Al final los bits que proporciona el 7447 se suman con los del comparador. Si ambos funcionan al mismo tiempo se obtendrá una imagen distorsionada en el display. Por ello agregué un bit de control en el comparador. Este bit de control habilitará el 7447 cuando el código de 4 bits sea menor e igual que 9. Del 10 al 15 este bit de control deshabilitará el 7447. Simulando el contador de 4 bits por medio de flipflops D:

TABLA PARA EL COMPARADOR: Termino 0-9 10 11 12 13 14 15

A4 0 1 1 1 1 1 1

A3 0 0 0 1 1 1 1

A2 0 1 1 0 0 1 1

A1 0 0 1 0 1 0 1

a 0 0 1 0 1 1 0

b 0 1 0 1 0 0 0

c 0 1 0 1 0 0 0

d 0 1 0 0 1 1 0

e 0 1 1 0 1 1 0

f 0 1 1 0 1 1 0

g 0 0 1 0 1 1 0

CONTROL 1 0 0 0 0 0 0

̅ 3 +  3 4  ̅ 2 + 3 2 4  ̅  =  =  2 4  ̅ 3 + ̅ 3 4  ̅2  =  = ̅ 2 4  ̅  2 4  ̅ 3 +  3 4  ̅ 2 + 3 2 4  ̅  = ̅ 3 +  2 4  ̅ 3 +  3 4  ̅ 2 + 3 2 4  ̅  =  = ̅ 2 4 

Tabla de Karnaugh para el bit de control: A1A2 A3A4 00

00

01

11

10

1

1

1

1

LETRA U F I E E -

01 11 10

1 0 1

0 0 1

0 0 1

1 0 1

̅ 4 + ̅2 ̅3  = 

AÑADIENDO EL CONTADOR

E) Diseñe un codificador de prioridad de 4 entradas activas en nivel bajo y una salida para indicar que no hay ninguna entrada activa, como se muestra en la figura:

E0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

E1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

E2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

E3 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 *

A0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 *

Tabla de Karnaugh para  : E3E2 E1E0 00 01 11 10

00

01

11

10

0 1 0 0

0 1 1 0

0 1 * 0

0 1 0 0

Tabla de Karnaugh para   : E3E2 E1E0 00 01 11 10

   =  

00

01

11

10

0 0 1 0

0 0 1 0

0 0 * 0

0 0 1 0

   = ̅   + 2 

Y 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Tabla de Karnaugh para Y: E3E2 E1E0 00 01 11 10

00

01

11

10

0 0 1 0

0 0 1 0

0 0 * 0

0 0 1 0

 =   2 3

Simulación:

F) Realizar:

Realizando la tabla:

0 1 2 3 4 5 6 7

C 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1

F 0 1 0 1 0 1 0 1

Simulando un circuito Mux de 8 a 1:

Las entradas 1, 3, 5,7 están conectados a VCC por ser minterminos. Las entradas 2, 4, 6,0 están conectados a tierras por ser maxterminos.

Simulando un circuito Mux de 4 a 1:

Las entradas 1, 3 de ambos multiplexores están conectados a VCC por ser minterminos. Las entradas 2, 4, de ambos multiplexores están conectados a

tierras por ser maxterminos. La entrada C funcionará como control de multiplexor cuando esté en estado bajo dejará pasar el bit del primer multiplexor. Cuando esté en estado alto dejara pasar el bit del segundo multiplexor.

Simulando un circuito decodificador 3 a 8:

G)Analizar el circuito dado y hallar la expresión booleana de la salida F en función de las entradas (x,y,z0,z1)

Haciendo su tabla de verdad:

Z1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Z0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Y 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

SALIDA F 0 1 1 0 0 1 1 1 1 1 1 0 1 1 0 0

La entrada D0 es el Xor de X e Y. La entrada D1 es el Or de X e Y. La entrada D2 es el Nand de X e Y y la ultima entrada D3 es la inversa de Y. Hallando su función booleana en función de x, y, z1, z0. ̅ ̅0( ̅ + ̅ ) + 01 ̅ (  + ) + 10 ̅  ̅ + ̅ 01  = 1

Simulando en el Dsch2