informe previo 5 Casimiro unmsm

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS Facultad de ingeniería Electrónica y Eléctrica

E.A.P.: Curso:

Ing. Electrónica Circuitos Digitales I

Aluno: !re""# I$ana%ue Castillo Có"igo:

&'&())&*

 +ea:  +ea: Circuitos Circuitos Co"i,ca"ores Co"i,ca"ores # Deco"i,ca"ores Pro-esor: Ing. Casiiro

&/)/0)&1

1. ¿Qué es un circuito codifcador? ¿Y un decodifcador? Explique CODIFICADOR

Es un circuito combinacional formado por 2 a la n entradas y n salidas cuya función es tal que cuando una sola entrada adopta un determinado valor lógico (0 o 1 , según las propiedades del circuito) las salidas representan en binario el número de orden de la entrada que adopte el valor activo. os codificadores comerciales construidos con tecnolog!a "#$ son prioritarios, esto quiere decir que la combinación presente a la salida ser% la correspondiente a la entrada activa de mayor valor decimal. El dise&o de un codificador se reali'a como el de cualquier circuito combinacional. DECODIFICADOR

#on circuitos combinacionales de  entradas y un número de salidas menor o igual a 2n. *%sicamente funciona de manera que al aparecer una combinación binaria en sus entradas, se activa una sola de sus salidas (no siempre). os codificadores reali'an la función inversa a los codificadores. +n decodificador selecciona una de las salidas dependiendo de la combinación binaria presente a la entrada.

2. Explique el uncionamiento del circuito 74L147! circuito codifcador de prioridad de entrada decimal " salida #$%.

#e entender% meor con un eemplo- En una calculadora cuando pulsamos cualquiera de las die' teclas numricas de una calculadora estamos marcando un número decimal, pero el calculador opera con número en binario. /ara epresar en binario del 1 al 10, necesitamos al menos cuatro bits, ya que con tres solamente podr!amos establecer 2 3

combinaciones posibles (es decir del 0 al 4) y no podr!amos codificar los die' d!gitos necesarios (faltar!an el 3 y el 5). /or tanto emplearemos 6 salidas. 7omo con 6 salidas (6 bits) tenemos 18 combinaciones y empleamos 10 (del 0 al 5), o bien dearemos seis combinaciones sin emplear, o las utili'aremos para codificar cualquier otra función representada en alguna de las teclas de la calculadora (el 9, el :, el ;, el por eemplo) a tabla de verdad del codificador ser%-

? partir de la tabla se deduce que la salida #1 ser% 1 si lo es la entrada ?5, o la ?4, o la ?@, o la ?, o la ?1, de aA! que la ecuación lógica que corresponde a esta salida sea la suma de las entradas 1, , @, 4 y 5. #i seguimos anali'ando la tabla obtendremos, de forma an%loga, las ecuaciones que tienen que cumplir las salidas #2, # y #6. En el caso de se activasen m%s de una entrada estar!amos ante el dilema de Bqu entrada deber!a codificarseC, o se producir!a una se&al de error en la salida, por ello los codificadores pueden ser sin prioridad, (no suelen emplearse), y los codificadores con prioridad, generalmente a la entrada m%s significativa, en este caso la tabla de verdad ser!a-

Es decir si por cualquier circunstancia se activase m%s de una entrada simult%neamente, el codificador presentar% en la salida la correspondiente al código de la entrada que tenga asignado un mayor peso, es decir la m%s significativa, resultando indiferente los valores que tomasen las otras entradas menos significativas.

En la figura adunta se muestra el circuito integrado combinacional correspondiente a un codificador con prioridad de 5 entradas y cuatro salidas.

&. 'nali(ar la operaci)n del decodifcador 74L47 " su uso con un despla"e de siete se*mentos de +nodo com,n. ¿$)mo -allara experimentalmente cada uno de los terminales de un despla"e de siete se*mentos de +nodo com,n? "ucAas presentaciones numricas en dispositivos de visuali'ación utili'an una configuración de 4 segmentos para formar los caracteres decimales de 0 a 5 y algunas veces los caracteres Aeadecimales de ? a D. 7ada segmento est% AecAo de un material que emite lu' (esplaye) cuando pasa corriente a travs de l, los patrones de segmentos que sirven para presentar los diversos d!gitos. El decodificador 4664 est% dise&ado para activar segmentos espec!ficos, aun de códigos de entrada mayores que 1001 (5). a figura F 2 muestra las representaciones para los códigos desde 0000 Aasta 1111. ote que un código de entrada de 1111 borrar% todos los segmentos.

Digura F 2. "odelos de segmentos para todos los posibles códigos de entrada.

El decodificador *7 a decimal, tiene su tabla de verdad, y es la siguiente-

os decodificadores pueden ser de dos tiposNo Excitadores. #e denominan as! a un tipo de decodificadores cuyas salidas solo pueden acoplarse a otros circuitos digitales de la misma familia integrada, ya que dan una corriente muy peque&a en dicAas salidas, incapa' de activar ningún otro componente. Decodificadores Excitadores.  #on aquellos cuyas salidas dan suficiente corriente como para atacar, no solo a otros circuitos integrados de la misma familia, sino tambin a otros dispositivos, tales como displays, l%mparas, rels, transductores, etc. •

•

+n decodificador muy común es el de siete segmentos, este circuito combinacional activa simult%neamente varias salidas, decodifica la información de entrada en *7 a un código de siete segmentos adecuado para que se muestre en un display de siete segmentos, es el procedimiento empleado en todas las calculadoras, los reloes digitales, etc.

#u tabla de verdad ser!a-

En las im%genes siguientes puedes ver, qu segmentos est%n encendidos en dos números, el 8 y el 4. En el 4, como indica la tabla de verdad, est%n encendidos el a, el b y el c (encendido quiere decir en este caso valor lógico a 1)

En el 8, est%n apagados el a y el b (apagado quiere decir valor lógico a cero)

4. 'nali(ar " simular el uncionamiento decodifcador 741&/! 741&0 " 7414

del

CIRCUITO INTEGRADO TTL 74138 DECODIFICADOR 3:8/DEMULTIPLEXOR DE 1:8.

Este circuito integrado contiene un de multipleor 1-3, que tambin puede funcionar como decodificador  a 3. • • • • •

a relación de pines de este integrado es la siguiente?, * y 7- entradas de selección activas a nivel alto (@G). E- entrada de validación o de dato activa a nivel alto (@G). E2 y E1- entradas de validación activas a nivel bao (0G). H0, H1, H2, H, H6, H@, H8, H4- salidas del de multipleor activas a nivel bao (0G).

a tabla de verdad y el montae del de multipleor es la siguiente-

/ara que el circuito funcione como de multipleor la entrada E tiene que estar a 1 y una de las otras dos (E2 o E1) a 0. #i E20 el dato se introduce por E1 y si E10 el dato se introduce por E2. En ambos casos el dato es activo a nivel bao al igual que las salidas. /ara reali'ar la decodificación las variables de validación deben valer E10, E20 y E1. ?l estar la salida seleccionada a nivel bao (0G) para visuali'ar la de multipleación o la decodificación colocamos el E de tal manera que se encienda cuando Aay 0G a la salida y se apague con @G en la salida.

CIRCUITO INTEGRADO TTL 74154 DECODIFICADOR 4:16/DEMULTIPLEXOR DE 1:16.

Este circuito integrado contiene un de multipleor 1-18, que tambin puede funcionar como decodificadores 6 a 18. a relación de pines de este integrado es la siguiente• • •

?, *, 7 y - entradas de selección activas a nivel alto (@G). I1 y I2- entradas de validación o datos activas a nivel bao (0G). H0, H1, H2, H, H6, H@, H8, H4, H3, H5, H10, H11, H12, H1, H16, H1@- salidas del de multipleor activas a nivel bao (0G).

a tabla de verdad y el montae del de multipleor es la siguiente-

?l estar la salida seleccionada a nivel bao (0G) para visuali'ar la de multipleación o la decodificación colocamos el E de tal manera que se encienda cuando Aay 0G a la salida y se apague con @G en la salida. /odemos observar que cuando las entradas de validación I1 y I2 est%n a 0 (nivel bao 0G), las entradas de selección marcan la salida activa a nivel bao (0), funcionando como un decodificador 6 a 18. 7uando I10, podemos introducir el dato por I2 (activo a nivel bao 0G) y obtenerlo en la salida seleccionada por ?, *, 7 y  tambin a nivel bao (0G). o mismo ocurre si I2  0, aAora el dato podemos introducirlo por I1 (activo a nivel bao 0G) y obtenerlo en la salida seleccionada por ?, *, 7 y  tambin a nivel bao (0G). Este funcionamiento ser!a como de multipleor 1-18. 7uando I1  I2  1, todas las salidas est%n inactivas a nivel alto (@G), actuando I1 y I2 como entradas de inAibición del circuito integrado.

. 'nali(ar la operaci)n del decodifcador 74L1 como un decodifcador dual 2 x 4 o como un decodifcador simple de & x 0. CIRCUITO INTEGRADO TTL 74155 DOBLE DECODIFICADOR 2:4/DEMULTIPLEXOR DE 1:4.

Este circuito integrado contiene dos de multipleores 1-6, que tambin pueden funcionar como decodificadores 2 a 6. a relación de pines de este integrado es la siguiente•

•

•

• •

? y *- entradas de selección comunes a los dos de multipleores activas a nivel alto (@G). 1I y 2I- entradas de inAibición o #JKL*E de los de multipleores 1 y 2 respectivamente, activas a nivel bao (0G). 17 y 27- entradas del dato de los de multipleores 1 y 2 respectivamente. 17 es activa a nivel alto (@G) y 27 es activa a nivel bao (0G). 1H0, 1H1, 1H2, 1H- salidas del de multipleor 1 activas a nivel bao (0G). 2H0, 2H1, 2H2, 2H- salidas del de multipleor 2 activas a nivel bao (@G).

7on esta lógica en los pines, el dato 17 est% invertido en las salidas 1H0, 1H1, 1H2, 1H, mientras que el dato 27 no lo est% en 2H0, 2H1, 2H2, 2H. a tabla de verdad y el montae del de multipleor 1 es la siguiente-

/odemos observar que cuando la entrada del #trobe (1I) est% a 0 y la del dato (17) est% a 1, el de multipleor 1 se comporta como un decodificador de dos entradas (? y *) y cuatro salidas activas a nivel bao.

. En la f*ura se muestra un circuito decodifcador de  3its que utili(a el $ 745$14. Explicar su uncionamiento. ¿Explique c)mo unciona si el n,mero 3inario es '4'&'2'1'6? ¿Qué resultado o3tendremos en las salidas si la entrada 3inaria es 16116? 1.

El circuito tiene cortocircuitadas sus entradas de Aabilitación, pero al segundo decodificador la Aabilitación con respecto al primero es opuesto, es decir, solamente un decodificador est% activo a la ve', por otro lado se tienen 6 bits de entrada y por consiguiente 18 combinaciones posibles, por lo tanto si aplicamos los datos 10110, primero notamos que el primer decodificador queda inAabilitado, mientras que el segundo queda Aabilitado, la combinación correspondiente a los bits ??2?1?0 es 0110 que corresponde a la ubicación número 8, que para el segundo decodificador es la numero 22, entonces tendremos la activación(salida M0N) del puerto 22 del decodificador de @ bits.

7. n circuito com3inacional tiene & entradas 8! Y! 9 " & salidas :1! :2! :& donde; :1 < 89 =>8 >Y >9

:2 < >8 Y = 8 >Y >9

:& < 8 Y = >8 >Y 9 ota; >8 < 8 ne*ado! etc. mplementar con un $ decodifcador 74L1 " compuertas 3+sicas. @am3ién lo puede implementar con otros decodifcadores. ?) D1  OP 9QO QH QP D1  OHP9OQHP9QOQHQP D1  Q((QO9QH9QP)(QO9H9QP)(O9H9P) *) D2  QO H 9 O QH QP D2  QOHP9QOHQP9OQHQP D2  Q((O9QH9QP)(O9QH9P)(QO9H9P)) 7) D  O H 9 QO QH P D  OHP9OHQP9QOQHP D  Q((QO9QH9QP)( QO9QH9P)(O9H9QP)) El circuito deseado ser%-