Informe de Laboratorio 5- Digitales 1

Laboratorio N°5: Compuertas Lógicas Circuitos Digitales 1

Profesor: Dr. Rubén Alarcón Matutti

Alumno: 

11190090 Gómez Crispín, Hans F.

2015

Laboratorio N°5: Compuertas Lógicas UNMSM

COMPUERTAS LÓGICAS I.

INTRODUCCIÓN

Los circuitos digitales (lógicos) operan en modo binario donde cada voltaje de entrada y salida es un 0 o un 1; las designaciones 0 y 1 representan intervalos predefinidos de voltaje. Esta característica de los circuitos lógicos nos permite utilizar el álgebra booleana  como herramienta para el análisis y diseño de sistemas digitales. Las compuertas lógicas son los circuitos lógicos más fundamentales, y observaremos cómo puede describirse su operación mediante el álgebra booleana. También veremos cómo pueden combinarse las compuertas lógicas para producir circuitos lógicos y cómo pueden describirse y analizarse estos circuitos por medio del álgebra booleana.

II.

OBJETIVOS

Para cada diseño en el programa DSCH2: Mostrar el esquemático (de puertas lógicas) de todos los bloques constitutivos. La tabla de verdad y su función booleana. (Salida en función de las entradas) Verificar su funcionamiento, con los comentarios explicativos necesarios para cada pregunta. Incluir la vista de pantalla de los circuitos y su simulación. Tratar de incluir: display de 7 segmentos, teclado, leds, clock para visualizar las entradas y salidas.

III. MATERIALES Programa Dsch2

1

Laboratorio N°5: Compuertas Lógicas UNMSM

IV.

PROCEDIMIENTO De las siguientes preguntas resolver CINCO como mínimo y hacer su correspondiente simulación en el DSCH. Revisar los ejemplos parecidos del DSCH. A) Para el circuito que se muestra:

Explicar el funcionamiento del sumador/restador de 4 bits en complemento a UNO. Simular para los casos que los números A (A4 A3 A2 A1) y B (B4 B3 B2 B1) sean positivos y negativos.

Para diseñar el circuito sumador/restador de 4 bits en complemento a UNO tomando el signo primero diseñamos cada uno de los circuitos sumadores:

El cual tiene como tabla de verdad:

2

Laboratorio N°5: Compuertas Lógicas UNMSM

Entonces en base al diseño del semisumador

Diseñamos el siguiente circuito:

Lo que simularemos en el Dsch como:

Así creamos el Símbolo para este circuito:

3

Laboratorio N°5: Compuertas Lógicas UNMSM

Empleando el símbolo en el circuito planteado en la pregunta A obtenemos el siguiente esquema.

4

Laboratorio N°5: Compuertas Lógicas UNMSM

B) Diseñar un sumador/restador en complemento a DOS, en base al 74LS283 (Full Adder de 4 bits) más puertas simples de ser necesario. - Resumen de hoja de datos Técnicos.

5

Laboratorio N°5: Compuertas Lógicas UNMSM

6

Laboratorio N°5: Compuertas Lógicas UNMSM

-

Simular el equivalente lógico del CI y definirlo como símbolo.

7

Laboratorio N°5: Compuertas Lógicas UNMSM

-

Mostrar el conexionado y simular el diseño.

8

Laboratorio N°5: Compuertas Lógicas UNMSM

C) Diseñar un circuito que convierta un número binario natural (0-19) en el correspondiente número en código BCD natural (2 dígitos: unidades y decenas). Usar un bloque Full Adder de 4 bits como base del diseño y puertas simples de ser necesario. Para lograr el diseño del siguiente circuito, primero tenemos que tener en cuenta la siguiente tabla.

Nº

Natural

BA

0

00000

0000 0000

1

00001

0000 0001

2

00010

0000 0010

3

00011

0000 0011

4

00100

0000 0100

5

00101

0000 0101

6

00110

0000 0110

7

00111

0000 0111

8

01000

0000 1000

9

01001

0000 1001

10

01010

0001 0000

11

01011

0001 0001

12

01100

0001 0010

13

01101

0001 0011

14

01110

0001 0100

15

01111

0001 0101

16

10000

0001 0110

17

10001

0001 0111

18

10010

0001 1000

19

10011

0001 1001

9

Laboratorio N°5: Compuertas Lógicas UNMSM

Entonces usando el sumador 74LS283 ya simulado en DSCH y convertido a su respectivo símbolo el circuito para poder convertir de natural a bcd queda de la siguiente forma:

10

Laboratorio N°5: Compuertas Lógicas UNMSM

Luego introducimos el 10 en binario el cual va a ser mostrado en los dos displays utilizados en el circuito. Lo cual podremos apreciar en la siguiente simulación.

11

Laboratorio N°5: Compuertas Lógicas UNMSM

D) Diseñar un COMPARADOR para dos números de 4 Bits en binario natural A= A3 A2 A1 A0 y B = B3 B2 B1 B0. Usar UN solo bloque sumador completo (FA) de 4 bits y puertas simples. Haciendo las conexiones necesarias al integrado podemos obtener el siguiente comparador para números de 4 bits con compuertas NOT, OR, NOR y AND. Implementamos 3 leds en la salida de forma que uno nos indique si A>B, el otro si A=B y el último si A