PREINFORME LABORATORIO I: ACTIVIDAD DE REPASO Brandon Styven Rosero Moran Moran
María Camila Oviedo Michael David Figueroa Arce
[email protected] [email protected] [email protected]. ARMENIA-QUINDIO Universidad Del Quindío
Resumen- En el presente informe se analizará el comportamiento de los diferentes circuitos circuitos conformados por el cual distintas características del transistor se hará su parte teórica y se comprobará con su parte de simulación, igualmente se procederá hacer estos mismos procedimientos al aplicar los conceptos del del diseño de circuitos transistores para lograr obtener su respuesta en frecuencia. Este trabajo contiene contiene componentes componente s comoobtener el comportamiento comportamiento de la curva característica de entrada y salida para un transistor BJT y FET, así como analizar tanto en DC y en AC el cual se comprobará de forma experimental en la herramienta de multisim.
II. MÉTODOS E INSTRUMENTOS
A. Amplificador Emisor Común Para el siguiente circuito:
I. INTRODUCCIÓN En la evolución de la es de vital importancia encontrar los transistores que son componentes semiconductores probablemente más importante de la electrónica actual, se dice que fue el componente que marco el verdadero inicio de la revolución electrónica, puesto que ha sido el punto de partida para la invención de la mayoría de los dispositivos que hoy conocemos (radios, televisores, reproductores de audio, video, computadoras, teléfonos). el transistor BJT es un dispositivo controlado por la corriente de base, siendo este un dispositivo bipolar que trabaja con las cargas libres de los huecos y electrones, donde la corriente de colector IC es una función de la corriente de la base IB que depende de un valor β que es llamado un factor de amplificación, posee una ganancia alta de corriente y voltaje que relaciona la línea entre IB e IC. Mientras que el transistor JFET es controlado por una tensión, es dispositivo unipolar que trabaja con las cargas libres de los huecos del canal p o electrones del canal n la corriente de Drain ID es una función de la tensión que se produce entre gate y source y tiene un valor llamado gm que se conoce como el factor de transustancia. Pero a comparación del bjt la ganancia de corriente y de voltaje son menores.
Como objetivo principal de esta práctica es determinar las diferentes características de funcionamiento de estos transistores que son el BJT y FET y por medio de un software de simulación y cálculos matemáticos comprobar que todos los requerimientos propuestos para esta práctica de laboratorio de cumplan.
Fig..1.0. Amplificador Emisor Común.
Figura 1 (Circuito 1)
1910 410124 10+1910 2.086 410 + 1910 19 10 // 410410+1910 1910 3.304
Se realizó el análisis en DC en donde los capacitores de acoplamiento y de paso desaparecen se comportan como un circuito abierto ya que está asociado a la reactancia de los capacitores ya que se asume que la frecuencia es muy alta y la reactancia es 0 de esta.
Fig.1.2. Modelo en AC
Fig.1.1. Modelo en DC Primero la malla de entrada (1)
..≈. ≈+ + .... == ( ++) +
Malla de salida (1)
0 + + +
Las relaciones de la las corrientes que refleja la carga.
Sumatoria de voltajes y corrientes
3.2400 .3004860. + 2007 +( ++) 6.655 + + +
´ +1 ´ + 2 ´ | 500´ + ´ 0 ´ 4.014v + ´ + +6.655Ma
Las ecuaciones (1)Y(2) se remplazan en la recta de carga.
La malla de salida (2)
Si
0 12 0 12 .10 12+ 61200 4..6055 4 200 +1
Si
Cuando
´ + 0 ´ 12.388700 ´ + + 500+200 +4.014 ´ 6.655 55 5 00+200 ´ 8.67272
Para cuando
Análisis en AC Los Capacitores se comportan como corto y las fuentes en DC se remplazan por tierras.
Para graficar se sacan los puntos tanto de DC Y AC, se observa punto de operación del transistor. En AC
´ 12.388 ´ 8.6127272
EN DC
Análisis en frecuencia
•
10
Baja Frecuencia
Fig.1.3. Modelo de baja frecuencia. La función de transferencia del emisor común
+ + |Radℎ + 315.25 Seg 50.173 = 1 112 = 1 1 2 500 / 79.9.7 5 + +500 +2..4 52++315
Fig.1.4. Grafica Vo Max
Polos y ceros los da los capacitores de acople.
Se analiza el capacitor de entrada, por lo tanto
El modelo hibrido en pequeña señal
Fig.1.5. Modelo Hibrido
Se remplaza en la función de transferencia
ℎ 26 400006.655 55 26 26 1.56
Se divide en 2 el circuito hibrido de pequeña señal.
Fig.1.6. División del Circuito.
Capacitancias parasitas, teniendo en la
6.655
0.64.014 25 10 300 + 2π. F t . V t 2π 36.00m68528mV 136.40 1 VBE √ 125 0.0.76vv 45.428 3.3144 + 136. 1040 +45. 428 181. 8 28 1 VBc √ 1 103. 0.3614vv 5.36
Siguiente hacemos el teorema de Miller.
Se halla
Fig.1.9. Teorema de Miller
en siguiente:
Fig.1.9.1. Circuito Z
== | + 3.304||1.562 ++ 400400200 3.172
Para hallar
Para hallar
apagamos la fuente de voltaje.
Se trabaja con frecuencia alta para que los capacitores parásitos tomen acción donde su capacitancia toma su función así.
Fig.1.9.2. Circuito sin fuente
Figura 3 (Zout) Fig.1.7. Circuito paracito.
1 = ∶ | | 500
Las ganancias:
Figura 4 ()
Fig.1.8. Circuito.
ℎ + ℎ + = ℎ + 2.452 = >> . + ℎ + + ℎ +.+ + ℎ +3.304kΩ +1kΩ + 400 1.1.502kΩ 02kΩ + 400400 200 2007.7+063.304200
Para
Fig.1.9.3 Circuito C.
+ | ℎ |
Corriente para
Reemplazando
Fig.19.4 Modelo Req.
Z = SC S=1CZ 1== Z == Z 1 1 Z Z 1 1 [Z SC1 ] > 1 1Z 1
Igualando las ecuaciones
1 1 1 S S1C1 SCS1C 1 1Z 1 1 C(1C(1 1) 1 1 1
ℎ = ℎ 1 = ℎ 1 | ¿ . ++ +1 ++
La función de transferencia, se hace la suma de su transferencia original.
Se iguala y se elimina S y queda lo siguiente:
Despejamos
Fig.19.5. Diagrama de Bode.
3.93 2Ω 7.5(1 5)
B. Amplificador Dreno Común
Resolviendo:
VGS1=-1.886v VGS2=-9.78v Por lo tanto, en (1):
3.93 2Ω1.1.88686 2.908 10 10 2Ω 2Ω2.2.908 08 4.184 5 10
Lvk en la malla de salida:
Para la recta de carga: Fig.2.1. Amplificador Dreno Común
1 = 840 Ω
= 10
1=1
2=1
Cuando VDS=0
2 = 1.3MΩ 1.3MΩ
= 7.5
Análisis en DC:
= 2 Ω
Cuando ID=0
= 10 Ω
= −5
Para este análisis los capacitores se comportan como un circuito abierto y se halla un equivalente de Thévenin en la entrada del circuito:
∗840Ω 3.925Ω ∗ 1 1. 130Ω+840Ω 1+2 40Ω ∗ 10.10.3Ω 510.28Ω 40Ω 1||2 8840Ω+840Ω − 1 1 Fig.2.2. Equivalente en DC
Ahora se procede a analizar este nuevo circuito: Lvk en la malla de entrada: =
+
+
(1)
Teniendo en cuenta la relación de ID:
(2) (2)
(1) = (2)
+ (1 (1 )
Análisis Para esteAC análisis los capacitores se comportan como un cortocircuito y se apaga la fuente de alimentación como se observa en la Fig.2.3.
Fig.2.3. Equivalente en AC Analizando este circuito se tiene en cuenta las siguientes relaciones:
′ ′ + > 1 + >′ || 3 ′ ||′
LVK en la malla de salida:
Reemplazando (1) y (2) en (3)
Luego procede a calcular los cortes con los ejes para la recta desedinámica:
2||| (1(1 ) 1.868
Cuando VDS’=0 VDS’=0
’ || + 5.1486 486 ′ +|| 9.031
Cuando ID’=0 ID’=0
Después se procede a hallar la ganancia de voltaje (Av) y corriente (Ai) del circuito analizando el circuito de la Fig.2.5 teniendo en cuenta sus correspondientes relaciones:
Luego se procede a grafica la recta dinámica y la recta de carga las cuales se intersecan en el punto de operación confirmando así el buen análisis en DC y AC
Donde:
++ | | ||| |||| 0.757 1+| ∗ + 1+ 1+ 11+ + ∗∗ ∗ + 33.5427
Entonces:
Donde:
Fig,2.4. Recta Dinámica y Recta de carga Luego se procede a hallar el voltaje máximo
′ 9.031 4.184 4.847
Entonces:
Respuesta en Frecuencia:
Ahora se procede a analizar el comportamiento del circuito cuando en la entrada hay una señal con una frecuencia baja y alta.
Análisis en Pequeña Señal:
Respuesta en Baja Frecuencia
Para este análisis se unas el modelo hibrido que se observa en la Fig.2.5 el cual nos da una mejor aproximación del comportamiento del transistor.
Para el análisis el aporte del capacitor de entrada (C1) se toma en corto el capacitor de salida (C2) y viceversa.
Teniendo en cuenta que la constante de tiempo ( ) está dada por:
1∗1 ∗ 0.5510210288 1 1.959 / 311.896 1∗1 ∗ ++ 0.001212
Ya que RG es la impedancia vista desde el capacitor de entrada. Ahora se encuentra la frecuencia de corte que genera este capacitor
Ahora teniendo en cuenta que la constante de tiempo ( está dada por: Fig.2.5. Modelo hibrido Luego se procede a hallar la impedancia vista desde la entrada (Zin) y salida (Zout) del circuito:
510.28Ω 2Ω
)
Ya que RL y Rs están en serie visto desde el capacitor de salida. Ahora se encuentra la frecuencia de corte que genera este capacitor
Ahora teniendo en cuenta las características físicas del transistor se halla su transconductancia (gm):
1 83.333 / 13.26
Teniendo en cuenta la función de transferencia de esta
configuración:
+ + + 311. 896 96 +13. + 13.266
Respuesta en alta Frecuencia Para las constantes de tiempo se tiene:
Fig.2.7. Simulación del Circuito
Fig.2.6. Modelo para encontrar las constantes de tiempo Donde:
Siguiente se coloca las puntas de para medir la corriente y voltaje de la simulación como se muestra en la Fig.2.8. Se mira los resultados en cada una de ellas.
510. 2 8Ω || 1.666Ω 1.42
Las capacitancias parasitas del transistor están dadas por:
1 1 0. 8 1 (1 ) 1.33 ++ 2.2.213 1 141.77 2 1 44.832 22| |
Por el efecto de Miller se tiene:
Ahora se hallan las constates de tiempo de cada capacitor:
Fig.2.8. Simulación del circuito con sus resultados Se analiza los resultados dados en la siguiente Tabla1. Para sacar el porcentaje error de ellos.
Y por ultimo se hallan las frecuencias de corte:
III RESULTADOS Y DISCUCIONES
A. Amplificador Emisor Común
Parámetro
Teoría
Simulación
% Error
ID (mA)
6.655 mA
6.742 mA
0.01
VBB(v)
2.086 V
2.049 V
0.01
VBE (v)
0.7 V
0.69 V
0.01
VCE (v)
4.04 V
3.90 V
0.03
Tabla1. Ya diseñado el circuito, sacado los resultados finales de nuestro problema a resolver se procede a diseñar nuestra simulación Fig.2.7. Observamos las diferencias que hay entre lo matemático y simulado.
Se corrobora el análisis de frecuencia de corte en el diagrama de Bode. la Fig.2.9.
Fig.2.11. Diagrama de Bode
IV.CONCLUSIONES
Fig.2.9. Diagrama de Bode
El transistor BJT puede actuar como un interruptor apagado dependiendo si su punto de operación está en la zona de corte, o como un interruptor encendido si se encuentra en zona de saturación, y por último si se encuentra en zona activa este actúa como un amplificador. Para la práctica de laboratorio se amplificaron las señales de entrada,
•
B. Amplificador Dreno Común Una vez diseñado el amplificador se procede a simular el comportamiento como se observa en la Fig.2.7.
•
teniendo en cuenta el punto de operación de cada circuito, y calculando cuál es el voltaje máximo que este debe tener a la entrada ya que si sobrepasa ese valor la señal de salida va a estar recortada. Es necesario el análisis de la hoja de especificaciones de cada transistor ya que esta nos permite conocer los valores específicos de la fabricación que tiene, para realizar un correcto análisis. análisis.
•
Fig.2.10. Simulación del Circuito
verificando los resultados obtenidos en el análisis como se observa en la tabla2.
Comparación de parámetros encontrados Parametro
te ori a
si mul aci on
%e rror
ID(mA)
2,098
2,31
1,40
V GG(V )
3,925
3,93
2,93
V GS(V )
-1,886
-0,687
3,43
V DS(V )
4,18
5,39
4,61
Tabla2.
Luego para corroborar la frecuencia de corte graficando el diagrama de bode como se observa la Fig.2.8
REFERENCIAS [1] «2N3684 Datasheet (PDF) - Calogic, LLC». Accedido: sep. 18, 2021. [En línea]. Disponible en: https://pdf1.alldatas-heet.com/datasheet pdf/view/87006/CALO-GIC/2N3684.html [2] «2N3390 Datasheet (PDF) - Fairchild Semiconductor» Ac-cedido: Sep. 18, 2021. [En línea]. Disponible en: https://pdf1.alldatasheet.com/datasheet pdf/view/50003/FAIRCHILD/2N3390.html [3] «savant-disec3b1os-electronicos-circuitos-desistema.pdf». Accedido: sep. 19, 2021. [En línea]. Disponible en: https://bi blioseb.files.wordpress.com/2013/04/savant-disec3b1oselectronicos-circuitos-de-sistema.pdf. [4] «Electronica Integrada_Jacob Millman y Christos C. Hal-kias.pdf». Accedido: sep. 19, 2021. [En línea]. Disponible en: https://es.scribd.com/doc/134364133/ElectronicaIntegrada- Jacob-Millman-y Jacob-Millman-y-Christos-C-Hal -Christos-C-Halkias-pdf. kias-pdf.
