Guía 5-Sistemas Digitales

ESCUELA ESPECIALIZADA EN INGENIRÍA ITCA-FEPADE ELECTRÓNICA INDUSTRIAL PRÁCTICA No.5 INTRODUCCIÓN A SISTEMAS DIGITALES OBJETIVOS: Al finalizar esta práctica el estudiante será capaz de:    

Utilizar un software para simular circuitos lógicos d igitales. Simular el funcionamiento de circuitos digitales utilizando compuertas lógicas básicas. Simular un circuito básico a partir de una función lógica. Utilizar mapas de Karnaugh para simplificar expresiones lógicas.

INTRODUCCIÓN TEÓRICA COMPUERTAS LÓGICAS En esta práctica se estudiará el funcionamiento de las compuertas lógicas básicas y se utilizará el álgebra booleana para describir y analizar circuitos construidos con combinaciones de compuertas lógicas. Estos circuitos se pueden clasificar como circuitos lógicos combinacionales puesto que, en cualquier instante, el nivel lógico en la salida depende de la combinación de los niveles lógicos presentes en las entradas. Un circuito combinacional no posee ningún tipo de característica de memorización y así, su valor depende exclusivamente exclusivamente del valor de sus entradas.

Suma de productos Los métodos de diseño y simplificación de circuitos lógicos requieren que la expresión expresión lógica esté en forma de suma de productos. Ejemplos:

Cuando una de estas expresiones de suma de productos de dos o más términos AND (productos) que se operan con OR. Cada término AND consta de dos o más variables variable s que aparecen en forma complementada complementad a o no complementada.

1

Simplificación de circuitos lógicos Una vez que se ha obtenido la expresión para un circuito lógico, podemos reducirla a una forma más simple que contenga menos términos o variables en uno o más términos. La nueva expresión puede utilizarse para implantar un circuito que sea equivalente al original pero que contenga menos compuertas y conexiones.

MAPAS DE KARNAUGH El mapa de Karnaugh es una herramienta que se utiliza para simplificar una ecuación lógica o para convertir una tabla de verdad en su circuito lógico correspondiente en un proceso simple y ordenado, aunque un mapa de Karnaugh se puede usar para resolver problemas con cualquier número de variables de entrada, su utilidad práctica se limita a cinco variables. Este mapa es igual que la tabla de verdad, es un medio para demostrar la relación existente entre las entradas lógicas y la salida que se busca. Para determinar el circuito final debemos seguir las reglas siguientes: a) Determinar el peso de las variables. (Cuál es el MSB y el LSB). b) El mapa utiliza para su construcción el Código GRAY o r eflejado. c) La agrupación de términos debe ser únicamente de la siguiente manera: Términos no agrupados con no agrupados. Términos agrupados con no agrupados. Términos reagrupados con no agrupados. d) No se permite agrupar términos. Agrupado con reagrupado. Reagrupado con agrupado. A continuación, se dan ejemplos de agrupamientos:

Por pares: El agrupamiento de un par de unos lógicos adyacentes en un mapa K elimina la variable que aparece en forma complementada y no complementada.

2

Por cuádruples: El agrupamiento de un cuádruplo de unos lógicos, elimina las dos variables que aparecen en forma complementada y no complementada.

Por octetos: El agrupamiento de un octeto de unos lógicos, elimina las tres variables que aparecen en forma complementada  y no complementada. 3

4

PROCEDIMIENTO: PARTE 1: OBTENCIÓN DE LA TABLA DE VERDAD A PARTIR DE UN CIRCUITO COMBINACIONAL 1. Simule en Proteus el circuito de compuertas de la figura 1 (Coloque en las entradas A, B y C un arreglo de interruptores para obtener un 0 lógico o un 1 lógico (0 y 5V para TTL) y para el caso de las salidas coloque una resistencia con un Led, para obtener una visualización y poder completar lo que se le pide):

Figura 1: Circuito Combinacional de 3 entradas.

2. Conecte los puentes a A, B y C, en los lugares indicados con las flechas. (Como se indica en el punto 1) 3. Determine la salida de las compuertas 5, 6, y 7, conéctelas de acuerdo a la figura 1. Este circuito posee 3 entradas (A, B y C), y 3 salidas (F1, F2 y F3). (Como se indica en el punto 1) 4. Complete la siguiente tabla de verdad:

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

F1

F2

F3

5. Plantee la expresión booleana de estas compuertas lógicas: 5

F1=_________________

F2=____________________

F3=____________________

6. ¿En qué combinaciones de A, B y C se enciende F1?  _______________________________________________________________________

PARTE 2: REDUCCIÓN DE UNA ECUACIÓN LÓGICA Y COMPROBACIÓN DE SU TABLA DE VERDAD 7. Simule el circuito de la figura 2 8. Escriba la ecuación lógica correspondiente al circuito de la figura 2. (Tome en cuenta las sugerencias del punto 1)

Figura 2: Circuito Combinacional con compuertas AND y OR

9. Anote la tabla de verdad (la cual debe ser obtenida teóricamente) para esta función lógica en la siguiente tabla:

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

F3

10. Reduzca la ecuación lógica a su forma más simple utilizando mapas K.

F3 = _________________________ 6

PARTE 3: OBTENCIÓN DE UN CIRCUITO COMBINACIONAL A PARTIR DE LA FUNCIÓN LÓGICA 11. Obtenga la tabla de verdad correspondiente a la función lógica: F(x) = [(A+B). B]+[(A+B).C]

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

F(x)

12. Reduzca la ecuación lógica a su forma más simple.

F(x)=________________________ 13. Simule el circuito de la figura 3, implementando la lógica no reducida, y compare los resultados de la tabla de verdad del numeral 11. 14. Determine la salida de las compuertas 8 y 9 conectadas como indica la fig ura 3 y llene la tabla de verdad con los datos de la simulación.

Figura 3. Compuertas AND y OR

7

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

F1

F2

15. Plantee las ecuaciones booleanas del circuito: F1=____________________

F2=______________________

PARTE 4: OBTENCIÓN DE LA FUNCIÓN LÓGICA A PARTIR DEL CIRCUITO 16. Determine la tabla de verdad del circuito de la figura 4

Figura 4. Circuito Combinacional de 3 entradas

8

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

F2

17. Escriba la función lógica de este circuito. F2=__________________________________ 18. Reduzca la función lógica a la mínima expresión.

Expresión reducida F2=__________________________________ 19. Obtenga su tabla de verdad.

A

B

C

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1

F2

9