fan-out_OK

Welcome to Computer interfacing

OUTLINE 

Review: DIGITAL DIGITAL COMPONENTS (TTL & CMOS)



TTL LOADING & FAN-OUT



PROP PRO PAGATION DEL DELA AY



INTERFACING TTL TO CMOS



INTERFACING CMOS & TTL



INTERFACING TO THE ANALOG WORLD



INTERFACING SENSOR TO COMPUTER



PARALL ARALLEL EL INTE INTERFACING RFACING



SERIAL INTERFACING



Usb



  Project

Reference 

Digital and Microprocessor Fundamentals Fundamentals,, Willam Kleitz, Prentice Hall, 1997



Digital System, Ronald Ronald J. Tocci, Neal S. Wildmer Wildmer, Prentice Hall, 2003 Turbo Assembler 2.0 User’s User ’s Guide, Borland Inc.



The 8051 Microcontroller Microcontroller,, I. Scott Scott MacKenzie, Prentice Hall, 1995



Microprocessor and interfacing, Douglas V. Hall, 1996



Interfacing sensors to the IBM-PC, John G. Webster Webster,, 1988



Digital Design, John F. Wakerly Wakerly,, 1999



  WEBSITE

Evaluation (Grading) Quiz 1 Quiz 2/paper Project Attendance

: 20% : 20% : 50% : 80% minimum requirement

Are you ready ?

Rangkaian internal NAND Gate 7400 dua-input





Transistor input Q1 berfungsi sebagai sebuah AND gate dan biasanya dibuat dari transistor multiemitter 

  Tujuan totem pole setup   pada dasarnya adalah   untuk meningkatkan karakteristik output.



Bila output adalah HIGH (1), Q4 = OFF (open) dan Q 3 = ON (short)



Bila output adalah LOW (0), Q4 = ON dan Q 3 = OFF



  Karena salah satu transistor selalu OFF, maka arus dari VCC ke ground pada bagian rangkaian tsb berkurang. Page 10

TTL LOADING & FAN-OUT

   Salah

satu hal penting yg perlu difahami adalah  bagaimana menentukan fan-out atau kemampuan output sebuah IC mendrive beban

   Fan-out

  suatu subfamily didefenisikan sebagai   jumlah gerbang dari subfamily yang sama yang dapat dihubungkan ke sebuah output tanpa melebihi rating arus gerbang (gate)



Gambar berikut mengilustrasikan fan-out dengan 10 gerbang yg di-drive dari sebuah gerbang.

TTL LOADING & FAN-OUT

Sepuluh gerbang di “drive” dari sebuah sumber gerbang NAND

TTL LOADING & FAN-OUT   Untuk

menentukan fan-out, kita harus tahu berapa besar arus input yg ditarik gerbang ( I i   ) dan berapa besar arus output gerbang penggerak dapat mensuplai ( I O )



Kemampuan arus output untuk kondisi HIGH disingkat IOH dan disebut arus sumber (source current).



IOH   untuk 7400 adalah maks.  –400 μA (tanda neg atip menandakan arus meningg alkan g erbang )

  Arus

input yg diperlukan oleh kondisi HIGH disingkat I IH  dan untuk subfamily 74XX adalah maks. 40 μA



Untuk mendapatkan fan-out, bagi sumber arus ( –400 μA) dengan arus input untuk sebuah gerbang (40 μA). Fan-out adalah 400 μA/40 μA = 10



Untuk kondisi LOW, arus output maks. subfamily 74XX adalah 16 mA, dan persyaratan arus input 74XX adalah  –1.6 mA. Sehingga juga diperoleh fan-out 10. (16/1.6 = 10)

  Umumnya

fan-out sama untuk kondisi HIGH dan LOW untuk gerbang 74XX. Jika tidak sama, maka digunakan fan-out terendah.

TTL LOADING & FAN-OUT   Karena

level tegangan output LOW mendekati 0V, arus yg sebenarnya akan mengalir ke dalam terminal output dan menuju ke ground. Keadaan ini disebut  s ink current   (lihat gbr)

  Ada

dua gate dihubungkan ke output gate 1. Total sink current = 3.2 mA. Karena arus maks.gate dlm kondisi LOW yg dpt diserap adalah 16 mA, maka gate masih dlm rating IOL

Page 6

TTL LOADING & FAN-OUT   Pd Untuk kondisi   Untuk kondisi kasus ini output Untuk output HIGH, HIGHdan ,pada output LOW, gate 1 memberikan Q3 saturasi Q4 sirkuitnya sama, bagian  –80 A totem ke input cut off. Teg pdpole   Pabrik akan tetapi mengalir transistor Q4 gate 2arus & inioutput (V3. ) = VCC OHArus menggaransi terbalik gbr.) saturasi (ON) dan masih di-(lihat bawah Vr130 VCE bahwa tegangan Arus 40 A(OFF). masuk Q3 cut off rating maks. untuk Vdioda. Lembar antara 2.0V ke setiap input yg Vout kondsi LOW arus output HIGH data pabrik minimum hingga sebenarnya (VOL) merupakan menetapkan output 5.0V akan merupakan arus tegangan yg HIGH typ 3.4V, & dinterpretasikan bocormenjamin terbalik yg melintasi Q4, yg akan sebagai level HIGH mengalir berlawanmempunyai nilai nilai min keadaan (V ). Juga anIHdgn arah panah typical 0.2V dan terburuk 2.4V. tegangan 0.8V emiter. nilai maks 0.4V yg Artinya input gate maksimum hingga ditetapkan berikutnya pd harus 0V akan manual data pabrik. diinterpretasikan diinterpretasikan dari juga teg 2.4 s/d 5.0V   Kita harus sebagai LOW (VIL). sebagai level HIGH. memperhatikan Karena itu, level-level harus spesifikasi dipertimbangkan tegangan input dan spesifikasi level teg output yg dpt input (VIH, VIL). diterima.

INPUT/OUTPUT VOLTAGE & NOISE MARGIN ini memberikan margin yg kecil bagi error, yg disebut nois e marg in . Misalnya VOL   tidak digaransi jika melebihi 0.4V, dan V IL   bisa setingga 0.8V untuk tetap diinterpretasikan sebagai LOW. Karena itu kita mempunyai noise margin 0.4V (0.8V – 0.4V), lihat gbr.

  Nilai-nilai

INPUT/OUTPUT VOLTAGE & NOISE MARGIN

INPUT/OUTPUT VOLTAGE & NOISE MARGIN Parameter

Minimum

Typical

Maximum

0.2V

04V

Noise margin

0.8V

= 0.4V

VOL VIL VOH

2.4V

VIH

2.0V

Contoh: Hitung tegangan dan arus pada gbr 1,  jika semua gerbang adalah TTL standar (74XX) a. b. c.

Hitung Va dan I a untuk gambar 1.a Hitung Va , Vb , dan Ib untuk gambar 1.b Hitung Va , Vb , dan Ib untuk gambar 1.c

Solusi: (a) Output gate 3 = LOW. Gunakan Va = 0.2V (typical). Karena output gate 3 = LOW, maka gate 3 menerima arus (sink) dari tiga gate 4, 5 & 6. Nilai typical utk semua IIL = 1.6 mA; Jadi Ia = 4.8 mA ( 1.6 mA 1.6 mA 1.6 mA) (b) Resistor 100 ke gnd memberikan level LOW pada input. IIL typical = 1.6 mA,yg mengalir ke 100 , membuat Va =1.6 mA x 100 = 0.16V. Teg 0.16V pada Va akan dikenali sebagai level LOW (VIL = 0.8 V max),  jadi gate AND memberikan output level

3.4V

Noise margin = 0.4V

INPUT/OUTPUT VOLTAGE & NOISE MARGIN Parameter

Minimum

VOL

Typical

Maximum

0.2V

0.8V

Noise margin

0.4V

= 0.4V

VIL VOH

2.4V

VIH

2.0V

Contoh: Hitung tegangan dan arus pada gbr 1,  jika semua gerbang adalah TTL standar (74XX) a. b. c.

Hitung Va dan I a untuk gambar 1.a Hitung Va , Vb , dan Ib untuk gambar 1.b Hitung Va , Vb , dan Ib untuk gambar 1.c

Solusi: (c) IIH ke gate OR = 40 µA; karena itu teg Va = 5V – (10 k x 40 µA) = 4.6V . Level output gate OR menjadi HIGH (VOH), membuat Vb = 3.4V dan Ib = 3.4V / 4.7k = 723 µA. Arus ini di bawah rating maks dari gate OR (IOH = 800 µA max). Karena itu gate OR tidak akan terbakar 

3.4V

Noise margin = 0.4V

INPUT/OUTPUT VOLTAGE & NOISE MARGIN

Tabel 1 - Worst-Case Values for Interfacing Considerations* Paramater

4000B CMOS

74HCMOS 74HCTMOS 74TTL

74LSTTL

74ALSTTL

VIH(min) (V)

3.33

3.5

2.0

2.0

2.0

2.0

VIL(max) (V)

1.67

1.0

0.8

0.8

0.8

0.8

VOH(min) (V)

4.95

4.9

4.9

2.4

2.7

2.7

VOL(max) (V)

0.05

0.1

0.1

0.4

0.4

0.4

IIH(max) ( A)

1

1

1

40

20

20

IIL(max) ( A)

 ─ 1

 ─1

─1

─ 1600

 ─ 400

 ─ 100

IOH(max) (mA)

 ─ 0.51

 ─4

─4

─0.4

─ 0.4

 ─ 0.4

IOL(max) (mA)

0.51

4

4

16

8

4

*All values are for V supply = 5.0 V

 

PULSE TIME PARAMETERS: (Rise Time, Fall Time & Propagation Delay) Hingga kini kita menggunakan pulsa-pulsa ideal untuk Propag ation delay  s lope    Fall Bukan Pada time (tf  gbr  hanya   rise , waktu kemiringan timesudah turun)   (tr  ditimbulkan , waktu adalah ( terbiasa naik) ) waktu oleh gelombang adalah   keterbatasan di mana waktu input pulsa yg dan kecepatan turun diperlukan output daripada pensaklaran titik oleh90% tebing suatu ke bentukgelombang input & juga output. Tetapi sebenarnya, pulsa-pulsa tsb transistor pulsa titik naik 10% dan untuk tebing (transistor bangkit turun, tetapi dari switching titik 10%speed) terjadi hingga delay karena mencapai pada adanya gelombang titik 90%. muatan Untuk input kapasitif  untuk pulsa tidaklah 5V, ideal seperti kotak. Pulsa-pulsa tsb memerlukan waktu bagi ation level propag sebesar merambat internal tersimpan (propagasi) titik 10% ygtersebut tak melalui dikehendaki adalah suatu 0.5V IC kedan output yang tiitik 90% adalah disebut 4.5V level digital bangkit dari 0 ke 1 dan turun dari 1 ke 0. delay   (tPLH untuk dan tPHL).

PULSE TIME PARAMETERS: (Rise Time, Fall Time & Propagation Delay)

Pada gbr diperlihatkan panjang waktu untuk pulsa input untuk mencapai output gerbang IC. Titik pengukuran spesifik (1.5V untuk seri TTL standar) yg digunakan sebagai referensi. Propagation delay time pada output untuk merespon pada arah LOW-ke-HIGH diberi label tPLH dan arah HIGH-ke-LOW diberi label tPHL

PULSE TIME PARAMETERS: (Rise Time, Fall Time & Propagation Delay) Contoh: Propagation delay time untuk gerbang NOR 7402 yg diberikan dalam manual data TTL adalah tPLH = 15 ns dan t PLH = 15 ns dan. Buat sketsa dan label pulsa input dan output nya

PEGEMBANGAN SERI TTL 



Pengembangan rangkaian TTL standar adalah pengurangan nilai resistor  internal.  Akan meningkatkan konsumsi daya (dissipation), yg berakibat buruk.



Tetapi menurunkan konstanta waktu R x C internal yg mempengaruhi waktu tunda propagasi (propagation delay).



Hasil pengembangan adalah seri 74HXX yg mempunyai hampir setengah waktu tunda propagasi tetapi mempunyai konsumsi daya hampir dua kali lipat dari seri TTL standar.



Hasilkali   delay time dgn   daya (disebut speed-power product), merupakan bilangan yg menunjukkan bilangan kebaikan (figure of merit ) suatu keluarga IC.



Seri lainnya adalah 74LXX yg juga telah dikembangkan dengan menggunakan pendekatan yg berlawanan. Resistor internal ditingkatkan, sehingga mengakibatkan penurunan konsumsi daya



Tetapi seri 74HXX dan 74LXX saat ini telah digantikan dengan TTL Schottky dan seri CMOS.

PEGEMBANGAN SERI TTL SERI TTL SCHOTTKY

  Umumnya keterbatasan kecepatanmuatan seri TTL standar disebabkan muatan penempatan dioda Schottky, lebih pada basis dilewatkan ke   Dgn kapasitif dan dalam basis transistor. Transistor pd dasarnya bekerja pd daerah kolektor, transistor tetap berada di bawah deep saturation. cutoff dan saturation. Bila transistor saturasi, muatan akan mengumpul di   Dioda Schottky adalah dioda yg mempunyai sambungan metal khusus yg daerah basis dan ketika di-switch ke daerah cutoff, muatan yg tersimpan yg mengurangi muatan kapasitif dan meningkatkan kecepatan switching. harus di-dissipasikan memakan waktu, yang menyebabkan waktu tunda.   Dgn menggunakan  S chottky-clamped trans is tor   dan mengurangi nilai-nilai  Schottky Logic mengatasi masalah saturasi dan muatan-muatan yang resistor, maka propag aton delay berkurang dgn faktor 4 dan konsumsi daya tersimpan dgn memasang dioda Schottky pd junction basis-ke-kolektor  hanya dua kali. Karena itu  s peed-power produc t   seri TTL 74SXX meningkat seperti pd gambar. sekitar setengah dari seri TTL 74XX (lebih rendah, lebih baik)

PEGEMBANGAN SERI TTL SERI TTL SCHOTTKY 

Low-power S chottky (LS ) .   Dgn menggunakan teknik-teknik integrasi berbeda dan peningkatan nilai-nilai resistor internal, disipasi daya TTL Schottky berkurang secara signifikan.  S peed-power produc t   seri TTL 74LSXX sekitar sepertiga dari seri 74SXX dan sekitar seperdelapan dari seri 74XX.



 A dvanced Low-P ower S chottky (A LS ) .   Pengembangan lebih lanjut pd seri 74LSXX mengurangi propag ation delay time  dari 9 menjadi 4 ns dan disipasi daya dari 2 menjadi 1 mW per gate. Seri 74ALSXX dan 74LS dengan cepat menggantikan seri 74XX standar dan 74SXX karena peningkatan kecepatan dan daya.



  Fast. Proses integrasi yg baru yg disebut oxide is olation (juga yg digunakan oleh seri ALS) telah mengurangi propagation delay pada seri 74FXX di bawah 3 ns. Pada proses ini, transistor diisolasi dari yg lainnya, tidak dgn cara bias mundur, tetapi dgn menggunakan sebuah kanal oksida yg sebenarnya. Hal ini mengurangi ukuran device secara dramatis, dan pd gilirannya mengurangi kapasitansi secara keseluruhan sehingga mengurangi propagation delay.

PEGEMBANGAN KELUARGA CMOS KELUARGA CMOS 

Keluarga TTL menggunakan transistor bipolar (NPN dan PNP). CMOS (complementary metal-oxide  s emiconductor ) menggunakan pasangan transistor complementer (tipe N dan tipe P) disebut MOSFET ( metal-oxide  s emiconductor field effect trans is tor ).



MOSFET juga digunakan pada keluarga IC MOS lainnya termasuk PMOS, NMOS dan VMOS yg banyak digunakan untuk large-scale memory dan mikroprosesor dalam kelompok LSI dan VLSI.



Keuntungan MOSFET dibanding transistor bipolar adalah bahwa input ke suatu MOSFET secara elektris diisolasi dari MOSFET lainnya (lihat Gbr), memberikan impedansi input yg tinggi.

Gbr. Diagram yg disederhanakan dari transistor bipolar dan field effect; (a) Transistor bipolar NPN yg digunakan pada TTL; (b) MOSFET kanal N yg digunakan pada IC CMOS.

PEGEMBANGAN KELUARGA CMOS KELUARGA CMOS   MOSFET

kanal N mirip dgn transistor bipolar NPN yaitu menggunakan dua  junction NP secara back-to-back, dan arus tidak akan mengalir kepadanya hingga tegangan positip diberikan pada basis (atau pada gate dalam hal MOSFET). Lapisan silikon dioksida (SiO2) antara material gate dan subtrat (basis) P MOSFET mencegah arus gate dari aliran, yg memberikan impedansi input yg tinggi dan konsumsi daya yg rendah.



MOSFET pd Gambar adalah divais dlm keadaan OFF karena tidak ada pembawa negatip pada material P yg menyebabkan arus mengalir. Namun, arus konvensional akan mengalir ke bawah dari drain ke source jika pada gate diberikan tegangan positip terhadap substrat. Tegangan tsb menyebabkan medan listrik pd lapisan SiO2, yg menolak cukup banyak muatan-muatan positip dlm material P untuk membentuk sebuah kanal muatan-muatan negatip di sebelah kiri material P. Hal ini mengizinkan elektron-elektron untuk mengalir dari source ke drain (arus konvensional mengalir dari drain ke source). Kanal yg terbentuk itu disebut kanal N karena mengandung pembawa-pembawa negatip.

PEGEMBANGAN KELUARGA CMOS KELUARGA CMOS 

  MOSFET kanal P berlawanan dengan kanal N, dibangun dari materialmaterial PNP. Kanal dibuat dgn menempatkan tegangan negatip pada gate terhadap substrat.



Penggunaan MOSFET kanal N dengan komplemennya MOSFET kanal P, maka dapat dibangun sebuah inverter  MOS (metal oxide-semiconductor) sederhana seperti yang diperlihatkan pada Gambar di samping.

Gambar.2-70 Inverter CMOS yg dibangun dari transistor kanal N kanal P komplementer 

KELUARGA CMOS

(b)

A

Q1

Q2

Z

0

OFF

ON

1 (5V)

1

ON

OFF 0 (0V

KELUARGA CMOS

(b)

A

B

Q1

Q2

Q3

Q4

Z

0

0

OFF

ON

OFF

ON

1

0

1

OFF

ON

ON

OFF

1

1

0

ON

OFF OFF

ON

1

1

1

ON

OFF ON

OFF

0

KELUARGA CMOS

KELUARGA CMOS

KELUARGA CMOS

(b)

A

B

Q1

Q2

Q3

Q4

Z

0

0

OFF

ON

OFF

ON

1

0

1

OFF

ON

ON

OFF

0

1

0

ON

OFF OFF

ON

0

1

1

ON

OFF ON

OFF

0

PEGEMBANGAN KELUARGA CMOS CMOS AVAILABILITY Keluarga CMOS memberikan hampir semua fungsi yang sama dengan yang tersedia dalam keluarga TTL, lagi pula CMOS telah menyediakan beberapa fungsi-fungsi “tujuan khusus” yang tidak tersedia pada TTL. Keluarga CMOS, seperti halnya TTL mempunyai beberapa subfamily-subfamily atau seri-seri yang semuanya mempunyai spesifikasi kinerja yang lebih baik dari yang sebelumnya. Seri 4000.   Seri 4000 (atau pengembangan 4000B) adalah merupakan CMOS orisinil. Seri ini populer karena menawarkan konsumsi daya yg sangat rendah dan dpt menggunakan batterai. Seri ini jauh lebih lambat dari seri-seri TTL dan mempunyai proteksi electros tatic dis charg e  yang rendah. Tegangan catu daya pada IC dapat berada dalam rentang +3V s/d +15V dengan input levelsatu minimum sama dengan ⅔   VCC dan input level-0 maksimum sama dengan ⅓ VCC.

PEGEMBANGAN KELUARGA CMOS CMOS AVAILABILITY Seri 40H00. Seri ini didesain untuk lebih cepat dari seri 4000. Seri ini telah mengatasi beberapa keterbatasan kecepatan tetapi masih tetap jauh lebih lambat dari LSTTL. Seri 74C00.   Seri ini dikembangkan untuk menyamai kompatibilitas pin keluarga TTL, membuat bisa dipertukarkan lebih mudah. Seri ini menggunakan skema penomoran yang dengan TTL hanya diawali dengan 74C. Seri ini juga mempunyai keuntungan daya rendah dibandingkan keluarga TTL tetapi masih tetap jauh lebih lambat. Seri 74HC00 & 74HCT00. Seri 74HC00 (CMOS kecepatan-tinggi) dan 74HCT00 (CMOS kecepatan-tinggi, kompatibel TTL) menawarkan pengembangan yang sangat besar daripada seri 74C00. Seri HC/HCT secepat seri LSTTL dan tetap mengkonsumsi daya lebih rendah, tergantung pada frekuensi operasinya. Pin nya juga kompatibel (HCT juga kompatibel level tegangan input/output) dengan keluarga TTL, masih menawarkan imunitas noise yg lebih besar dan tegangan yg lebih besar dan temperature operating rang es . Pengembangan lebih lanjut HC.HCT adalah Advanced CMOS Logic (ACL) dan Fairchild Advanced CMOS Technology (FACT) series, yg mempunyai karakteristik operasi lebih baik.

PEGEMBANGAN KELUARGA CMOS CMOS AVAILABILITY Emitter Coupled Logic Desain keluarga lainnya untuk aplikasi kecepatan yg sangat tinggi adalah Emitter Coupled Logic (ECL). ECL muncul dgn dua seri yaitu ECL 10K dan ECL 100K yg sangat cepat (extremely fast) dengan   propagation delay time serendah 0.8 ns. Kecepatan ini sangat baik untuk sistem-sistem komputer mainframe yg memerlukan jumlah operasi-operasi per detik yg tinggi, tetapi tidak memperhatikan pd konsumsi daya yg tinggi. ECL kecepatan tinggi dicapai dgn tidak membiarkan transistor  saturasi; Kenyataannya, Dasar untuk level HIGH dan LOW ditetapkan oleh transistor di dalam penguat diferensial yg lebih konduksi. Pengembangan Teknologi-teknologi Logika Digital Baru Penelitian divais-divais logika yg dapat beroperasi pd frekuensi lebih tinggi dan dpt dikemas dlm IC yg lebih padat terus dilakukan. Para perancang mempunyai harapan yg besar untuk teknologi-teknologi baru seperti integrated injection logic (I2L), silicon-sapphire (SOS), galium arsenide (GaAs), dan Josephen junction circuits. Pada akhirnya, propagation delay akan diukur dlm picosecond, dan kepadatan-kepadatan sirkuit akan memungkinkan superkonduktor saat ini untuk membuat komputer desktop di masa depan

PEGEMBANGAN KELUARGA CMOS

INTE R FAC ING LOGIC FAMILIES Parameter-parameter utama untuk dipertimbangkan adalah termasuk kecepatan, disipasi daya, ketersediaan (availability), jenis-jenis fungsi, kekebalan derau (noise immunity), frekuensi operasi, output-drive capability dan interfacing. Bagaimanapun, yg pertama dan utama adalah perhatian pd kecepatan dan daya. Tabel 2-14 menunjukkan propagation delay, power  dissipation, dan speed-power product untuk keluraga-keluarga yang paling populer.

PEGEMBANGAN KELUARGA CMOS

INTER FAC ING of TTL to CMOS Kita mulai melihat pada masalah yang mungkin timbul bila interfacing TTL seri 7400 ke CMOS seri 4000B. Gambar 2-71 menunjukkan spesifikasi tegangan input dan output keduanya, dgn asumsi bahwa 4000B dicatu dgn suplai +5V.

PEGEMBANGAN KELUARGA CMOS

INTER FAC ING of TTL to CMOS Bila gerbang TTL digunakan untuk mengemudikan gerbang CMOS, tidak ada masalah untuk output level LOW karena TTL menjamin output level-LOW maksimum 0.4V, dan CMOS akan menerima tegangan hingga 1.67V (⅓  VCC) sebagai input level-LOW. Tetapi utk level HIGH, output TTL dpt sekecil 2.4V sebagai HIGH. CMOS menghendaki sedikitnya 3.3V sebagai level input HIGH. Karena itu, 2.4V tidak dapat diterima karena berada dlm uncertain region. Namun, sebuah resistor  dapat diberikan antara input CMOS ke VCC seperti yg ditunjukkan pd Gambar  2-72 untuk mengatasi masalah input level HIGH.

PEGEMBANGAN KELUARGA CMOS

INTER FAC ING of TTL to CMOS

Hal lain yg perlu dilihat saatLOW, interfacing adalah level-level arus semua Pada Gambar di atas, dgn pd Vout1 7404 akan menerima (sink) arus dari gerbangdari dilibatkan. Pada ini, 7404 dapat menerima (sink) 16 mA, yg resistor 10 k dan IILkasus dari 4069B membuat Vout2 HIGH. DgnIOL Vout1 HIGH, cukupresistor mudah untuk 4069B (1 μA) ditambah dari resistor k (5V/10 maka 10 k IIL akan “menarik ke atas”   arus tegangan pd Vin210 hingga 5V, k = 0.5 mA). IOH 7404 ( ─ 400LOW. μA) tdk masalah dgn  pull-up resistor res pull-up is tor  7404 menyebabkan Vout2 menjadi Resistor 10 karena k disebut dan tidak akan memberikan arus digunakan untuk membangkitkan output gerbang TTL mendekati 5V bila TTL dalam keadaan output HIGH. Dgn Vout1 HIGH, tegangan pd Vin2 akan menghampiri 5V karena arus yg masuk ke 4069B juga rendah(≈ 1 μA) sehingga drop tegangan pd 10 k tidak signifikan, memberikan tegangan menghampiri 5V pada Vin2 (atau tepatnya Vin2 = 5V – 1 μA x 10 k = 4.99V).

PEGEMBANGAN KELUARGA CMOS

INTER FAC ING of CMOS to TTL Ketika mengemudikan TTL dari CMOS, level-level tegangan tidak ada masalah karena CMOS akan mengeluarkan sekitar 4.95V untuk HIGH dan 0.05V untuk LOW, yg lebih mudah diinterpretasikan oleh gerbang TTL. Untuk kondisi output HIGH (Gambar 2-73a), CMOS 4069B dapat memberikan Tetapi level-level arus dapat diperhatikan lebih nyata karenaarus CMOS 4000B (source) arus maksimum 0.51 mA, yang cukup untuk mensuplai input level mempunyai besar. (Bagaimanapun 74C HIGH (IIH) keketerbatasan satu inverter arus 7404.output Tetapi yg untuk kondisi output LOW,seri-seri 4069B dapat dan 74HC mempunyai kemampuan arus output yguntuk lebiharus baik) Gambar 2-73  juga menarik (sink) hanya 0.15 mA yang tidak cukup input level LOW menunjukkan arus input/output yg mengalir ketika interfacing CMOS ke TTL. (IIL).

PEGEMBANGAN KELUARGA CMOS

INTER FAC ING of CMOS to TTL Pada umumnya CMOS seri 4000B mempunyai yang sama padalain, kemampuan Jika penyangga digunakan untuk masalah mengemudikan seri TTL misalnya arus kemudi Untukmerujuk mengurangi masalah, TTL duauntuk gerbang khusus, katakanlah serioutput 74LS, low. kita harus pada databook menentukan penyangga (buffer) 4050 dan penyangga pembalik secara khusus berapa banyak beban yang akan dihubungkan tanpa 4049 melebihi batas arus dirancang untuksebenarnya menyediakan arus output high sepuluh untuk mengatasi masalahooutput. (4050B dapat mengemudikan beban 74LS). Tabel masalah interfacing. Mereka mempunyaidan kemampuan IOL =seri 4.0 2-15 merangkum tegangan input/output spesifikasimengemudikan arus pada sejumlah mA = ─   0.9 mA yang yang memungkinkan cukup untuk mengemudikan dua beban 74XXTTL TTL dan dan IOH CMOS populer, kita untuk menetapkan parameterseperti yang ditunjukkan Gambar 2-74. parameter interfacing danpada karanteristik-karakteristik family dengan mudah.

PEGEMBANGAN KELUARGA CMOS

INTER FAC ING of CMOS to TTL Tabel 2-15. Worst-Case Values for Interfacing Considerations* Paramater

4000B CMOS

74HC MOS

74HCT MOS

74TTL

74LS TTL

74ALS TTL

VIH(min) (V)

3.33

3.5

2.0

2.0

2.0

2.0

VIL(max) (V)

1.67

1.0

0.8

0.8

0.8

0.8

VOH(min) (V)

4.95

4.9

4.9

2.4

2.7

2.7

VOL(max) (V)

0.05

0.1

0.1

0.4

0.4

0.4

IIH(max) (A)

1

1

1

40

20

20

IIL(max) (A)

-1

-1

-1

-1600

-400

-100

IOH(max) (mA)

-0.51

-4

-4

-0.4

-0.4

-0.4

IOL(max) (mA)

0.51

4

4

16

8

4

*All values are for V supply = 5.0 V