Entrenamiento HP3070

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1. Equipos de Prueba In Circuit Test HP3070 Los sistemas de prueba HP3070 proveen una gran variedad de capacidades de prueba de tarjetas. Estos sistemas realizan in-circuit, prueba funcional o combinacional en tarjetas con circuitos digitales, analogicos e hybridos.Ademas, existen opciones disponibles para aumentar la capacidad y funcionalidad de cada sistema base. Cada sistema es modular en su configuracion , asi existe la flexibilidad de actualizar el sistema en el futuro. El proposito de este capitulo es conocer los sistemas de prueba HP3070 Series 3. Alguno temas incluidos en este capitulo son: - Una descripcion general de cada tipo de sistema de prueba de tarjetas. - Una vista al hardware de los sistemas de prueba. 1.1.Estructura

de la familia HP3070.

Muchos sistemas de prueba consituyen la familia HP3070. Esta seccion presenta informacion general respecto a la funcionalidad de cada sistema. Para mayor informacion respecto a un sistema especifico, ver los manuales de la familia HP3070. La organizacion de la familia de sistema de prueba de tarjetas HP3070 provee una solucion efectiva en costo que satisface sus requerimientos de prueba. Cada sistema es escalable, de tal manera que se pueden incluir un mayor alcance de pruebas o extender las capacidades de pruebas en el futuro.La Figura 1- 1 muestra los varios sistemas de prueba de la familia HP3070 y algunas caracteristicas opcionales que se pueden añadir a cualquier sistema. Dentro de la familia HP3070 , existen subgrupos de sistemas de bajo costo para usuarios que nunca requeriran la capacidad completa de un sistema grande. Los subgrupos, los cuales determinan el maximo numero de modulos que pueden ser instalados en la cabeza de prueba (testhead) del sistema estan identificados como sigue: -

HP307x sistema de cuatro modulos -- puede contener de uno a cuatro modulos. HP317x sistema de dos modulos –puede contener uno o dos modulos. HP327x sistema de un modulo – puede contener solo un modulo.

Los primeros tres digitos identifican solo el maximo numero de modulos; el ultimo digito (“x”)identifica el tipo de prueba que el sistema puede realizar, como se explica a continuacion. 1.1.1

Sistemas de Prueba In-Circuit Test. Los sistemas HP3073 y HP3173 realizan pruebas in-circuit de tarjetas analogicas, digital e hybridas asi como pruebas funcionales analogicas. Estos sistemas pueden automaticamente desarrollar pruebas para componentes individuales en una tarjeta impresa (PCBA). Cada prueba se basa en aislar el componente individual y entonces probar esa parte especifica. Para aislar un componente digital, los dispositivos conectados el componente (upstream) son sobremanejados overdriven o deshabilitados para la prueba. Los componentes analogicos pueden ser aislados usando la tecnica de “guardas” (bus g). Una introduccion a estos metodos de prueba son descritos depsues en este curso. Los sistemas estandar pueden producir vectores de prueba a una relacion maxima de 6MP/s (Millones de Patrones por segundo). La principal diferencia entre un sistema In-circuit y otros sistemas incluye las especificaciones del sistema, configuracion fisica y capacidades de prueba digital.

1.1.2.Sistemas

de Prueba funcional.

Los sistemas HP3074 y 3174 realizan pruebas funcionales analogicas y digitales de tarjetas impresas. Una prueba funcional verifica la operacion de un componente basado en como este interactua dentro del circuito. Las pruebas funcionales analogicas, aplican un estimulo a un circuito y mide su respuesta. Pruebas funcionales digitales usa vectores (patrones de bits) para probar un circuito.

Pag 1 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Los componentes digitales defectuosos pueden ser localizados por las respuestas obtenidas en el circuito en el nodo que falla en el componente. Los sistemas de prueba funcional pueden tambien usar un diccionario de fallas. Este diccionario es una tabla de observacion para determinar donde ocurrio una falla digital, basado en la salida de la tarjeta. Pueden ser actualizados sistemas HP3074 y HP3174 con diferentes opciones como la opcion InCircuit Test , los cuales añaden la generacion de pruebas automaticas.

Figura 1- 1 Familia de Prueba HP3070. 1.1.3.Sistemas

de Prueba combinacional.

Los sistemas HP3075 y HP3175 combinan ambas capacidades de prueba de tarjetas, prueba incircuit y prueba funcional en un sistema. Cada sistema puede ser configurado para una velocidad maxima de generacion de vectores de 6, 12 y 20 MP/s . 1.1.4 Sistemas

de Prueba Funcional Serial.

Los sistemas de prueba de comunicaciones HP3079CT estan diseñados para pruebas funcionales seriales de protocolos seriales estandares tales como ISDN, PCM, TDM: El usuario puede diseñar pruebas funcionales usando el lenguaje de Prueba Serial (Serial Test Languaje) de HP. STL deja a los usuarios asignar multiples secuenciadores para procesar un bit serial en la prueba.Tambien , STL puede usar muliples bits sincronos o asincronos simultaneamente , esto incrementa la salida del sistema (througHPut).

Pag 2 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.1.5 Sistema de Prueba de Procesos. Los sistemas HP3072 y HP3172 realizan HP testjet, analog in-circuit , y prueba de cortos y abiertos. Primordialmente, una solucion de prueba de bajo costo, cada sistema puede detectar las fallas mas comunes encontrados en lineas de produccion de SMT, tales como cortos, abiertos y partes equivocadas o faltantes.Ademas de sus capacidades de prueba analogica, una tecnica de prueba llamada HP testjet puede ser usada para detectar abiertos en dispositivos de SMT. 1.1.6 Compatibilidad

de sistemas de un solo modulo.

Excepto por las siguientes notas, los sistemas HP327x son totalmente compatibles con los sistemas de cuatro y dos modulos. El modulo simple es igual que el modulo 3 en los sistemas de dos y cuatro modulos. - Un sistema HP327x no puede realizar algunas funciones , como ThrougHPut multiplier , que requiere mas de un modulo en la cabeza de prueba. Existen algunas tecnicas de prueba individual que no trabajaran en un sistema de un solo modulo. - Con el sistema HP3070, se puede escribir una prueba en un sistema pero correr la prueba en un sistema que tiene diferente configuracion. En este caso, el archivo de board “config” requerira la sentencia “target” para especificar el tipo de sistema en el cual la prueba sera ejecutada. La misma regla aplica a un sistema de un solo modulo. Por ejemplo, la siguiente sentencia corresponde a un sistema HP3273, el cual tiene una relacion de patrones de 6 MP/s. target HP3073 standard

Observe que el ejemplo especifica un sistema HP3073, y no un sistema HP3273, eso es porque la sentencia “target” no es afectada por el numero de modulos en el sistema. 1.1.7.

El fixture estandar de dos modulos, configurado para el modulo 3, es usado en el sistema de un solo modulo.

Actualizaciones del sistema HP3070.

La arquitectura escalable permite incluir nuevas soluciones de prueba en el sistema de prueba sin sacrificar la inversion original en el sistema HP3070. Muchas opciones se encuentran disponibles para actualizar el sistema a un sistema diferente, añadir mas capacidades de hardware y añadir nuevas opciones de software.Las opciones de estos sistemas son: -

Combinatorial Testing Serial Functional Testing HP Dynamic Test Access Suite HP ThrougHPut Multiplier HP Interconnect Plus (Advanced Boundary Scan) Increased Vector rates. Increased node counts Advanced quality tools Dual well Shared Wiring HP Polarity Check HP Multiple Boards Versions HP Flash70 HP Drive thru HP Connect Check HP Testjet

Pag 3 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 1.2.Hardware del Sistema de Prueba.

Figura 1- 2 Sistema de Prueba HP3070 Series 3 Un sistema de prueba HP3070 consiste de una cabeza de prueba (testhead), una bahia de soporte (support bay), controlador de la cabeza de prueba, (testhead controller), y un manejador de tarjetas opcional (optional board handler). Algun hardware en los sistemas HP3070 , como el controlador , se encuentra en los gabinetes de un lado de la cabeza de prueba. Algunos sistemas como el 3075 tambien incluyen una bahia de soporte. La apariencia actual del sistema puede variar si es un sistema HP3070 nuevo o si es un sistema de la familia HP3070 actualizado a Series 3 o alguna otra combinacion que incluyen algunas opciones. La Figura 1- 2 muestra un ejemplo de un sistema de prueba HP3070 Series 3. Esta seccion cubre las partes comunes que forman el hardware del sistema de prueba en los sistemas HP3070. 1.2.1. Que son los

sistemas “Quad-” , “Dual-” y “Single-Module” ?

Los terminos “quad”, “dual” y “single” , usados aqui, se refieren al maximo numero de modulos que un sistema puede tener, no al numero de modulos actualmente instalados en ese sistema. Por ejemplo, un sistema “quad-module” puede tener solo uno o dos modulos instalados, pero puede ser actualizado para tener tres o cuatro modulos. Un sistema “dual-module” puede tener uno o dos modulos pero no mas. Un sistema “single-module” no puede tener mas de un modulo. Los sistemas HP307x son llamados sistemas “quad-module”. La cabeza de prueba de un sistema “quad-module” puede tener un maximo de cuatro modulos y tiene una capacidad de nodos maxima de 2600 , o 5200 con tarjetas de doble densidad. Los sistemas “quad-module” requieren una bahia de soporte para las fuentes de alimentacion DUT y para instrumentos de medicion externos opcionales. Los sistemas HP317x son llamados sistemas “dual-module”. La cabeza de prueba de un sistema “quad-module” puede tener un maximo de dos modulos y tiene una capacidad de nodos maxima de 1300 , o 2600 con tarjetas de doble densidad. Los sistemas “dual-module” no requieren una bahia de soporte , asi que ocupan menos espacio que un sistema “quad-module”. Debido a que las fuentes se encuentran en la cabeza de prueba , un sistema de dos modulos no puede ser actualizado a uno de cuatro.

Pag 4 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Los sistemas HP327x son llamados sistemas “single-module”. La cabeza de prueba de un sistema “single-module” puede tener no mas de un modulo y tiene una capacidad de nodos maxima de 650 , o 1300 con tarjetas de doble densidad. Los sistemas “single-module” no requieren una bahia de soporte. El sistema de un solo modulo requiere un espacio considerablemente menor que un sistema de dos modulos debido a que la cabeza de prueba es solo la mitad del tamaño. Las Fuentes de alimentacion DUT se encuentran contenidas en el espacio normalmente disponible para el modulo 2 en un sistema de dos modulos.

1.2.2 Cabeza

de Prueba.

La cabeza de prueba (testhead) contiene los recursos del hardware requerido para la ejecucion de pruebas. Dependiendo del tipo de sistema de prueba, pueden ser realizadas las siguientes pruebas. - Shorts & opens - Analog In-Circuit & Functional - Digital in-circuit and Functional - Mixed testing Un fixture de prueba provee la interface entre la cabeza de prueba y la tarjeta bajo prueba (UUT).Las tarjetas pueden ser cargadas dentro y fuera del fixture de prueba manualmente por un operador, o, excepto en el caso de un sistema single-module, automaticamente por un Board Handler. Un modulo es una caja de tarjetas instalada en la cabeza de prueba .En un sistema de cuatro modulos, la cabeza de prueba tiene un maximo de cuatro modulos. Estos modulo estan designados de “0” a”3” como se muestra en la Figura 1- 3. Un sistema de dos modulos, en un lado, contiene un maximo de dos modulos. Estos modulos estan designados como “2” y “3” en la Figura 1- 3. Los modulos “0” y “1” en un sistema de dual-module no existen, debido a que este espacio esta reservado para el sistema y las fuentes DUT. Un sistema single-module (modulo sencillo), puede tener solo un modulo, designado como “modulo 3” en la Figura 1- 3. La cabeza de prueba en este sistema es la mitad de tamaño (mitad izquierda) de las cabezas de prueba de los sistemas de dos y cuatro modulos. El espacio usado por el modulo 2 en otros sistemas esta reservado para el sistema y las fuentes DUT..

Figura 1- 3 Designacion de modulos La cabeza de prueba tiene contacto con el fixture a travez de los pines de interface de los modulos que pueden ser identificados por su localidad Bank-Row-Column (BRC). Como se muestra en la Figura 1- 3, la cabeza de prueba esta dividida en dos bancos para un sistema de cuatro modulos: Banco

Pag 5 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

1 en la derecha y banco 2 en la izquierda (tal como se ve desde el frente de la cabeza de prueba ). Los sistemas de dos modulos estan limitados a usar el banco izquierdo, banco 2. Dentro de cada banco hay 23 renglones (rows) y 78 columnas. Debido al tipo de tarjetas que pueden ser usadas, la designacion de brc puede ser de 5 o 6 digitos: - Cinco digitos (b rr cc) Los cinco digitos identifican una tarjeta single density, esto es, una tarjeta la cual contiene solamnete un renglon de pines. b identifica el banco, rr identifica el renglon donde se localiza la tarjeta, y cc identifica la columna del pin. - Seis digitos (b rr 1cc) Los seis digitos identifican una tarjeta double density. Las tarjetas double density contienen dos renglones de pines. b identifica el banco, rr identifica el renglon donde se localiza la tarjeta,1 identifica el segundo renglon de pines en la tarjeta double density y cc identifica la columna del pin.

1.2.2.1

Modulo de Prueba.

El modulo de prueba es una “caja” instalada en la cabeza de prueba . Hasta cuatro modulos pueden estar instalados en un sistema de quad-module, dos modulos en un sistema duall-module y solo un modulo en un sistema single-module. Cada modulo contiene una Tarjeta Madre (Mother card) en la mother card debe haber una Tarjeta de Control (slot 6)., una tarjeta ASRU (slot 1), y al menos una tarjeta hybrida. Pueden adicionarse hasta 8 pin cards adicionales. (slots 2-5 y 7-11). La Figura 1- 4 muestra la configuracion de tarjetas completa.

Figura 1- 4 Configuracion de las tarjetas en el modulo Las tarjetas en la Figura 1- 4 son: Mother card

La mother card es la backplane del modulo, provee voltaje de DC a todas las tarjetas del modulo, rutea las señales entre las tarjetas y decodifica el direccionamiento.

Control Card

La Control card controla el modulo. Una control card debe estar instalada en el slot 6 de cada modulo que sea usado. Durante la prueba de tarjetas, los programas y datos son cargados de la controladora del sistema a la control card, la cual entonces toma control del modulo.

ASRU card

La ASRU (Analog Stimulus Response Unit) card contiene los detectores, las fuentes, y el MOA (measurement operational Amplifier) usado para mediciones analogicas. Una ASRU card debe estar instalada en el slot 1 de cada modulo usado.

Pag 6 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Pin Card

1.2.2.2. Guided

Una pin card contiene los recursos de hardware usados para probar un dispositivo bajo prueba (DUT). Los tipos de Pin Cards disponibles son: Hybridplus, ChannelPlus, Access , y AnalogPlus. Pueden ser instaladas hasta 9 Pin Cards en cada modulo.

Probe (Punta de Prueba).

La punta de Prueba esta conectada en la cabeza de prueba y es usada para algunas aplicaciones. Estas aplicaciones son: - Chequeo digital funcional. (backtracing) - Busqueda de pines (find pins) - Verificacion de puntos (check point) - Verificacion de fixture . 1.2.2.3 Relays

externos.

Existen 5 relays externos provistos en la system card. La systema card es descrita en la seccion “Power subsystem” en este capitulo. Algunos de estos relays deben ser usados para controlar los puertos de vacio y deben ser declarados en el archivo “config” de la cabeza de prueba . Los relays que no son usados para controlar el vacio, pueden ser usados para otras tareas y son controlados por las sentencias "auxconnect” y “auxdisconnect”. 1.2.2.4

Puerto de Debug

Hay tres conectores BNC en un lado de la cabeza de prueba que constituyen el puerto de debug. Puede usarse para debug de componentes digitales. Los puertos BNC estan identificados como: “sync”, “data” y “clock”. 1.2.2.5.

Fuentes de alimentacion DUT.

Cada modulo de la cabeza de prueba puede accesar la fuentes DUT para proveer alimentacion a la tarjeta bajo prueba. Debe haber fuentes de alimenatcion al menos en un modulo. Los tipos de fuentes DUT que se pueden usar son: HP6621A, una fuente de alta corriente/bajo voltaje con dos salidas. HP6624A una fuente de media corriente/medio voltaje con cuatro salidas. HP6634A, una fuente de alto voltaje/baja corriente con una salida. Y HP6642A una fuente de 0-20 volts /alta corriente con una salida. Todas las fuentes son programables. Para usar estas fuentes , deben estar declaradas en el archivo de configuracion de la cabeza de prueba . 1.2.3. Bahia

de soporte.

La bahia de soporte es un gabinete que contiene el subsystema de fuentes y cualquier instrumentacion externa opcional.Los cables de alimentacion y control la conectan a la cabeza de prueba . La bahia de soporte es requerida en los sistemas quad-module. En un sistema duall-module y single-module, el subsistema de alimentacion se encuentra dentro de la cabeza de prueba . Una bahia adicional puede ser añadida al sistema de prueba si se necesita equipo adicional. 1.2.3.1.Power subsystem (subsystema

de fuentes) en sistemas quad-module.

Los sistemas quad-module requieren una bahia de soporte para contener los componentes del subsistema de fuentes. El voltaje de AC principal entra a la unidad de distribucion de poder (power distribution unit). Las funciones del PDU y otros componentes del subsistema de fuentes son descritos a continuacion:

Pag 7 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Power Distribution Unit La funcion principal del PDU es aceptar un voltaje entre 184252 volts rms y distribuir varios voltajes de ac y dc a otras partes del sistema. El PDU tambien provee el apagado remoto y las funciones de warnings del voltaje de linea. Hay dos fuentes de alimentacion en el PDU. Una fuente de + 5 volts dc a 8 amps alimenta la system card. La otra fuente (+24 volts dc a 4 amps) esta conectadaa la cabeza de prueba a travez de la system card. La fuente de +24 volts provee la alimentacion a los mecanismos de pull-down del fixture y a los solenoides de vacio.

System Card

la system card, la cual esta localizada en la cabeza de prueba, realiza la comunicacion entre el controlador y los cuatro modulos de la cabeza de prueba. La system card tambien controla el mecanismo de fixture pull-down y el enable/disable del PDU y MPU. La system card tambien provee un apagado de emergencia para todas las fuentes de ac de la cabeza de prueba y la bahia de soporte. Los relays externos usados para controlar el vacio y aplicaciones definidas por el usuario se encuentran en esta tarjeta.

Module Power Unit

El MPU provee los voltajes de operacion de cd para un modulo de la cabeza de prueba. En un sistema de cuatro modulos, debe haber cuatro MPUs. Los MPUs estan localizados dentro de la cabeza de prueba y son habilitados por la system card. Cada MPU provee cinco voltajes independientes: +20, +12, +5 , -10 y – 20 volts. El MPU tambien tiene caracteristicas de habilitacion remota, sensing remoto,chequeo de corriente y proteccion de sobrevoltaje en las salidas.

Para los sistemas dual-module y single module, el subsistema de fuentes se encuentra en la cabeza de prueba . 1.2.4.

Controlador de la cabeza de prueba

El controlador de la cabeza de prueba, es la computadora que controla el sistema de prueba. Los controladores HP series 700 son usados en los sistemas de prueba HP3070 series II (725/50, 725/100, C110), mientras que los sistemas series 3 usan controladores B180L y C240. Tambien conocido como un SPU (System Processing Unit), el controlador contiene una tarjeta I/O (opcional), un disco duro, y una unidad de cinta. El SPU trabaja usando el sistema operativo HP-UX. El controlador esta localizado en uno de lo gabinetes en la cabeza de prueba en una mesa en modelos anteriores que han sido actualizados a Series II o 3. 1.2.4.1. Subsistema

de control.

El subsistema de control contiene dos buses de control: LAN y HP-IB.La interface LAN (Local Area Network) conecta el controlador a la system card en la cabeza de prueba. La interface HP-IB (Interface HP de Bus –IEEE-488) controla las fuentes DUT y el equipo opcional de la system card. Desde la system card, algunas conexiones separadas la conectan a las control cards de la cabeza de prueba.Tambien se encuentran conexiones entre la system card y cada una de las control XT de la cabeza de prueba.

Pag 8 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

2.Ambiente de Trabajo HP-Unix.

2.1. Que es una Estacion de Trabajo (workstation)? Una workstation es la interface entre el usuario y el sistema.Es tipicamente la combinacion display/teclado (tambien llamada consola) conectados al controlador del sistema de prueba. Pero para maximizar la productividad, el desarrollo de programas tambien puede ser realizado en: -

Un sistema de prueba separado (o en produccion el cual contiene el hardware necesario para el debug de pruebas. Un sistema HP-Unix separado corriendo BT-Basic (para desarrollo de pruebas antes de debuguearlas. Una o mas X terminales (o estaciones HP-Unix o Computadoras personales usadas como X terminales) conectadas al sistema que esta corriendo el software HP3070.

2.2.Que es el Login? Para accesar al sistema de prueba es necesario ingresar a el. Para hacerlo, se necesita el login, el cual es una secuencia de caracteres que el sistema puede reconocer. El login puede ser un login personal asignado por el administrador del sistema., o puede ser uno de los logins standard proporcionados por el sistema de prueba, los cuales son: operator

Un login para operadores que usan el sistema para probar tarjetas.

root

Un login para el administrador del sistema.

user1 a user4

Logins para diseñadores de pruebas.

service1

Login para la realizacion de modificacion de la configuracion de la maquina y el diagnostico del sistema.

calibrate

Login para la realizacion de la calibracion del sistema.

shutdown

Login para el apagado tanto de la cabeza de prueba como para el controlador.

Todos los usuarios tienen password, excepto el usuario operator. Es importante el buen manejo de estos passwords para prevenir daños al sistema o archivos debido a comandos mal usados. 2.3. Sentencias en HP-Unix. Basicamente , existen dos tipos de ventanas de trabajo en HP-Unix, estas ventanas se conocen como Shell y BT-Basic. La ventana de shell es usada para el manejo de archivos, apagado del sistema, funciones del sistema. En cambio, la ventana BT-Basic es la ventana usada para el desarrollo de programas, ejecucion de programas , debugueo de los mismos, etc. Cada una de las ventanas tiene sus propios comandos, por lo que habra que tener cuidado de no mezclarlos cuando sean usados.A continuacion se muestran los comandos mas usados de cada uno de los ambientes. BT-Basic. msi "dir" msi$ cat cat "dir"

Cambia de directorio de trabajo. Muestra directorio actual Lista archivos/directorios que se encuentran en el directorio actual. Lista archivos/directorios que se encuentran en el directorio señalado en dir.

Pag 9 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ get "file" load "file" load board

debug board compile "file" find pins find "word" findn "word" verify fixture lock fixture unlock fxon

fxoff

wait X

Carga en pantalla el archivo señalado en file. Misma accion que el comando get Carga en memoria la informacion de la tarjeta que se encuentre en el directorio actual. Abre la ventana de DEBUG (ver uso de Debug). Compila el archivo señalado en file es decir, verifica que no haya errores y crea el archivo ejecutable file.o Comando usado para activar la punta de prueba para busqueda de probes o verificacion de sensores de testjet/polarity Encuentra en el archivo que se encuentra en la ventana la primer palabra que se encuentre en el mismo (word) Busca todas las palabras word que se encuentran en el archivo abierto. Este comando es usado para verificar testjet, probes. Comando usado para sujetar el fixture de prueba. Comando usado para liberar el fixture de prueba. Comando usado para bajar el fixture con la finalidad de sujetar la tarjeta para iniciar la prueba de la misma. Las letras que pueden ser usadas son : a,b,c,d las cuales van en lugar de la x ej. faon Accion contraria al comando fxon, es decir, es usado para liberar la tarjeta. vacuum well a is 1Para poder usar el faon/faoff, es necesario direccionar los relays externos para activarlos con estos comandos. Las opciones son: a, b, c, d y para los relays de 0 a 3 (uno por modulo). Comando que señala un tiempo de espera de X segundos.

unpowered

Comando usado para descargar los capacitores que contiene la UUT antes de probar cualquier componente analogico en este punto, la tarjeta no tiene voltage aplicado. copy to/over Copia un archivo a otro. Si el archivo existe use over para sobreescribir. save /store Guarda en disco un archivo nuevo. En caso de existir el archivo use el prefijo re- (re-save, re-store) powered Comando usado para activar las fuentes de alimentacion en la UUT. board graphics fixture consultant

Comando usado para activar la ayuda grafica de la UUT. (para busqueda de componentes, nodos, etc). Comando usado para activar la ayuda de fixture para encontrar puntos de prueba, probes, BRC, etc.

boards graphics end Cierra la ventana de Board Graphics testhead power on testhead power off testhead is *

Inicializa (Bootea ) la cabeza de prueba para tener control sobre ella, la ventana de BT-Basic en la cual se ejecuta este comando aparecera un 1 a un lado del numero de proceso de la misma. Apaga la cabeza de prueba (el numero 1 desaparecera una vez terminada la accion). Libera el control de la cabeza de prueba, para poder accesarla desde otra ventana de BT-Basic.

testhead is 1

Una vez inicializada (booteada) la cabeza de prueba, se ejecuta este comando para tener control sobre la misma. NOTA: Solo una ventana puede tener control sobre la cabeza de prueba a la vez.

!

Comentario, lo que se encuentre escrito despues de este simbolo es ignorado

Pag 10 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ exe “sentencia de Shell”

Este comando ejecuta la sentencia de shell indicada entre comillas, si el comando exe es ejecutado solo, convierte la ventana de BT-Basic en una ventana de Shell , con el comando exit se regresa a la ventana original.

Comando ;window Cuando se ejecuta algun comando con la opcion window despues de punto y coma, se abre otra ventana de BT-Basic independiente de la primera.

La figura 2-1 muestra un ejemplo de una ventana de trabajo BT-basic.

Figura 2-1 Ventana BT-Basic

Pag 11 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Linea de Estado:Esta linea es usada por el sistema para visualizar lo que esta realizando en ese momento Linea de Comando: Linea usada para ejecutar comandos de BT-Basic. Area de Trabajo.Area usada para visualizar y/o editar el archivo que se cargo en memoria. (Usando la tecla F1 o el boton del mouse se puede cambiar entre un campo y otro (linea de comandos y area de trabajo). Softkeys Teclas de ayuda para ejecutar rapidamente presionando una sola tecla un comando o una seleccion en el programa. Numero de Proceso: Numero asignado a la ventana para tener control en ella. En caso de que esta ventana se bloqueara, ejecutando el comando kill es posible cerrarla (ver comandos Shell). Indicador de Control de cabeza de prueba.Este es un numero 1 que aparece en aquella ventana que tiene el control de la cabeza aparece al ejecutar testhead power on, testhead is 1 y desaparece al ejecutar testhead is *, testhead power off

Tipos de ventanas de BT-Basic Las ventanas de BT-Basic contienen un compilador de manera que , al escribir algo en el area de trabajo, es necesario que sean comandos reconocidos por dicha ventana.en caso de no ser ocmandos reconocidos por la ventana, el compilador no permitira que el cursor salga de la linea donde se encuentra el error. basic Ventana que usa el testplan , sus comandos son parecidos a los de un lenguaje de Prog. shorts Ventana usada para ejecucion de prueba de shorts wirelist Ventana del wirelist (o lista de alambrado). analog ventana usada para prueba de los componentes analogicos testorder Ventana usada por el testorder digital Ventana usada para la prueba de componentes digitales testjet Ventana usada para la prueba de testjet polarity Ventana usada para la prueba de polarity text Ventana de texto, esta es la unica ventana que acepta cualquier caracter que sea escrito en su area de trabajo. configuration Ventana para la configuracion del sistema. Tipos de Archivos en BT Basic. En BT Basic, tenemos varios tipos de archivos , los archivos fuente, los archivos objeto, los archivos lista, los archivos debug. Todos estos archivos son generados en base a otro archivo. Archivos Fuente: Este tipo de archivos son los archivos que podemos editar mediante una ventana BT-Basic pueden ser del tipo analog, testjet, digital, etc. Archivos Objeto: Estos archivos son generados a partir del archivo fuente mediante la ejecucion del compilador (compile). La prueba de las tarjetas es realizada en base a estos archivo. Cualquier modificacion hecha en el archivo fuente no tendra efecto si no se compila el archivo. Archivos List, debug: Estos archivos son opcionales y son generados durante el debug, son necesarios para el debug de la tarjeta pero no para la prueba de la misma. Testplan: Este es el programa principal para la prueba de tarjetas, el testplan tiene un compilador integrado, es decir , en caso de escribirse un error en una de sus lineas, no se podra salir de la misma hasta que no se elimine el error. El testplan no se compila, cualquier cambio que se haga en el sera aceptado una vez que se ejecute con el comando RUN.

Pag 12 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Comandos de Shell. La figura 2-2 muestra un ejemplo de una ventana de shell

Figura 2-2 Ventana de Shell La mayoria de los comandos de shell son usados para manejo de archivos, algunos de estos son: cp

sentencia para copiar archivos.

cd

sentencia para movimiento dentro de los subdirectorios de archivos. cd .. regresa un nivel (nivel anterior) cd / regresa al directorio del ususario con el cual se ingreso al sistema. cd cambia el directorio de trabajo al directorio señalado en dir.

pwd

muestra la ruta actual de directorios.

mkdir

crea un directorio en el lugar señalado.

rm

remueve o borra un archivo, para borrar un directorio, usar la opcion –r

basic

cambia el tipo de ventana a BT-Basic.

more

muestra el contenido de un archivo.

vi

editor de archivos de texto.

ls

listar los archivos en el directorio de trabajo en forma corta

ll

listar los archivos del directorio de trabajo en forma larga

HPterm

Abre una nueva ventana de Shell. (el caracter & al final del comando libera el control de la ventana que lo llama, en caso contrario, no se podra escribir en la evntana hasta que se cierre la ventana generada.

Nota: Para la sintaxis de cada comando, teclear man para ver la ayuda de ese comando.

Pag 13 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3. Pruebas realizadas en In-Circuit-Test HP3070.

La secuencia de pruebas In-Circuit-Test realizadas en HP3070 es la siguiente: • Prueba de Contactos (Contact Tests) • Prueba de Abiertos y Cortos (Opens & Shorts tests) • Prueba de componentes analogicos (Analog Unpowered Tests) • Pruebas de Capacitores , ICs y conectores (Testjet & polarity check tests) • Activacion de las fuentes de alimentacion (Setup power supplies) • Prueba de componentes digitales In-Circuit (Digital In-Circuit tests) • Prueba Funcional de componentes digitales (Digital functional tests) • Prueba Funcional de Componentes analogicos y mixtos (analog powered & mixed) • Prueba Especial (Boundary scan tests) El orden en la ejecucion de estas pruebas puede ser diferente (depende del programador) , pero las pruebas de abiertos y cortos deben ser ejecutadas antes de las demas pruebas (excepto contacto) para evitar daños a la tarjeta bajo prueba y al equipo.

3.1.Prueba de contactos.

Esta es una prueba realizada para verificar el corrrecto contacto de los pines del fixture de prueba con la tarjeta. Los nodos de los cuales se realiza la prueba se encuentran definidos en el archivo “pins” dentro del directorio del programa de la tarjeta. La teoria de funcionamiento de la prueba de contactos es: 1. Se aplica un voltaje de 2.5 Volts al primero de los nodos señalados en el a traves de una resistencia de 10K (source). 2. Los nodos restantes son enviados a tierra (detector). 3. Si el pin tiene buen contacto con la tarjeta, fluira una corriente ( no importa su valor) entre el nodo bajo prueba y alguno de los nodos conectados a tierra, debido a esta corriente, existira una caida de voltaje en la resistencia . Esta caida de voltaje es medida por el multimetro conectado en paralelo a esta resistencia. 4. En caso de que el pin no haya hecho contacto con la tarjeta (o haya una mala conexion en la tarjeta, ej. Pin sin soldar, faltante) el voltaje de la resistencia sera de 0 Volts debido a que no habra flujo de corriente. 5. Algunos nodos no pueden ser verificados por contacto, esto es debido a que se encuentran conectados a capacitores los cuales son un circuito abierto para la CD. 6. Una vez verificado este nodo (o grupo de nodos), se conecta a tierra y se toma el siguiente nodo a 2.5 V para su verificacion realizandose todos estos puntos para este nodo. 7. Se continua con los demas nodos hasta realizar la verificacion de todos los nodos de la tarjeta. No todos los nodos se pueden verificar en prueba de contacto, aquellos que se encuentren con componentes capacitivos no seran verificados debido a que un capacitor es un abierto a la corriente directa.

3.2.Prueba de Cortos y Abiertos.(shorts & opens).

Durante la prueba de tarjetas, el programa de prueba de cortos inicialmente verifica cada nodo para ver si tiene corto con otros nodos. Si encuentra un corto, el programa aisla el corto y reporta su localizacion. Esto es realizado a todos los nodos a los cuales se tenga acceso o que puedan ser checados para cortos. Algunos de los terminos usados en este capitulo son: Un Corto (short) es una impedancia , entre dos nodos, que es menor o igual que la impedancia del threshold. Un abierto (open) es una impedancia , entre dos nodos, que es mayor que la impedancia del threshold. Una prueba de cortos. Es probando para cortos inesperados en la tarjeta; requiere que la impedancia entre nodos sea mayor que el threshold (abierto) para dar una indicacion de PASA.

Pag 14 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Una prueba de abiertos es probando para abiertos inesperados en la tarjeta; requiere que la impedancia entre los nodos sea menor o igual que el threshold para dar una indicacion de PASA

3.2.1. Ejecucion de la Prueba de Cortos y Abiertos. Cuando el testplan corre, ejecuta una serie de pruebas escritas para la tarjeta bajo prueba. La prueba de cortos y abiertos es ejecutada despues de cualquier prueba de pre-cortos, tles como la prueba de un potenciometro y antes de que cualquier otra prueba sea realizada a la tarjeta. Si se detecta un corto, el testplan termina en este punto. Todos los cortos deben ser reparados para asegurar que no afecten las mediciones in-circuit y para eliminar la posibilidad de daño cuando el voltaje (power) es aplicado a la tarjeta bajo prueba. El testplan executa la prueba con la sentencia “test”: test “shorts” En este paso, el control es pasado del testplan a la prueba de cortos y abiertos. Despues que la prueba de cortos y abiertos es terminada, el control se pasa nuevamente al testplan, el cual executa las siguientes pruebas a la tarjeta. 3.2.2 El archivo de cortos (shorts). El archivo fuente de “shorts” es creado por el IPG basado en la informacion que ha sido introducida por el programador en HP Board Consultant. Este contiene una lista de todos los nodos, excepto los nodos NO_PROBE, en la tarjeta bajo prueba y varias sentencias de prueba de cortos; o puede crearse un archivo de cortos que contiene una porcion de la tarjeta. Los nodos estan listados en el archivo de cortos en un orden que minimiza los cortos fantasma ( los cuales se ven mas adelante). Las sentencias de la prueba de cortos ejecutan y controlan la prueba. Algunas de ellas son: nodes Lista los nodos de la tarjeta, por nombre de nodo o formato brc (bankrow-columna/banco-renglon-columna) a ser probados. threshold Establece el valor de la resistencia, en ohms, el cual determina un corto o un abierto. El rango esta entre 2 ohms y 1000 ohms. Si no se especifica el threshold, se usa un valor de 8 ohms. setting delay Especifica el periodo durante el cual las mediciones son tomadas. El setting delay comienza tan pronto como el estimulo es aplicado (voltaje).Las mediciones son tomadas durante este tiempo hasta que una condicion de PASA sea detectada, la prueba termina en este caso. Si la prueba continua fallando al final del setting delay, la prueba para ese nodo termina con una condicion de falla. El rango es entre 0 y 3.27 segundos. Si no se especifica, un valor de 0 segundos es usado. test( BT-BASIC) Esta incluido en el testplan para llamar y ejecutar la prueba de cortos. (tambien es usado para prueba de componentes analogicos, digitales y funcionales). failure Especifica un mensaje de falla a ser impreso en el reporte de cortos. Puede ser usado para dar al operador alguna causa potencial para un error. short Especifica un par de nodos, por nombre o formato brc, para ser probado de abierto. (open test). report Esta sentencia especifica el tipo de reporte de cortos deseado. phantoms Lista todos los cortos fantasma (no existentes) encontrados durante la prueba de cortos. netlist Lista todos los dispositivos y pines conectados a cada nodo involucrado en un corto o abierto. common devices Lista todos los dispositivos conectados a dos o mas nodos involucrados en un corto o un abierto. limit Especifica el numero maximo de nodos reportados en el campo “from”.

Pag 15 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

El archivo de cortos consiste de dos secciones mayores: primero es la prueba de cortos conocidos llamados abiertos y consiste de sentencias “shorts”, despues esta la seccion de cortos que busca abiertos y consiste de sentencias “nodes”. Los nodos que se encuentren en las sentencias “shorts” deben estar listadas tambien en las sentencias “nodes”.pero no necesariamente en la sentencia “shorts”. Cada una de las secciones puede tener las sentencias adicionales : Failure, Report, Setting Delay, y threshold. El siguiente es un ejemplo de la sentencia de cortos.

threshold 13 setting delay 30m short “U3_1” to “U88_14” short “Fuse_L” to “Fuse_B” threshold 15 report phantoms setting delay 4m nodes “C1_1” nodes “U3_1” setting delay 100u nodes “U22_31” nodes “U22_32” * * * 3.2.3. Los archivos de configuracion y el wirelist. Las sentencias “nodes” y “short” en el archivo de cortos, lista todos los nodos por nombre. Un archivo “wirelist”, con todos los nombres de los nodos debe estar disponible durante la compilacion del archivo de cortos. Debido a que la prueba de cortos mide resistencia entre los pines de interface, las localidades de estos debe ser conocida. El “wirelist” habilita al sistema a mapear cada nombre de nodo a su localidad brc correspondiente. En raros casos, donde un cable es añadido despues que una prueba es diseñada, y el nodo no esta en el “wirelist” , se puede especificar la localidad brc del nodo en vez de su nombre. Tambien se necesita el archivo de configuracion “config.o” durante la compilacion.

3.3.Tecnicas de Prueba de Cortos y Abiertos.

Las pruebas de cortos y abiertos son para encontrar fallas de manufactura tales como cortos por soldadura o componentes faltantes. Para la prueba de cortos y abiertos, un corto esta definido como una impedancia menor o igual que el threshold. Un abierto esta definido como una impedancia mayor que el threshold.

3.3.1. El proceso de prueba de cortos y abiertos.

La prueba de abiertos verifica la conectividad entre los nodos. Si la impedancia medida es menor o igual que el valor del threshold (un corto) la prueba pasara; si la impedancia es mayor o igual que el threshold (un abierto), la prueba fallara. La prueba de cortos consiste de dos fases; una fase de deteccion y una fase de aislamiento. Durante la fase de deteccion, se hace una prueba buscando conecciones no esperadas desde un nodo a todos los demas nodos en la lista de cortos. Si se detecta una conexion (ejem. Un corto), entonces la fase de aislamiento es ejecutada para determinar cual de los nodos bajo consideracion esta en corto con el nodo bajo prueba. Si una prueba de cortos y abiertos contienen la misma lista de nodos, entonces las conecciones conocidas definidas en la lista de abiertos, son ignoradas durante el proceso de prueba de cortos.

Pag 16 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.3.2.Hardware de Prueba de Cortos y Abiertos. Como se muestra en la figura 3-1, la prueba de cortos y abiertos aplica 0.1 volts (para evitar activar uniones PN) a travez de un resistor de 100 Ohms.

Figura 3-1: Hardware de Prueba de Cortos y Abiertos 3.3.3 Prueba de abiertos. La prueba de abiertos prueba las coneciones entre nodos. El algoritmo espera encontrar un corto entre los nodos bajo prueba; un abierto entre los nodos es una condicion no esperada y resulta como una falla. Considere el circuito mostrado en la figura 3-2.

Figuar 3-2. Prueba de abiertos entre nodos “A”, “B”, y “C”. Ejemplo: threshold 8 short “A” to “B” short “B” to “C”

! Prueba primer par de nodos ! Segundo par de nodos contiene B.

Un abierto entre “A” y “C” no es verificado porque se asume que debido a que “A” esta conectada a “B” y “B” esta conectado a “C” que “A” esta conectada a “C”. La prueba de abiertos pasara si la impedancia medida es menor o igual que el threshold. Los soguientes componentes deben pasar una prueba de abiertos. Fusibles, resistores con resistencia menor que el threshold, jumpers, cables, bobinas con resistencia menor que el threshold, pistas, interruptores en posicion cerrado. Nota: las pistas requieren que sea tratada como un jumper de manera que cada lado de la pista tenga un unico nombre de nodo.

Pag 17 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.3.4. Prueba de Cortos. La prueba de cortos consiste de dos partes: una fase de deteccion y una fase de aislamiento.La lista de nodos a ser probados esta organizada para maximiizar la velocidad de prueba, minimizar el numero de cortos fantasma que aparecen durante la prueba. La fase de deteccion realiza un chequeo rapido de todos los nodos. Determina si alguno de los nodos tiene un corto. Este metodo de prueba de cortos y abiertos salva tiempo de prueba. El aislamiento toma mas tiempo que la deteccion, de manera que el aislamiento es llamado solo cuando se detectan cortos no esperados. 3.3.4.1. Deteccion y aislamiento. La deteccion selecciona el primer nodo en el archivo de cortos (short) para conectarlo a la fuente (source), conecta todos los nodos siguientes en la lista de cortos a un detector. La fase de deteccion checa el flujo de corriente entre el nodo en la fuente y los nodos en el detector. El nodo siguiente es entonces conectado a la fuente y se hace otra prueba para cortos. Este proceso continua hasta que todos los nodos han sido checados. Si se detecta un corto, la fase de aislamiento es ejecutada para buscar cuales nodos estan en corto. Aislamiento encuentra el corto mediante un proceso de biseccion. Los nodos conectados al detector son divididos en dos grupos y un grupo es detectado para cortos. Si se encuentra el corto, ese grupo es dividido en dos y checado para cortos. Si no se encuentra un corto en ese grupo, el otro grupo de nodos es checado. Esto continua hasta que todos los nodos en corto son localizados. Todos los grupos de bisecciones de nodos tienen que ser checados para asegurar que todos los cortos son aislados. Nodos que son encontrados en corto con otros nodos son excluidos de la fase de deteccion (completa). Las fase de deteccion y aislamiento son ilustradas en el siguiente ejemplo. Considerar un circuito con cinco nodos “A”,”B”,”C”,”D” y “E”. Los nodos “B” y “E” estan en corto. En base a la figura 3-3, la prueba de cortos ejecuta la deteccion en el nodo “A” y no se encuentra corto.

Figura 3-3 La fase de deteccion Debido a que no se detecto un corto en el nodo “A”, la fase de aislamiento no fue requerida y la fase de deteccion se mueve al nodo “B”, (ver figura 3-4). Durante la fase de deteccion, se detecta un corto.

Figura 3-4 El corto es detectado.

Pag 18 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Debido a que se detecto un corto en el nodo “B” , se ejecuta la etapa de aislamiento. (ver figura 35). Los nodos faltantes son divididos a la mitad; nodos “C” y “D” son probados para cortos contra el nodo B. No se detecta un corto.

Figura 3-5 Fase de aislamiento La fase de aislamiento prueba ahora los nodos faltantes, solo el nodo “E” es probado. (ver figura 3-6). Un corto es aislado entre el nodo “B” y el nodo “E”.

Figura 3-6. El corto es aislado. En el caso donde se encuentre un nodo en corto con uno o mas nodos en una KGB (known good board) la prueba de cortos conecta la fuente a todos esos nodos , y el detector a todos los demas nodos en la lista de cortos. Por ejemplo, considere el circuito de la figuara 3-7 donde los nodos “A” , “C” y “D” estan en corto en la tarjeta. Las conexiones de la fuente y el detector son mostradas para la fase de deteccion de cada nodo. Asumiendo que es una tarjeta buena, no hay cortos no esperados, por lo tanto, la fase de asilamiento no sera ejecutada.

Pag 19 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Figura 3-7. Prueba de cortos en una tarjeta con cortos conocidos. 3.3.5. Qu es un corto fantasma (phantom short). Algunas veces la fase de deteccion encuentra un corto que la fase de aislamiento no puede localizar, un corto fantasma. La fase de deteccion de los cortos checa muchas conexiones en paralelo. Si la mayoria de las resistencias son grandes comparadas con el threshold, el proceso funciona bien. Si, sin embargo, muchos resistores son ligeramente mayores que el threshold, combinaciones en paralelo deben ser menor que el threshold. En este caso, la fase de deteccion ve un corto, pero la fase de aislamiento no es capaz de encontrar un corto. Esto es porque cuando el grupo de nodos es dividido, las partes en paralelo son separadas. Esto es llamado un corto fantasma. Para entender como ocurre un corto fantasma, considerar el circuito mostrado en la figura 3-8. Durante la fase de deteccion, el nodo “A” esta conectado a la fuente y todos los nodos son conectados al detector. La resistencia en paralelo de dos resistores de 10 ohms, aparece como una resistencia de 5 ohms entre la fuente y el detector. Debido a que es menor que el threshold de 8 ohms, aparece como un corto …… un corto fantasma, en la fase de deteccion.

Pag 20 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Figura 3-8 Fase de deteccion. Debido a que se detecto un corto, se ejecuta la fase de aislamiento, y procede a dividir el circuito para aislar el corto. Como se muestra en la figura 3-9, los nodos “B” y “C” son probados, en este caso, no se encuentra corto. Sin embargo, ninguna prueba mas sera ejecutada en esta parte del circuito.

Figura 3-9. Fase de Aislamiento La fase de aislamiento prueba la otra mitad del circuito: los nodos “D” y ”E”, como se muestra en la figura 3-10. Un corto es detectado nuevamente debido a la impedancia en paralelo de los dos resistores es menor que el threshold. Debido a esto, esta mitad del circuito sera dividida nuevamente.

Figura 3-10. Division durante el aislamiento

Pag 21 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ En la figura 3-11, el nodo D es probado, pero no se detecta ningun corto debido a que la resistencia de 10 Ohms es mayor que el threshold.

Figura 3-11. Division completa. En la figura 3-12, el nodo E es probado, pero tampoco se encuentra ningun corto. Debido a que se detecto un corto entre el nodo “A” y el par de nodos “D” y “E”, pero no se encontro corto del nodo “A” al nodo “D” o el nodo “A” y el nodo “E”, se asume que el corto no existe, pero es mostrado como un corto fantasma.

Figura 3-12. Siguiente media division La fase de deteccion no tiene manera de identificar un corto fantasma. Debe ejecutarse la fase de aislamiento para encontrar si el corto es real o fantasma. Debido a que la fase de aislamiento consume mas tiempo, es mejor evitar la busqueda de fantasmas. Para prevenir los cortos fantasmas, el IPG ordena el archivo de cortos con los nodos conectados a bajas resistencias al final. De esta manera, la mayoria de los nodos han sido checados antes de aquellos que producen fantasmas.

3.3.6. Threshold.

La sentencia “threshold” establece el nivel de resistencia a ser usada para diferenciar los cortos de los abiertos. El threshold por default es de 8 Ohms. Este valor puede ser ajustado si es necesario. El rango del threshold es de 2 a 1000 Ohms. Si no se especifica ningun threshold, se usa un valor de 8 Ohms.

3.3.7.Setting Delay.

La prueba de cortos aplica un voltaje a los nodos conectados a la fuente y mide el resultado en los nodos conectados al detector. Si todos los componentes de la tarjeta fueran resistivos, la respuesta a la entrada deberia estar lista instantaneamente y no importaria cuando la salida fuera tomada. Los componentes reactivos , sin embargo, requieren un retardo antes de encontrar un estado estable. La decision de si un componente tiene corto o no depende de cuando la respuesta sea tomada. Para mejorar la precision de las pruebas, un retardo “setting delay” es especificado para eliminar las trascientes antes de tomar la medicion. El IPG calcula el retardo pero puede ser modificado cuando sea

Pag 22 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

necesario. El rango del “setting delay” es de 0 segundos a 3.27 segundos. Si no se especifica, un retardo de 0 segundos es usado.

3.4. Prueba de componentes analogicos sin alimentacion (Analog Unpowered).

La prueba Analog In circuit (Unpowered) verifica que los componentes analogicos esten debidamente colocados en el PCB y que su valor se encuentre dentro de los limites especificados. Los componentes analogicos son: Capacitores Conectores Diodos Transistores FET Fusibles Inductores (bobinas) Jumpers Potenciometros Resistores Interruptores Transistores BJT Diodos Zeners Todos los componentes analogicos deben pasar las pruebas antes de que el voltaje sea aplicado a la tarjeta bajo prueba.El HP IPG (Integrated Program Generator) genera las pruebas individuales basado en el dispositivo y la informacion que se introduce a travez de HP Board Consultant. El HP IPG compila las pruebas individuales, llamadas bloques, y las coloca en el directorio analog dentro del directorio de la tarjeta. Cada prueba es ejecutada en la subrutina analog dentro del testplan.

3.4.1. Hardware basico para las pruebas In-Circuit. La figura 4-1 es un diagrama a bloques de el hardware basico en HP 3070 usado para hacer pruebas analogicas in-circuit. Este hardware de medicion consiste de fuentes de estimulos, un amplificador operacional de medicion (MOA), y detectores de respuesta.. Este hardware esta localizado en la tarjeta ASRU. Debe haber una tarjeta ASRU en el primer slot de cada una de las cabezas de prueba que sean usadas.

Figura 4-1 Diagrama a bloques de la configuracion basica de una Prueba IN-Circuit

Pag 23 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

La control card maneja cada prueba In-Circuit cerrando los relays apropiados para conectar el dispositivo bajo prueba al circuito del MOA. Componentes reactivos y pasivos, tales como resistores y capacitores son conectados en la entrada del MOA. Componentes activos, tales como diodos y transistores, son conectados en la retroalimentacion del MOA. Las fuentes de estimulo y detectores de respuesta, seleccionados por el programa de prueba, tambien son conectados por la Control Card. Como el estimulo es aplicado a la entrada del MOA, el detector mide la salida del MOA y envia los resultados a la Control Card Para su evaluacion. Dependiendo de los resultados, la Control Card enviara una condicion de Pasa o Falla al programa de prueba.

3.4.2. Ejemplo de un bloque basico de prueba y un fragmento del testplan. Un ejemplo de un bloque basico de prueba analogica para un resistor, y un fragmento del testplan, son mostrados a continuacion para ayudar a entender como las pruebas analogicas In-Circuit son realizadas en el sistema HP3070. Este bloque de prueba, escrito por el HP IPG, se encuentra en el directorio analog y es ejecutado desde la subrutina analog en el testplan. Cada sentencia test en la subrutina Analog_Tests ejecuta el bloque de prueba especificado . El bloque de prueba analogica consiste al menos de : una sentencia de conexion (clear connect o connect) , y una sentencia de medicion tal como resistor o inductor. La sentencia de conexion cierra los relevadores apropiados , y la sentencia de medicion, define el tipo de medicion, valor esperado, limites y opciones de medicion. Fragmento de Testplan sub

Analog_Tests

! Inicia la subrutina de pruebas analogicas

test test test test test test test

“analog/A24C1” “analog/A24C2” “analog/A24L1” “analog/A24R1” “analog/A24R2” “analog/A24Q1” “analog/A24CR1”

!Ejecuta un bloque de prueba analogica.

subend

! Fin de la subrutina de pruebas analogicas.

Bloque de Prueba Analogica. clear connect s to “R1-1“ ; i resistor 10k, 10, 10, re5, wb

to

“R1-2” ; g to “R3-1”

3.4.3. Fuentes del sistema y detectores. Esta seccion explica las fuentes del sistema y los detectores usados para las pruebas analogicas InCircuit. La tarjeta ASRU provee todas las fuentes y los detectores necesarios. Sin embargo, pueden usarse instrumentos externos conectandolos al sistema a travez de los puertos funcionales. 3.4.3.1. Fuentes para prueba In-Circuit. Las fuentes de la ASRU proveen estimulos para las pruebas anlogicas In-Circuit y Funcional. Solo unas pocas fuentes de la ASRU son usados en la prueba In-Circuit. Las otras fuentes son usadas en funcional analogico (powered). Las siguientes fuentes son usadas para las pruebas In-Circuit. Fuentes de voltaje de DC

Usadas cuando se prueban resistores , resistencia de canal de FETs, fusibles, puentes, potenciometros e interruptores.

Fuentes de Voltaje de AC

Usadas cuando se prueban capacitores e inductores (bobinas). Las frecuencias de las fuentes de AC son: 128 Hz, 1024 Hz y 8192 Hz. Cuando se seleccione 128 Hz, siempres se debe usar la opcion “ed". La opcion “ed” especifica que la medicion sera integrada en un ciclo de linea completo. El tiempo normal de integracion es insuficiente para mediciones hechas a 128 Hz.

Pag 24 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Fuentes de Corriente de DC

Usadas cuando se prueban diodos, zeners, y transistores npn o pnp.

Cuando el HP IPG genera una prueba, automaticamente selecciona la fuente de estimulo apropiada para esa prueba y coloca los parametros de la fuente. Estos parametros incluyen el tipo de fuente (AC o DC), la amplitud de la fuente, y en el caso de una fuente de AC, la frecuencia.Durante el debug, se pueden modificar estos parametros. 3.4.3.2. Detectores para la prueba In-Circuit. La salida del MOA debe ser medida para determinar el valor del componente siendo probado. Esta medicion es realizada por el voltimetro de AC, o el voltimetro de DC en la ASRU. Cuando el HP IPG genera una prueba para un componente, automaticamente selecciona el detector necesario para la prueba, y el rango del detector.Dos de los detectores estan sincronizados a las fuentes de onda senoidal de AC. Estos detectores son usados juntos para determinar los valores de los componentes reactivos. Estas fuentes y detectores sincronizados forman un detector de fase sincrono. 3.4.4. Mediciones Analogicas Basicas In-Circuit. Para probar componentes analogicos, el HP3070 usa un sistema de medicion de buses y matriz de relays para conectar el componente bajo prueba en el circuito del MOA. A continuacion se explica como se usan los buses y los relays. Las sentencias de medicion In-Circuit son explicadas mas adelante. La figura 4-2 muestra el arreglo basico de bus y relay para una prueba In-Circuit simple.

Figura 4-2. Elementos de medicion basico para una prueba In-Circuit 3.4.4.1. Los buses Source (S) e Input(I). En la figura 4-2, el componente bajo prueba, Rx , es conectado a la entrada del MOA con los relays del testhead y al bus de medicion I. Para simplificacion, solo se muestra un relay por bus. La fuente de estimulo de la ASRU Vx es conectada al otro lado del componente con el bus S. Esta conexion es hecha a travez de un segundo grupo de relays. La corriente de entrada, I, fluye desde la fuente Vx , a travez del componente bajo prueba a la entrada del MOA. Idealmente, la corriente de entrada es limitada solo por la resistencia (o reactancia) del componente bajo prueba. Debido a que la impedancia de entrada de un amplificador operacional es muy alta, la mayoria de la corriente de entrada es forzada a fluir a travez del resistor de retroalimentacion ,Rref. Esto ocasiona un voltaje de salida , Vmoa , a la salida del MOA , proporcional a los valores de I y Rref .De los valores conocidos de Rref , VS y Vmoa, el valor desconocido del componente Rx puede ser calculado.

Pag 25 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ La ecuacion del sistema usada para calcular el valor del componente bajo prueba, Rx es:

Aun caundo el voltaje de salida del MOA esta limitado por su fuente de alimentacion, un amplio rango de Rx, pueden ser medidos. Esto se realiza cambiando difrentes valores del resistor de referencia, Rref , en el path de retroalimentacion del MOA. Se encuentran disponibles seis dieferentes valores de resistencia de precision en la ASRU. Estos resistores se muestran en la figura 4-2. Usando una fuente de estimulo de AC, y un detector de AC, los componentes reactivos (inductores y capacitores) pueden ser medidos tambien con esta tecnica. Las mediciones de componentes reactivos, llamadas “Phase Synchronous Detection” se explica a continuacion. 3.4.4.2. Deteccion de Fase Sincrona (Phase Synchronous Detection) Deteccion de fase sincrona es usada para compensar los corrimientos de fase que ocurren en la combinacion de circuitos resistivos/reactivos. Cuando el MOA mide un circuito que contiene componentes resistivos y reactivos, la salida del MOA contiene ambos componentes (resistivo y reactivo). La componente real de la salida del MOA es directamente proporcional a la parte resistiva del circuito, y la componente imaginaria es directamente proporcional a la parte reactiva del circuito. El detector de fase sincrona es capaz de distinguir entre las partes real e imaginaria de la salida. Esta explicacion es algo simple, pero es basicamente la manera en que las mediciones reactivas son hechas. 3.4.4.3. Guarding (G Bus). El dispositivo bajo prueba puede tener una o mas impedancias en paralelo debido a las caracteristicas del circuito de la tarjeta bajo prueba. Estas impedancias en paralelo causan errores de medicion al proveer salidas de corriente al componente bajo prueba, Zsg y Zig en la figura 4-3, se representan los componentes formando impedancias en paralelo alrededor del componente bajo prueba, Rx. Cuando tales conexiones en paralelo son formados, la corriente en paralelo, Ip, fluye alrededor de Rx y a travez de la retroalimentacion del MOA. La corriente añadida a travez de la retrioalimentacion causa que Rs aparezca como una impedancia menor a la que realmente es.

Figura 4-3 Impedancias en paralelo causan errores en la medicion. El bus G es usado para “guardar” el componente bajo prueba eliminando las impedancias en paralelo. La figura 4-4 muestra donde se conecta el bus G en el circuito cuando el componente bajo prueba es afectado por una impedancia en paralelo. Conectado el bus G tal como se muestra, la corriente que fluye a travez de , Zsg y Zig llega a ser insignificante. Cuando la entrada no inversora del MOA es aterrizada como se muestra en la figura 4-4, la entrada no inversora llega a ser una “tierra virtual” debido a las caracteristicas del OP AMP. Esto tambien conecta el bus I a una tierra virtual. Con el bus G tambien en

Pag 26 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

una tierra potencial, no hay diferencia de potencial a travez de Zig , y no fluye corriente a travez del path paralelo a Rx y a travez del path de retroalimentacion del MOA. Sin embargo, Vs provee corriente a Zsg . Esta corriente no afecta la medicion debido a que la impedancia de salida de Vs es muy pequeña comparada a Zsg. Debido a que puede haber mas paths en paralelo conectados al dispositivo bajo prueba, puede haber una o mas conexiones del bus G.

Figura 4-4 El bus G elimina las impedancias en paralelo. 3.4.4.4. Ancho de banda de Operacion del MOA. Existen dos anchos de banda , estrecho (narrow) y amplio (wide), los cuales afectan la ganancia del MOA. Si no se especifica ancho de banda, el sistema usara la banda estrecha. Sin embargo, wideband (banda amplia) puede ser especificada en algunas mediciones. El uso de wideband incrementa el ancho de amplificacion del MOA. Para implementar la caracteristica de wideband, la opcion “wb” es añadida al campo de opciones en la sentencia de prueba apropiada. Ejemplo: clear connect s to “R1-1”; I to “R1-2” resistor 2k, 1.4, 1.4, wb 3.4.5. Mediciones Especiales de Prueba analogica. La prueba de componentes los cuales estan conectados en un circuito requiere de tecnicas especiales de medicion. Los efectos de otros dispositivos conectados al dispositivo bajo prueba (DUT) pueden causar errores en la medicion basica usando los buses S e I. Las guardas tambien pueden introducir errores de medicion. Estos tres tipos de errores son: 1. 2. 3.

Source Voltaje Error (error de la fuente de voltaje) Guard Offset error o Guard Gain Error (error de ganancia). Current Splitting (division de corriente)

Existen dos tecnicas que pueden eliminar o reducir el efecto de los errores de medicion In Circuit.Las dos tecnicas son: 1. Sensing (deteccion) 2. Enhancement.( mejoramiento)

Pag 27 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.4.5.1. Sensing. Las mediciones de tres hilos, usando los buses S, I y G proveen la configuracion basica para la prueba analogica In-Circuit en HP3070. Sin embargo, la adicion de tres buses mas, A, B y L ayudan a eliminar los problemas de medicion asociados a la prueba In-Circuit. Cada uno de los tres buses adicionales estan asociados con uno de los tres buses de medicion basicos, S, I y G. Los buses estan asociados como sigue: SaA IaB GaL El bus A sensa la fuente (bus S) directamente a los dispositivos bajo prueba, el bus B sensa el detector (bus I) directamente en el dispositivo bajo prueba, y el bus L sensa la guarda (bus G) directamente en la tarjeta bajo prueba. Sensar la fuente requiere mediciones mejoradas (enhancement). Enhancement se explica mas adelante. Para activar el enhancement, debe especificarse “en” en adicion a la opcion “sa”. Los buses añadidos proveen una tecnica de medicion In-Circuit de seis hilos. Los buses extra son usados solo cuando la medicion lo requiera. La figura 4-6 muestra la localizacion de estos buses en el circuito de medicion.

Figura 4-6. Tecnica de medicion de seis hilos. Cualquier combinacion de los buses adicionales, A, B y L, pueden ser necesarios para una medicion. Esto depende del valor del componente bajo prueba, la precision de la medicion deseada (de acuerdo a la tolerancia que se especifica en HP Board Consultant). Y las caracteristicas del circuito alrededor del dispositivo bajo prueba. La idea basica es eliminar los efectos de cables y resistencia de relays y efectos termicos de los contactos de los relays en el circuito de medicion. Sensing requiere que los cables apropiados sean incluidos en el fixture de prueba, las conexiones apropiadas sean especificadas en el bloque de prueba, y que las opciones de medicion apropiadas esten incluidas en la sentencia de medicion. Las opciones de medicion son: sa

Instruye a la prueba a sensar la fuente (bus S) con el bus A. La opcion “en” debe ser usada cuando la opcion “sa” sea especificada.

sb

Instruye a la prueba a sensar el detector (bus I) con el bus B.

sl

Instruye la prueba a sensar la guarda (bus G) con el bus L.

en

Instruye a la prueba a usar enhancement. Es obligatorio usarlo cuando se use “sa”.

Pag 28 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Este ejemplo de bloque de prueba muestra las conexiones y las opciones de medicion:

clear connect s to “Node_1”; a to “Node_1”; I to “Node_2”; b to “Node_2” connect g to “Node_3”; l to “Node_3” resistor 10, 10 , 10 , sa, sb, sl, en 3.4.5.2. Enhancement. En situaciones dificiles, puede usarse una tecnica de medicion conocida como “enhancement”. Enhancement hace uso de una ecuacion de sistema de medicion mas compleja para compensar : • • •

Los errores de medicion causados por las caracteristicas de los componentes en la tarjeta bajo prueba. Las caracteristicas no ideales del amplificador operacional. Los efectos termicos del bus y los relays en la testhead.

Enhancement es activado con la opcion “en” en la sentencia de medicion. Cuando se especifica enhancement, los voltajes son medidos en el dispositivo bajo prueba y la resistencia de referencia del MOA. Estos valores medidos son usados en la formula que determina el valor del dispositivo bajo prueba. Esto compensa el voltaje perdido en los buses de medicion, los efectos termicos creados por los relays del sistema, y para los offsets de DC en las mediciones de AC. La figura 4-7 muestra las mediciones tomadas cuando se usa enhancement. Para las mediciones de DC, los voltajes son medidos en los cuatro puntos mostrados con la fuente puesta en cero, y nuevamente con la fuente al nivel necesario. (ocho mediciones extra). Para las mediciones de AC, los voltajes son medidos en los cuatro puntos mostrados con la fuente de señal a 0°, y nuevamente con la fuente a + 90°, y nuevamente con la fuente a –90° (12 mediciones extra). Las mediciones extra de enhancement causan que la prueba del dispositivo requiera significantemente mas tiempo. Si el tiempo de prueba es una preocupacion, use enhancement solo cuando sea necesario.

Figura 4-7. Enhancement

Pag 29 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.4.6. Resumen de Sentencias de prueba In-Circuit

A continuacion se muestra una lista de las sentencias comunmente usadas en una prueba InCircuit.Las sentencias se encuentra alfabeticamente para los modos ANALOG y BT-BASIC. Modo Analog capacitor

Mide capacitores fijos o variables.

connect –unpowered

Conecta los buses especificados a los nodos o brc’s.

clear connect- unpowered

Desconecta todos los buses y conecta los buses especificados a los nodos o brc’s

disconnect-unpowered

Desconecta los nodos o brc’s especificados.

discharge

Descarga los capacitores.

diode

Mide el voltaje de polarizacion directa de un diodo o el voltaje zener.

end on failure

Marca el fin de un ciclo “on failure”.

end test

Delimita el final de un bloque de prueba.

exit test

Sale de un bloque de prueba. Usualmente usado en un ciclo “on failure”.

fuse

Verifica la presencia de fusibles.

gpconnect

Cierra el GP relay especificado. Esta sentencia coincide con la sentencia de BT-BASIC “gpconnect”.

gpdisconnect

Abre el GP realy especificado. Esta sentencia coincide con la sentencia “gpdisconnect” de BT-BASIC.

inductor

Mide inductores fijos o variables.

jumper

Verifica la presencia de jumpers.

nfetr/pfetr

Mide la Ron de FETs canal-N o Canal-P.

npn/pnp

Calcula la ganancia de transistores npn y pnp midiendo dos valores de la corriente de base.

off failure

Desactiva una sentencia “on failure”.

on failure

Marca el inicio de un ciclo “on failure”.

potentiometer

Mide la resistencia de un potenciometro.

print

Manda un mensaje al dispositivo “printer is“

report

Manda un mensaje al dispositivo “report is“

Pag 30 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ resistor

Mide resistores fijos o variables.

switch

Verifica la posicion de contacto de un switch.

test analog

Delimita el inicio de un bloque de prueba.

zener

Mide el voltaje de ruptura inversa de un zener. BT-Basic

analog

Invoca el modo analogico.

gpconnect

Cierra el relay de proposito general especificado (GP relay).

gpdisconnect

Abre el relay de proposito general especificado (GP relay).

learn capacitance off

Apaga el capacitance learning

learn capacitance on

Enciende el capacitance learning. La compensacion de capacitancia es activada para las pruebas que son ejecutadas desde el testplan entre esta sentencia y la sentencia “learn capacitance off”.

minimum wait

Especifica un intervalo, en segundos, entre aplicacion de estimulos y la toma de las lecturas para todas las pruebas analogicas in-circuit.

printer is

Especifica el dispositivo de impresion.

pause

Detiene la ejecucion del programa. Continua al ejecutar cont

report is

Especifica el dispositivo de reporte

test

Ejecuta el bloque de prueba especificado.

test cont

Continua despues de una pausa.

tolerance margin

Cambia los limites de prueba especificados en las sentencias de prueba. La sentebcia “tolerance margin” puede ser usada para incrementar o decrementar los limites de prueba. Si no se especifica un valor, el valor usado es 0.

unpowered

inicializa el sistema para ejecutar las sentencias de prueba InCircuit, y ejecuta el bloque de descarga de capacitores escrito por el HP IPG.

3.4.7. Opciones de Medicion. son:

Esta es una breve descripcion de las opciones de medicion. Las opciones de medicion In-Circuit ad --- adjust(ajuste) ar --- ASRU range

am --- amplitude co --- voltaje compliance

Pag 31 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ comp/nocomp—capacitor compensation ed --- extra digit fi --- filter idelta --- current change idc --- DC current op --- opposite pc --- parallel capacitor (debug only) pm --- parallel model sa --- Usa el Bus A para sensar el Bus S. sl --- Usa el bus L para sensar el Bus G wa --- wait

dwa --- detector wait en ---enhancement fr --- frequency ico --- current compliance of --- DC offset oxt---override adaptive measurements pf --- pass/fail parameter re --- refernce element sb --- Usa el Bus B para sensar el Bus I sm --- serial models wb --- wideband

Todas las opciones son truncadas al limite menor posible. Por ejemplo, si se especifica 5.0005 V, la opcion sera 5.000 Volts debido a que la ASRU tiene una resolucion de 1 mV. Adjust (ad)

Permite ajustar un componente variable antes de tomar mediciones.

Amplitude(am)

Permite colocar la amplitud de la fuente de voltaje.

ASRU Range (ar)

Especifica el rango de ganancia de coltaje de la ASRU en terminos de voltaje.

Voltaje Compliance(eo)

Coloca el limite de voltaje de la fuente.

Capacitor Compensation (comp/nocomp) Especifica si la compensacion de capacitores es ejecutada o no. Detector wait (dwa)

Causa que el detector espere el numero especificado de segundos entre las mediciones cuando se usa enhancement.

Extra Digit (ed)

Direcciona al sistema para integrar las mediciones sobre un ciclo de linea completo.

Enhancement(en)

Direcciona al sistema a realizar componentes extendida (enhancent).

Filter (fi)

Direcciona al sistema para tomar un especificado numero de lecturas durante una prueba de un componente y entrega el promedio como resultado de la prueba.

Frequency(fr)

Coloca la frecuencia de la fuente de AC en Hz.

Current Change (idelta)

Especifica el cambio de la corriente de DC a usar cuando se prueban transistores npn o pnp.

Current Compliance(ico)

Especifica el limite de la fuente de corriente.

DC Current (idc)

Especifica la fuente de corriente de DC para las sentencias “diode”, “zener”, “npn” y “pnp”.

Offset (of)

Selecciona un offset de voltaje de DC para una fuente de AC.

prueba

de

Pag 32 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Opposite (op)

Causa que el valor esperado de una prueba sea inverso.

Override Adaptive Meas (oxt)

Obliga mediciones no adaptables. Usando el comando oxt obliga el comportamiento como un metodo no-adaptable usado antes de B03.00.

Parallel Capacitor (pc)

Es usado durante debug solamente. Conecta un capacitor de 100pF en paralelo con el dispositivo bajo prueba. Esto ayuda a determinar si la prueba de un capacitor de bajo valor es valida.

Pass/Fail (pf)

Instruye a las sentencias de medicion del componente a colocar una variable de regreso (si se especifica) a “1” para pass y a “0” para fail , en vez de un resultado de un valor medido.El valor actual medido sera reportado.

Parallel Model (pm)

Selecciona el modelo paralelo para prueba de capacitores e inductores.

Reference Element( re)

Selecciona el resistor de referencia para el ciclo de retroalimentacion del MOA.

Sense A (sa)

Direcciona la sistema a usar el bus A para sensar la fuente de voltaje aplicada al componente bajo prueba.Esta opcion debe ser usada con la opcion “en”.

Sense B (sb)

Direcciona al sistema a usar el bus B para sensar el detector de voltaje

Sense L (sl)

Direcciona al sistema a usar el bus L para sensar el punto de guarda.

Serial Model (sm)

Selecciona el modelo serial para la prueba de capacitores e inductores.

Wait (wa)

Especifica un intervalo de espera, en segundos, entre la aplicacion de estimulos y la toma de lecturas.

Wideband

Selecciona las caracteristicas de wideband del MOA.

Pag 33 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.5.

Prueba de Capacitores

La prueba de capacitores mide capacitancias desde 10 pF hasta 10,000 uF. Los capacitores variables pueden ser probados usando la opcion “ad” (adjust), con la sentencia “capacitor”. 3.5.1.Configuracion de la prueba. El capacitor bajo prueba es conectado en la entrada del MOA como se muestra en la figura 5-1. Una fuente de AC es aplicada al dispositivo bajo prueba, y la salida del MOA es medida con un voltimetro de AC.

Figura 5-1 Configuracion de Prueba de Capacitores 3.5.2. Consideraciones de Prueba. Existen dos consideraciones que se deben tener en cuenta cuando se prueben capacitores: los elementos resistivos de los capacitores, y la capacitancia del fixture de prueba. Para compensar los elementos resistivos de los capacitores, se puede especificar la opcion “parallel model” o “serial model”. serial model --- “sm” parallel model ---- “pm” Para valores de capacitores menores que 100uF, se debe usar el modelo paralelo. Para capacitores de 100uF o mayores, debe usarse el modelo serial. Si no se especifica ninguna opcion, se usara el modelo paralelo. Para eliminar la capacitancia del fixture y el sistema de los resultados de la medicion, se puede usar la caracteristica de compensacion de capacitancia del HP3070.. Tipicamente, capacitores de 100pF necesitan la compensacion , ya que la capacitancia del sistema es significante (entre 20pF y 50 pF) comparado con el valor del dispositivo bajo prueba. Se añade la opcion “comp” a la prueba del capacitor que requiere compensacion, y la opcion “nocomp” a la prueba que no requiere compensacion. El generado del Testplan coloca las pruebas de los capacitores entre las sentencias “learn capacitance on” y “learn capacitance off”. La primera vez que se ejecuta el programa de prueba (testplan), la prueba de capacitores que requieren compensacion son ejecutadas antes de que el fixture sea activado. Debido a que el fixture no esta activado, la tarjeta bajo prueba no esta en contacto con el fixture. Cada medicion es el resultado de la capacitancia del sistema y del fixture solamente. Esta es la forma en que el sistema “aprende” el valor de compensacion de capacitancia. Cuando los capacitores individuales son probados, el valor aprendido es restado del resultado de la medicion antes que sea comparado a los limites de prueba para decidir si pasa o falla. Note que las mediciones de compensacion son hechas solo la primera vez que el testplan es ejecutado despues que es

Pag 34 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ cargado. Las siguientes ejecuciones del testplan usan los valores aprendidos de la primera ejecucion. Esto reduce el tiempo de prueba de todas las subsecuentes ejecuciones.

3.5.3. Sintaxis de la sentencias capacitor. La sentencia “capacitor” ejecuta una prueba a un capacitor: capacitor capacitor capacitor capacitor

,,, ,,,, ,,,, ,,,, ,

capacitor capacitor capacitor capacitor

, ,,, ,,,,, ,,,,, ,,,,, ,

Ejemplo: clear connect s to “C1-1”; I to “C1-2”

capacitor 2u, 11.8, 12.4, re2, fr128, nocomp

3.5.4. Opciones de Medicion. HP IPG selecciona las opciones de medicion para la prueba de un capacitor basado en el analisis de dispositivo bajo prueba y la topologia del circuito. Sin embargo, se puede cambiar las opciones para mejorar la prueba o se puede escribir manualmente una prueba in-circuit. Si no se especifican opciones, el sistema usa los parametros de default. A continuacion se muestra una lista de las opciones disponibles para la sentencia “capacitor”, y las opciones por default. DISPONIBLE adjust component ad source amplitude am ASRU Range ar detector wait dwa extra digit ed enhancement en filter fi frequency fr current compliance ico voltage offset of override adaptive measurements oxt pass/fail pf parallel model pm refernce element re sense A bus sa sense B bus sb sense L bus sl serial model sm wait wa wideband wb

DEFAULT am 0.1 ar 0.156 dwa 0 fi 1 fr 1024 ico 1 of 0 pm re4

Pag 35 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.5.5. Valores de Programacion.

RANGO 10 pF – 15.9 pF 15.9pF – 159pF 159pF – 1590pF 1590pF – 0.0159uF 0.0159uF – 0.159uF 0.159uF – 1uF 1uF – 1.59uF 1.59uF – 15.9uF 15.9uF – 159uF 159uF – 1590uF 1590uF – 10,000uF

OPCIONES RECOMENDADAS Fr8291,wb,re6 wb, re6 wb, re3 wb, re4 re3 Fr128,ed, re3 sa, sb, en, fr128, ed, re3 sa, sb, en, fr128, ed, re2 sa, sb, en, fr128, ed, re1 ar2, sa, sb, en, fr128, ed, re1 ar3, sa, sb, en, fr128, ed, re1

Cuando se seleccione “fr128”, siempre se debe usar la opcion “ed”. La opcion “ed” especifica que la medicion sera integrada sobre un ciclo de linea completo, la integracion normal es insuficiente para mediciones hechas con 128 Hz. Seleccionando “re” y “am”: Cuando se seleccione el resistor de retroalimentacion, “re”, y la amplitud de la fuente, “am”, trate de mantener una ganancia del MOA de 1 a 10 y una salida de 0.01 a 0.1 volts. Este rango de ganancia y salida del MOA provee la mayor precision y repetibilidad en las mediciones. Frecuencia de la fuente: Use una frecuencia de la fuente, fr, que mantenga la salida del MOA entre 0.01 y 0.1 volt. Valores pequeños de capacitores necesitan grandes frecuencias. Se puede especificar una frecuencia de la fuente de 128, 1024 o 8192 Hz. Filtering: Cuando se pruebe un capacitor en un circuito ruidoso, use el filtro adecuado, “fr”, para obtener una medicion estable. Si se añade el filtro, se incrementara el tiempo de prueba. Conexiones de Bus: Cuando se designan las conexiones del bus con la sentencia “clear connect”, trate de maximizar Zig. Esto es, la posicion de los buses en el circuito bajo prueba de manera que exista una impedancia maxima entre los buses I y G. Herramienta de debug: Durante el debug, se puede validar una prueba de un capacitor añadiendo la opcion “pc” en la sentencia “capacitor”. Esto conectara un capacitor de 100pF en paralelo con el dispositivo bajo prueba. El resultado de la medicion se incrementara por 100pF. Si los resultados de la prueba no se incrementan esta cantidad probablemente se tenga un problema de contacto o en la prueba. Esta es una herramienta de debug solamente. No se puede usar “pc” durante pruebas de produccion.

Pag 36 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

3.6. Prueba de Diodo/ Zener.

La prueba de diodos mide el voltaje de polarizacion directa de los diodos. La prueba de zener mide el voltaje de polarizacion inversa de zeners hasta de 18 Volts. La prueba de diodo y de zener usan la misma configuracion, mostrada en la figura 6-1. El diodo o zener bajo prueba es conectado en el lazo de retroalimentacion del MOA. Una fuente de DC es aplicada a el entrada y la salida del MOAes medida con un voltimetro de DC. Los elementos de prueba que usa el HP IPG son: source

Una fuente interna de voltaje de DC.

detector

Un voltimetro interno de DC.

Figura 6-1. Configuracion de Prueba de Diodo/Zener. 3.6.1. Consideraciones de Prueba. La unica diferencia entre la prueba del diodo y el zener es las conexiones del bus al dispositivo bajo prueba. En base a la figura 6-1, La prueba de diodo mide el voltaje de polarizacion directa, y la prueba del zener mide el voltaje de polarizacion inversa. Para la prueba de diodos, el valor del voltage compliance “co” se coloca al menos a un volt mayor que el limite de prueba alto. La prueba de zeners que son mayores de 8.99 volts usa una fuente auxiliar. El voltage compliance “co”, para estas pruebas debe ser colocado a 10. La opcion del rango de voltaje de la ASRU, “ar”, para la prueba del zener, a diferencia de otros circuitos es de 0 a 18 volts. La opcion “idc” puede ser usada en ambas sentencias para mantener constante la fuente de corriente de DC. Tiene un rango de 10uA -100mA para las sentencias “diode” y “zener”, si no se especifica el “idc”, el sistema usa 10uA. Notese que la amplitud de la fuente y el resistor de referencia no son seleccionables. La opcion “idc” automaticamente selecciona el valor apropiado de amplitud de la fuente, el resistor de referencia “re” para obtener la corriente especificada. 3.6.2. Sintaxis de las sentencias Diode/Zener. La sentencia “diode” ejecuta una prueba de diodos: diode ,

Pag 37 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ diode , , diode , , diode , ,,

diode ,, diode ,, , diode ,, , diode ,, ,, La sentencia “zener” ejecuta una prueba de zener: zener ,, zener ,,, zener ,,, zener ,,,, zener ,,, zener ,,,, zener ,,,, zener ,,,,, Ejemplo: clear connect s to “D1-A”; I to “D1-C” diode 800m, ar1, idc1m, co2.0

3.6.3. Opciones de Medicion. HP IPG selecciona las opciones de medicion para las pruebas de diodo y zener basado en su analisis del circuito bajo prueba. Sin embargo, se pueden cambiar sus valores para mejorar la prueba. O, manualmente se puede escribir una prueba In-Circuit. Si no se especifican las opciones, el sistema usara los parametros de default. La siguiente lista muestra las opciones disponibles con las sentencias “diode” y “zener”, y las opciones por default: Diode: DISPONIBLE ASRU Range Voltage compliance extra digit filter DC Current pass/fail sense A bus sense B bus sense L bus wait

ar co ed fi id pf sa sb sl wa

DEFAULT ar 2.5 co 1.5 fi1 idc10m

wa0

Pag 38 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Zener:

DISPONIBLE ASRU Range voltage compliance extra digit filter DC Current pass/fail sense A bus sense B bus sense L bus wait

ar co ed fi id pf sa sb sl wa

ar 10 co 10

DEFAULT

fi1 idc10m

wa0

3.6.4. Opciones de Programacion. Guarding: Use guardas para eliminar los efectos de impedancias en paralelo con el diodo bajo prueba: No use guardas en prueba de diodos. Salida del MOA: Asegurese que la salida del MOA no exceda 15 VDC o 14 Vpk durante la prueba. Zeners mayores de 18 volts: No hay pruebas in-circuit para zeners mayores de 18 volts. Se puede checar que estan presentes en la tarjeta bajo prueba y que esten orientados correctamente. Se puede hacer simplemente probandolo como un diodo.

3.7.Prueba de FET Ron. Las pruebas de FETs, “nfetr” y “pfetr”, miden la resistencia de encendido (Ron) de los FETs canal-N o canal-P respectivamente. 3.7.1. Configuracion de la prueba. El FET bajo prueba es conectado en la entrada del MOA, como se muestra ne la Figura 7-1 . La fuente , bus S, y el detector, bus I, son conectados al source y al drain del FET. La orientacion esta determinada por la resistencia de source-ground y detector-ground del circuito. La guarda, bus G, es conectada al gate del FET. En esta configuracion, el gate es conectado a tierra y se aplica un voltaje de 0.1 volt al drain. La corriente que fluye a travez del FET es medida por el MOA. Estos valores de voltaje y corriente son usados para calcular la resistencia de encendido del FET bajo prueba. Los elementos de prueba usados por el HP IPG son: source

Una fuente de voltaje de DC interna colocada a 0.1 volt.

detector

Un voltimetro de DC interno.

Pag 39 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************

Figura 7-1. Configuracion de Prueba de FET. 3.7.2. Consideraciones de Prueba. La unica diferencia de configuracion entre los dos tipos de FET es la polaridad de la fuente. Los FETs canal-N son probados con una fuente positiva; los FETs canal-P son probados con una fuente negativa. Si no se especifica la opcion “fr”, el sistema usara una fuente de DC. Si se inlcuye la opcion “fr”, el sistema usara una fuente de AC de la frecuencia especificada. Una fuente de AC puede ser deseable para reducir los efectos de impedancias en paralelo con el FET bajo prueba. Nota: el rango de la amplitud de la fuente de DC es –10.0 VDC a 10.0 VDC, y el rango de la amplitud de la fuente de AC es de 0.0 Vrms a 7.07 Vrms. 3.7.3. Sintaxis de las sentencias NFET/PFET. La sentencia “nfetr” ejecuta una prueba de un FET canal-N : nfetr nfetr nfetr nfetr

, , , , , , ,,

nfetr nfetr nfetr nfetr

,, ,, , ,, , ,, ,,

La sentencia “pfetr” ejecuta una prueba de un FET canal-P: nfetr pfetr pfetr pfetr

, , , , , , ,,

pfetr pfetr pfetr pfetr

,, ,, , ,, , ,, ,,

Pag 40 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ Ejemplo:

clear connect s to “g1-p”; I to “g1-s”; g to “g1-g” nfetr 10.24k, 4.906k, wb, ed 3.7.4. Opciones de medicion: HP IPG selecciona las opciones de medicion para el FET basado en su analisis del circuito bajo prueba. Sin embargo, se pueden cambiar las opciones o sus valores para mejorar la prueba. O se pueden escribir manualmente una prueba in-circuit. Si no se especifican las opciones, el sistema usa los parametros de default. A continuacion se listan las opciones disponibles con las sentencias “nfetr” y “pfetr” , y las opciones por default:

3.7.5. Opciones de Programacion: Rangos recomendados del elemento de referencia “re”:

Fuentes de AC: Se puede usar la opcion de “fr” , una fuente de AC, para reducir los efectos de impedancias paralelas.

Pag 41 de 86

HP3070 In Circuit Test Training NatSteel Electronics S. A. ************************************************************************ 3.8. Prueba de Fusibles. La prueba de fusibles checa la presencia de fusibles midiendo la resistencia del elemento. El resultado de la medicion es comparada con un threshold para determinar si pasa o falla. 3.8.1.Configuracion de la prueba. El fusible bajo prueba es conectado en la entrada del MOA como se muestra en la figura 8-1. Los elementos que HP IPG usa son: source

Una fuente de voltaje de DC colocada a 0.1 V.

detector

Un voltimetro interno de DC

resistor de referencia (fe1)

Un resistor de 10 ohms

Figura 8-1. Configuracion de prueba de fusibles. 3.8.2.Consideraciones de Prueba. Un fusible es medido de la misma manera que un resistor. El resultado de la medicion del fusible es comparado contra un threshold, en vez de tolerancias altas y bajas. Si la resistencia medida es menor o igual que el threshold, la prueba pasa. Si la resistencia medida es mayor que el threshold, la prueba falla. 3.8.3. Sintaxis de la sentencia Fuse. La sentencia “fuse” ejecuta una prueba de fusible: fuse fuse , fuse ,