ELETTRONICA APPLICATA

APPUNTI DI

ELETTRONICA APPLICATA I

Alessandro Bonaudo e Ricchiardi Fausto Ottobre 1995-Febbraio 1996

SOMMARIO GENERALE CAPITOLO 1: Introduzione 1.1 Definizioni di segnale analogico e segnale discreto 1.2 Panoramica sui circuiti analogici più diffusi 1.3 Panoramica sui circuiti digitali 1.4 Problematiche di progetto 1.5 Considerazioni termiche CAPITOLO 2: Segnali e circuiti logici - famiglia TTL 2.1 Definizione di segnale logico 2.2 Temporizzazione 2.3 Famiglia TTL e sue derivate 2.4 Osservazioni finali sulla famiglia TTL

CAPITOLO 3: Segnali e circuiti logici - famiglia CMOS 3.1 Famiglia logica CMOS e due derivate 3.2 Esempi di circuiti sequenziali CAPITOLO 4: Memorie 4.1 Classificazione edlle memorie elettroniche 4.2 Struttura generale di una memoria 4.3 Temporizzazioni CAPITOLO 5: Introduzione agli amplificatori 5.1 Concetti di linearità e non linearità 5.2 Modello del transistore per piccolo segnale 5.3 Polarizzazione del transistore 5.4 Possibili configurazioni per il piccolo segnale (transitori bipolari) 5.5 Possibili configurazioni per il piccolo segnale (transitori CMOS) 5.6 Calcolo di gm e rπ CAPITOLO 6: Risposta in frequenza degli amplificatori 6.1 Funzioni di trasferimento, modulo e fase 6.2 Un esempio importante: il partitore compensato 6.3 Curve di risposta degli amplificatori 6.4 Introduzione di poli e zeri 6.5 Effetto Miller 6.6 Esempio di disaccoppiamento in continua 6.7 Effetti della temperatura

6.8 Stadio differenziale 6.9 Derive e offset: prime considerazioni CAPITOLO 7: Amplificatori operazionali 7.1 L’amplificatore operazionale 7.2 I 4 tipi di amplificatore 7.3 Derive e offset nell’amplificatore operazionale 7.4 Esempi di applicazione dell’amplificatore di tensione e di transresistenza CAPITOLO 8: Concetti sulla reazione 8.1 Alcune definizioni 8.2 Amplificatori reazionati 8.3 Caso di studio: anello di reazione su amplificatore 8.4 Risposta in frequenza degli amplificatori reazionati CAPITOLO 9: Stabilità delle reazioni 9.1 Criteri di stabilità 9.2 Compensazione in frequenza 9.3 Considerazioni sull’oscillazione CAPITOLO 10: Oscillatori e comparatori di soglia 10.1 Oscillatori 10.2 Comparatori di soglia CAPITOLO 11: Generatori d’onda e alimentatori 11.1 Generatore di onde quadre e triangolari 11.2 Alimentatori

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

CAPITOLO 1

INTRODUZIONE

1.1. Definizioni di segnale analogico e segnale discreto (o digitale) Durante il corso verranno trattati soprattutto segnali elettrici che sono quei segnali presenti su un filo tra 2 connettori, dove andiamo a manipolare correnti, tensioni e potenze (le tre grandezze fondamentali per l’elettronica); i segnali elettrici possono essere generati da diversi tipi di sorgente, per esempio da trasduttori (microfono, termocoppia, ...):

Se

Se’

Su

Segnale di Entrata (non elettrico)

Fig 1.1

La più semplice e banale elaborazione di un segnale elettrico è l’AMPLIFICATORE (che vedremo in dettaglio durante il corso). I segnali possono essere esaminati secondo 2 punti di vista: il punto di vista analogico e il punto di vista digitale. Dello stesso segnale (che è una grandezza comunque e sempre continua) possono interessarci solo certi valori ben definiti, oppure tutti i valori che esso assume nel tempo. Prendiamo in considerazione il seguente segnale:

S

t Fig 1.2

Questo segnale può essere considerato un segnale analogico in quanto può assumere infiniti valori (cioé TUTTI i valori tra il suo massimo e il suo minimo). Se invece prendo in considerazione soltanto alcuni valori o alcune fasce di valori (ad es. i valori compresi nelle 2 fasce tratteggiate) questo segnale può essere considerato un segnale discreto, perché assume solo 2 valori per me significativi. Quindi ogni fenomeno può essere trattato sia dal punto di vista analogico che dal punto di vista digitale; per esempio possiamo dire che in aula la luce è accesa oppure è spenta (analisi digitale) ma possiamo anche dire che in aula è presente una determinata quantità di luce e di ombra (analisi analogica).

1.1.1. Conversione analogico - digitale Per passare da una descrizione analogica di un segnale ad una digitale è necessario avere infiniti segnali digitali; questa affermazione ci porta a pensare che il passaggio da analogico a digitale sia impossibile. In realtà tutte le grandezze fisiche sono note a meno di un errore ε; di conseguenza non serviranno più infiniti segnali digitali per descrivere un segnale analogico, ma sarà sufficiente un numero di segnali tale per cui l’errore di discretizzazione che si commette è minore dell’errore di approssimazione:

BONAUDO Alessandro - RICCHIARDI Fausto

1

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

N = numero di segnali digitali εd = errore di discretizzazione ε = errore di misurazione

1 = εd < ε N 2

Per esempio, se voglio un errore non superiore all’ 1%, mi bastano 7 segnali digitali per rappresentare il segnale analogico: N=7 → 27 = 128 εd = 1 / 128 < ε = 1/100 Se invece voglo un errore non superiore all’un per mille, mi bastano 10 segnali digitali: N=10 → 210 = 1024 εd = 1 / 1024 < ε = 1/1000 Nella pratica si utilizzano 12 oppure 16 bit che sono più che sufficienti per discretizzare qualunque segnale analogico. I circuiti che manipolanosegnali elettrici devono mantenere la qualità del segnale in uscita pari a quella del segnale in ingresso. Se all’ingresso ho un errore dell’ 1%, all’uscita devo ancora avere la stessa precisione. Per i segnali analogici, la fedeltà dipende dalla qualità del circuito; nel caso di segnali digitali non c’è più questo problema, perché i valori che il segnale può assumere sono noti e definiti, quindi possono essere facilmente riprodotti in uscita. D’altro canto occorrono più circuiti digitali per fare lo stesso lavoro di un solo circuito analogico. Inoltre, un circuito analogico è, in teoria, istantaneo, mentre per il circuito digitale occorre del tempo per fare le 2 conversioni di segnale (analogico→digitale, digitale→analogico), e in pratica fenomeni con frequenza più grande del kiloHz sono difficilmente trattabili in digitale. Riassumendo: DIGITALE + Semplice da realizzare - Costoso + integrazione più facile - Veloce

ANALOGICO - Semplice + Costoso - Integrazione meno facile + Veloce

1.2. Panoramica sui circuiti analogici più diffusi 1.2.1. Amplificatori Scopo: l’amplificatore è quel circuito che modifica l’ampiezza del segnale secondo una certa legge o caratteristica. Sono dei circuiti nei quali entra un segnale Se in ingresso e dai quali esce un segnale Su, con la stessa forma di Se (fedele) ma amplificato. Un amplificatore non fedele produce un segnale distorto.

Se ci troviamo di fronte un amplificatore lineare, la legge che lega il segnale di uscita Su con quello di entrata Se sarà la seguente: circuito Se

Su

Su = K * Se

con K costante

Fig 1.3 Ad esempio, se in ingresso abbiamo una sinusoide:

Se = A * sen ωt

⇒

Su = KA * sen ωt

Se su un grafico poniamo in ascissa l’ampiezza di Se e in ordinata l’ampiezza di Su, siccome K è costante otteniamo una retta, teoricamente di lunghezza infinita, il cui coefficiente angolare è appunto K (fig 1.4). BONAUDO Alessandro - RICCHIARDI Fausto

2

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

Su

Se

Fig 1.4 In realtà la retta non è infinita, perché il circuito è limitato sia verso il basso che verso l’alto (fig 1.5).

Su

Dinamica di Su

Come indicato in figura, l’intervallo tra le due linee tratteggiate orizzontali è chiamato dinamica del segnale d’uscita, l’intervallo tra le due linee tratteggiate verticali è chiamato dinamica del segnale d’ingresso.

Se

Dinamica di Se

Fig 1.5

Questo significa che un amplificatore reale ha una zona di linearità limitata e definita, all’interno della quale il segnale è amplificato secondo la legge lineare con coefficiente K. Ovviamente non tutti gli amplificatori hanno una caratteristica lineare. Esistono amplificatori con caratteristica quadrata, logaritmica (ad es. per compattare un segnale), non lineare (utili per linearizzare un sistema in cui un componente, per es. un sensore, non è lineare). Finora abbiamo sottinteso che il valore di K fosse indipendente sia dalla pulsazione ω che dall’ampiezza A, ma questo non è vero nella realtà. Possiamo ottenere che il valore di K sia indipendente da ω per un campo ristretto di frequenze (quindi ci troviamo di fronte ad un amplificatore selettivo o Tuned) oppure per un campio molto ampio di frequenze (e quindi abbiamo gli amplificatori non selettivi o Untuned ). Il valore di K, che dipende dalla frequenza, lo si può esprimere come una funzione: K(ω); questa è detta funzione di trasferimento, e ne studieremo la forma e le caratteristiche. Inoltre, il legame tra K e ω viene studiato mediante la curva di risposta in frequenza, che esprime appunto il comportamento di K al variare di ω. Visto che gli amplificatori hanno in ingresso un segnale a cui è associata una determinata potenza e che in uscita hanno un segnale a cui è associata una potenza maggiore di quella del segnale di ingresso, deve esistere nel circuito una sorgente di potenza (non posso entrare con 1 W e uscire con 10W!)(fig 1.6).

Val

Fig 1.6

La sorgente di potenza è di solito un alimentatore (componente di cui studieremo le caratteristiche). Le tensioni di alimentazione sono quelle che introducono quelle limitazioni −inferiore e superiore− nella dinamica dei segnali amplificati (vedi Fig.1.5). Inoltre l’alimentatore ha il compito di polarizzare (to bias) i dispositivi che costituiscono l’amplificatore in modo da farli funzionare correttamente (cioé in linearità).

1.2.2. Filtri

BONAUDO Alessandro - RICCHIARDI Fausto

3

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

Scopo: possiedono una determinata e precisa risposta in frequenza. Si suddividono in: •

filtri passivi: sono circuiti realizzati solo con elementi passivi (resistori, condensatori, trasformatori, induttori, ....), quindi non hanno bisogno dell’alimentazione.

•

filtri attivi: hanno al loro interno anche elementi attivi (amplificatori) e questo implica la presenza dell’alimentazione.

Con i componenti attivi posso ottenere le stesse leggi di funzionamento dei componenti passivi, ma con il vantaggio di non utilizzare induttanze e trasformatori, che sono difficili da realizzare e molto imprecisi. Nei filtri si vuole realizzare un ben preciso legame tra funzione di trasferimento e frequenza, cioé si vuole un determinato valore di amplificazione a una determinata frequenza; ciò implica un comportamento in frequenza del filtro estremamente preciso; mentre negli amplificatori ciò non è necessario, infatti è sufficiente che la frequenza non dia fastidio.

1.2.3. Circuiti non lineari Tra tutti i possibili circuiti non lineari, consideriamo quelli che presentano 2 stati di funzionamento (fig 1.7).

Su

stato 2

stato 1

Se

Fig. 1.7 Esempio tipico è il comparatore di soglia, che vedremo nei dettagli più avanti.

1.2.4. Generatori di forme d’onda I circuiti con una caratteristica non lineare come quella vista ora, sono i mattoni base per la realizzazione dei generatori di segnale o di forme d’onda. I generatori più diffusi sono quelli che creano onde quadre, sinusoidali, triangolari, a dente di sega.

1.2.5. Alimentatori (Power Supply) Scopo: Trasformano una sorgente di energia primaria in una fonte di energia adatta ad alimentare i vari circuiti elettronici. Caratteristiche: • •

hanno un buon rendimento (consumano poca potenza rispetto a quella prelevata dalla sorgente). mantengono sufficientemente costante il segnale in uscita, indipendentemente da: a - le variazioni del carico b - le variazioni della sorgente primaria c - le variazioni della temperatura

Quelli che si comportano così sono chiamati alimentatori stabilizzati.

BONAUDO Alessandro - RICCHIARDI Fausto

4

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

1.3. Panoramica sui circuiti digitali I circuiti digitali sono quei circuiti che trattano e manipolano segnali digitali. Si possono suddividere in base alla tecnologia con cui sono stati costruiti in: - BIPOLARI (più adatto a circuiti analogici) - MOS - CMOS - BCMOS e in base alla funzione che svolgono in: - combinatori (l’uscita segue l’ingresso istante per istante) - sequenziali (le variazioni dell’ingresso e dell’uscita sono scandite con una certa frequenza) I circuiti più diffusi sono: - Microprocessori - Microcontrollori - Memorie

1.3.1. Sistemi misti (analogici - digitali) Sono sistemi in cui coesistono circuiti analogici e circuiti digitali. Tali circuiti sono separati in tutto tranne nell’alimentazione. I sistemi più diffusi sono: - Sistemi di conversione Analogica digitale (ADC) - Sensori - Synchro, LVDT, RVDT I circuiti analogici richiedono un’alimentazione diversa da quella digitale (fig 1.8).

+ 15 v - 15 v

Problemi: analog

AGND +5V

• •

digit

DGND

i circuiti analogi, dovendo essere precisi, devono avere alimentazioni stabili (variazioni di ± 1 mV) l’assorbimento di potenza nei circuiti analogici è più o meno costante, mentre in quelli digitali, specialmente nei sequenziali, avviene in modo impulsivo (in quanto richiedono corrente in modo impulsivo)

Fig 1.8 Infatti: V = L (di/dt)

dove

di è dell’ordine degli Ampere dt è dell’ordine dei nanosecondi

quindi V subisce variazioni dell’ordine dei Volt Sulle piste dei circuiti digitali esistono disturbi molto elevati: una pista può essere vista come una piccola induttanza. Per risolvere questi problemi il primo accorgimento consiste nello separare i percorsi di massa. In altre parole dobbiamo evitare la situazione descritta in fig 1.9. BONAUDO Alessandro - RICCHIARDI Fausto

5

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

+ 15 V +5V Analogico Digitale

Digitale

Fig 1.9 Nello schema di fig 1.9 la corrente del 5 V si accoppia con quella del 15 V verso massa. NOTA: il riferimento di massa deve essere lo stesso per i due circuiti, altrimenti non possono assolutamente comunicare. Quidni la situazione corretta è la seguente, dove le masse convertono in un solo punto: + 15 V

AGND Punto di unione delle masse DGND

+5V Fig 1.10 Se i punti di contatto fossero 2 otterrei una maglia (anello di massa), e questa situazione provoca disturbi e occorre evitarla (anche se in certi casi non è possibile agire altrimenti).

1.4. Problematiche di progetto I componenti sia attivi che passivi possono essere in 2 forme: - discreta:

ogni componente del circuito è un singolo componente elettronico: una resistenza, un condensatore, un induttore, ecc. collegati tra loro tramite fili e piste; la progettazione di circuiti discreti è ancora utlizzata in due settori: la potenza e l’iperfrequenza. Per dare un’idea, siamo in zona di potenza quando lavoriamo con correnti di decine e centinaia di Ampere. Ci troviamo in questa situazione soprattutto nelle zone di interfaccia verso gli attuatori. Nelle applicazioni per iperfrequenze la lunghezza d’onda del segnale è comparabile alle dimensioni dei componenti elettronici (il modello a parametri concentrati non vale più e occorre utilizzare il modello a parametri distribuiti).

- integrata: su un unico supporto di silicio (ad alte frequenze si utilizza l’Arseniuro di Gallio: GaAs) sono integrati moltissimi componenti. Sono presenti solo resistori e piccoli condensatori, più facili da realizzare e da integrare. Ovviamente se devo inserire induttanze o trasformatori torno ai circuiti discreti. BONAUDO Alessandro - RICCHIARDI Fausto

6

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

Sugli integrati è possibile impaccare tantissimi transistor, ma esistono difficoltà ad inserire resistenze con valori molto diversi tra loro, in quanto la tecnologia usata per fare una resistenza di 1KΩ è diversa da quella usata per una resistenza di 1MΩ, perciò occorre inserire resistenze tutte dello stesso ordine di grandezza. Inoltre ci sono grossi problemi nella realizzazione di resistenze di valore preciso e predeterminato; quindi è meglio lavorare sui rapporti tra resistenze perchè è molto semplice, lavorando sui parametri geometri della resistenze, fare una resistenza di valore multiplo di un’altra:

R=ρ

l A

dove ρ è la resistività del materiale, l è la lunghezza e A è l’area. Lavorando su l e A (parametri geometrici) ottengo resistenza tra loro proporzionali con elevatissima precisione. Per fare il nostro progetto possiamo utilizzare: - circuiti standard:

componenti come contatori, amplificatori, ...., che portano ad un basso costo di realizzazione ma comportano un elevato numero di collegamenti, saldature, componenti da collegare.

- circuiti integrati dedicati: sono poco flessibili (full custom). - circuiti semidedicati:

sono circuiti abbastanza generici programmabili dall’utente (PAL, macrocelle, ALTERA, XILINX).

1.5. Considerazioni termiche Cosideriamo il circuito di fig 1.11.

I

Se sono in corrente continua, la potenza che entra nel circuito sarà: P = V ⋅ I. Per effetto Joule questa potenza viene convertita in calore, quindi la temperatura del dispositivo cresce, e le variazioni di temperatura provocano gravi disturbi a qualunque tipo di circuito. Il problema è particolarmente sentito nei semiconduttori (silicio); gli effetti della temperatura possono essere di 2 tipi:

Vcc

• Fig 1.11

•

cambiamento delle caratteristiche di funzionamento del dispositivo (derive termiche o drift) effetto distruttivo: se la temperatura supera certi valori il dispositivo si danneggia in modo irreparabile

La temperatura limite di funzionamento Tj (temperatura di giunzione) varia a seconda del materiale: - Silicio:

200°C per circuiti semplici 175°C per circuiti più complessi 150°C per CPU, memorie, ...

- Arseniuro di Gallio:

150°C per tutti i componenti

- Germanio: 125°C

per tutti i componenti (non si usa più)

Se la temperatura del componente supera il valore Tj , il componente si danneggia irreparabilmente. Esistono alcuni range di temperatura standard, cioè intervalli di temperatura ambientali in cui i dispositivi rispettano le specifiche; i principali sono:

BONAUDO Alessandro - RICCHIARDI Fausto

7

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

0°C - 70°C

RANGE COMMERCIALE:

-55°C - 125°C

RANGE MILITARE:

range industriale: a metà tra i due precedenti (ad es. -20°C - +100°C) I primi due sono standard, l’ultimo no. Ambiente

pin

Giunzione

Giunzione J Tj

Contenitore (CASE)

Analizziamo ora nei particolari la temperatura che circonda i vari componenti; prendiamo in considerazione un componente generico raffigurato qui a sinistra. Per capire il legame tra la potenza dissipata e la differenza di temperatura mettiamoci in condizioni ideali (fig 1.12).

Ambiente A TA

Parete di separazione omogenea

Sorgente di Potenza P

Fig 1.12 La sorgente di potenza P modella il circuito che si trova dentro il case. La parete omogenea modella la parete del case che separa i due ambienti. Ipotizziamo che la distanza tra P, considerata puntiforme, e la parete sia tale che dal punto di vista della sorgente P la parete sembri infinita; sotto questa ipotesi il legame tra la temperatura di giunzione Tj e la temperatura ambiente TA è lineare:

Tj − TA = K jA P dove

K jA è la resistenza termica (in alcuni casi si ha la conduttanza termica ϑ

jA

=

1 ). K jA

K jA dipende dalla forma del case e dal metariale di cui è costituito; la potenza dissipata dipende dal circuito posto all’interno del case; in generale, più è piccola K jA e migliore è la dissipazione. La resistenza termica

Vediamone l’equivalente elettrico (fig.1.13).

Tj P

Modello elettrico: Potenza → Corrente Temperatura → Tensione Resistenza termica → Resistenza elettrica

K jA TA

Nota: la temperatura TA è rappresentata da un generatore di tensione perché è una variabile indipendente, cioè siamo noi (o le condizioni esterne) a stabilirne il valore; la temperatura TJ invece ci è data dalle specifiche e non è modificabile.

Fig 1.13

BONAUDO Alessandro - RICCHIARDI Fausto

8

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

Alcune considerazioni: •

Tj è un dato fisso fornito dal costruttore (ad es. 150°C) • TA può essere un vincolo (la temperatura ambiente mi è imposta) oppure una variabile (in base alle altre variabili calcolo • •

la temperatura ambiente massima) P dipende dal circuito:frequenza, dimensioni, ecc... K jA è la resistenza termica in aria libera (free air); il suo valore cambia in presenza di dissipatori (ventole, refrigeranti...). Il valore KJA calcolato da noi tramite la formula deve risultare uguale o superiore al valore KJA fornito dal costruttore, altrimenti occorre un dissipatore.

Siccome i valori TJ e P sono fissi, forniti dal costruttore, noi possiamo fare solo due cose: 1. Utilizzare il valore K jA del dispositivo per calcolare la massima temperatura ambientale TA alla quale il dispositivo stesso è in grado di funzionare (questa deve risultare comunque maggiore di 25 °C) 2. Utilizzare la temperatura ambientale alla quale il dispositivo dovrà lavorare per calcolare il valore di avere. In questo secondo caso, se ottengo un valore di

K jA che dovrebbe

K jA inferiore al valore di K jA del dispositivo, allora è

necessario introdurre un dissipatore, perché in aria libera il dispositivo non è in grado di funzionare. Per modellare la presenza del dissipatore, si divide il valore di

K jA in due componenti: K jC e K CA (fig 1.14).

quindi

K jA = K jC

K CA

K jC

+

K CA

dove KCA rappresenta il dissipatore; scegliendo opportuni valori di KCA possiamo modificare il valore di KJA.

K jA Fig 1.14

I fornitori ci danno indicazioni su

K jA

La potenza dissipabile @ 25°C di

e su

K jC

in questa forma:

TA con Tj = 150°C è di 50°C/W [quindi K

La potenza dissipabile @ 25°C di temperatura del case con Se calcolo un valore di

K jA

maggiore del

Se calcolo un valore di

K jA

maggiore del

Se calcolo un valore di

K jA

minore del

K jA

jA

= 50 °C/W]

Tj = 150°C è di 10°C/W [quindi K jC =10 °C/W]

fornito allora non occorre un dissipatore.

K jC fornito e minore del K jA fornito allora occorre un dissipatore. K jC fornito non c’è modo di far funzionare il dispositivo, con nessun dissipatore;

devo cambiare i parametri di progetto: - cambio

TA

- cambio la potenza (al posto di andare a 50 Mhz vado a 25 Mhz) - cambio il Case

1.5.1 Esempio Vediamo ora un esercizio utile per la comprensione ed il calcolo della resistenza termica. Prendiamo in considerazioni 2 contenitori tipici per dispositivi di potenza:

TO3

K jA

K jC

45°C/W

5,5°C/W

BONAUDO Alessandro - RICCHIARDI Fausto

9

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

TO220

65°C/W

5°C/W

[Altri esempi: DIL (plastico) DIL (ceramico)

100°C/W 50°C/W

30°C/W40°C/W 5°C/ W - 10°C/W]

Supponiamo di avere

Tj = 150°C e che Pd (potenza dissipata) sia 2 Watt.

1 - A che temperatura posso andare in aria libera? Dobbiamo cercare TO3:

TA senza la presenza di dissipatori.

150°C -

TO220: 150°C -

TA = 45°C/W

*2W

TA = 65°C/W * 2 W

⇒

TA = 60°C

⇒

TA = 20°C

Nel primo caso il dispositivo funziona bene in aria libera perché normalmente la temperatura ambiente non arriva a 60 °C. Nel secondo caso, invece, la TA ottenuta è più bassa della temperatura ambiente fissata per convenzione a 25 °C, quindi il TO220 non va bene per l’applicazione in aria libera, ma necessita di un dissipatore.

2 - Se la specifica mi impone

TA = 90°C, calcolare il valore della resistenza termica che deve avere il dissipatore.

Dalle specifiche ambientali (90°C) e da quelle circuitale (2 W di potenza) otteniamo: 150°C - 90°C = [Siccome il

K jA

K jA

*2 ⇒

ottenuto è minore del

A questo punto ricordando che TO3:

K jA

K jA

=

K jA

K jC

30°C/W = 5°C/W + K d

TO220: 30°C/W = 5,5°C/W + K d

= 30°C/W

di entrambi i case, occorre per entrambi un dissipatore] +

K d abbiamo: ⇒

K d = 25°C/W

⇒

K d = 24,5°C/W

Kd non può superare il valore 25°C/W nel primo caso e il valore 24,5°C/W nel secondo caso, ma può avere un valore inferiore, e ciò significa utilizzare un dissipatore più potente. Per concludere, ricordiamo che la valutazione di quanta potenza utilizza una scheda o un componente è di fondamentale importanza. Infatti: 1. esistono problemi di temperatura: la potenza in qualche modo DEVE essere dissipata 2. l’alimentatore deve essere in grado di fornire la potenza necessaria (ho così dei vincoli sulle “dimensioni” del Power Supply)

BONAUDO Alessandro - RICCHIARDI Fausto

10

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 1- Introduzione

CAPITOLO 1 SOMMARIO 1.1. Definizioni di segnale analogico e segnale discreto (o digitale)..................................................................................................... 1 1.1.1. Conversione analogico - digitale.................................................................................................................................................. 1 1.2. Panoramica sui circuiti analogici più diffusi....................................................................................................................................... 2 1.2.1. Amplificatori.................................................................................................................................................................................... 2 1.2.2. Filtri.................................................................................................................................................................................................. 3 1.2.3. Circuiti non lineari.......................................................................................................................................................................... 4 1.2.4. Generatori di forme d’onda............................................................................................................................................................ 4 1.2.5. Alimentatori (Power Supply)........................................................................................................................................................ 4 1.3. Panoramica sui circuiti digitali.............................................................................................................................................................. 5 1.3.1. Sistemi misti (analogici - digitali).................................................................................................................................................. 5 1.4. Problematiche di progetto..................................................................................................................................................................... 6 1.5. Considerazioni termiche........................................................................................................................................................................ 7 1.5.1 Esempio ............................................................................................................................................................................................. 9

BONAUDO Alessandro - RICCHIARDI Fausto

11

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

CAPITOLO 2

SEGNALI E CIRCUITI LOGICI - Famiglia TTL

2.1. Definizione di segnale logico Riferendoci a circuiti logici che lavorano fondamentalmente in 2 stati, cerchiamo di capire in che modo si definisce l’1 logico e lo 0 logico, ossia il vero ed il falso. La grandezza che normalmente si utilizza per individuare uno stato logico, dal punto di vista esterno del componente, è un livello (o una fascia di livelli) di tensione. Quasi tutti i sistemi logici hanno una sola alimentazione che normalmente è positiva (fig 2.1). + Val

[DGND = Digital Ground]

DGND

Fig 2.1

L’unica eccezione è la famiglia logica ECL che ha un’alimentazione a -5,3 V; questo logica è però utilizzata per circuiti analogici. Più precisamente, la logica ECL è non saturata, mentre la logica che vedremo noi è saturata.

2.1.1. Assegnazioni logiche, logica positiva e negativa Se si associa all’1 logico la tensione di alimentazione (Val) e allo 0 logico la tensione di riferimento (DGND), allora si parla di LOGICA POSITIVA; in caso contrario si parla di LOGICA NEGATIVA. Noi, salvo avviso contrario, lavoreremo sempre in logica positiva. Nota: per evitare ambiguità, sui data sheet non compaiono 1 logico e 0 logico, ma H (High) e L (Low), in riferimento al livello di tensione. Val

} fascia dell’1 logico LOGICA POSITIVA

DGND

} fascia dello 0 logico Fig 2.2

Val

} fascia dello 0 logico LOGICA NEGATIVA

} fascia dell’1 logico DGND

BONAUDO Alessandro - RICCHIARDI Fausto

Fig 2.3

1

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

ATTENZIONE: non bisogna confondere i termini logica positiva e logica negativa con i termini segnale attivo basso e segnale attivo alto; infatti quando un segnale è attivo basso significa che la funzione che questo svolge viene eseguita se sulla linea esiste uno 0 logico: In fig. 2.4 è raffigurato un esempio di segnale attivo basso. Tipicamente i segnali più importanti sono attivi bassi (Interrupt request, Bus request, Reset, ..).

RESET Fig 2.4

I valori tipici della tensione di alimentazione Val sono i seguenti: 5V: nella stragrande maggioranza dei casi (TTL e CMOS) 15 V: tipico dei CMOS della serie 4000 (unici omologati spazio) 3,3 V : tensione nuova (1992); logica CMOS a basso livello ditensione (Low Voltage CMOS) per ridurre la potenza.

2.1.2. Definizione delle fasce e dei margini dell’uno e dello zero logico Oltre ai valori di alimentazione è importante definire le fasce dell’1 e dello 0 logico, in ingresso e in uscita, al fine di permettere la compatibilità (per la tensione) tra i componenti che devono comunicare. In pratica il valore logico in uscita da un componente deve essere riconosciuto dal componente che si trova a valle. Per esempio consideriamo un INVERTER (elemento in grado di fare la funzione NOT), rappresentato in fig 2.5.

A

A Fig 2.5

Ora mettiamo in cascata 2 inverter alimentandoli con una tensione Ve ed andiamo a misurare la tensione in uscita dal primo inverter, cioé Vu (fig 2.6). Vu

VOH Ve

Vu

V0 L VIL

VIH

Ve

Fig 2.6

VOH = VOL = VIL = VIH =

Valore della tensione di uscita quando in ingresso c’è uno 0 logico Valore della tensione di uscita quando in ingresso c’è un 1 logico Valore massimo della tensione di entrata per cui l’inverter riconosce uno 0 logico Valore minimo della tensione di entrata per cui l’inverter riconosce riconosce un 1 logico

In questo modo si individuano due fasce di riconoscimento: 0 < Vi <

VIL

affinché l’inverter riconosca uno 0 logico, la tensione in ingresso deve essere minore di VIL

BONAUDO Alessandro - RICCHIARDI Fausto

2

APPUNTI DI ELETTRONICA APPLICATA I

Vi > VIH

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

affinché l’inverter riconosca un 1 logico, la tensione in ingresso deve essere maggiore di VIH

Inoltre, affinché i due inverter possano comunicare, occorre rispettare le seguenti condizioni:

VOH > VIH VOL < VIL

la tensione in uscita dal primo inverter corrispondente all’1 logico deve essere maggiore della sogli di riconoscimento dell’1 logico da parte del secondo inverter la tensione in uscita dal primo inverter corrispondente allo 0 logico deve essere minore della soglia di riconoscimento dello 0 logico da parte del secondo inverter

Non tutti i componenti avranno gli stessi identici valori di

VOH , VIH , VIL e VOL , quindi le condizioni sopra scritte vanno

migliorate in questo modo:

VOH MIN > VIH MAX VIL MIN > VOL MAX

Vu

VOH min

Si definiscono:

VOH - VIH : margine dell’1 VIL - VOL : margine dello 0

V0 L max

Ve

VIL

margine dello 0

VIH

min

fascia di rumo re

VOL MAX

VIL

Fig 2.7

margine dell’1

VIH MAX

MIN

max

VOH

MIN

Fig 2.8

Per esempio, per la famiglia TTL, abbiamo questi valori: margine dello 0 margine dell’1

VOL VIL VOH VIH

400 mV 400 mV 0,4 V

Le condizioni che abbiamo visto per la compatibilità delle tensioni NON SONO SUFFICIENTI. Per esempio, le famiglie TTL e CMOS sono compatibili dal punto di vista della tensione, ma questo non significa che si possano utilizzare insieme in un circuito senza badare alle correnti in gioco; così facendo il circuito non funzionerebbe. Occorre infatti considerare anche le correnti che i componenti sono in grado di assorbire e di erogare.

0,8 V 2,4 V 2V

IOH

IOL

Consideriamo di nuovo due inverter in cascata (fig 2.5), e vediamo le definizioni e le condizioni da rispettare relative alle correnti. Seguendo la convenzione dei bipoli, consideriamo positive le correnti entranti negli inverter, IOL e IIH , e negative le correnti uscenti, IOH e IIL .

IIH

IIL Fig 2.9

BONAUDO Alessandro - RICCHIARDI Fausto

3

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

ATTENZIONE: a prima vista si potrebbe subito dire che , IOH = IIH e , IOL = IIL , ma non è così, perché la definizioni di queste correnti sono diverse. IOH : è la corrente che il componente è in grado di erogare rispettando il margine dell’1 logico. IOL : è la corrente che il componente è in grado di assorbire rispettando il margine dello 0 logico. IIH : è la corrente che il componente richiede quando ha in ingresso un 1 logico. IIL : è la corrente che il componente fornisce quando ha in ingresso uno 0 logico. Devono essere rispettate le seguenti condizioni: | IOH | > | IIH | in questo modo il componente a monte è in grado di pilotare il componente a valle | IOL | > | IIL | E’ possibile calcolare quanti componenti a valle è in grado di pilotare il componente a monte:

 IOH IOL  ,   IIH I IL 

FAN OUT = min 

NOTA BENE: calcolare il fan out in questo modo ha senso solo in un sistema con componenti della stessa famiglia (e che quindi hanno gli stessi valori di corrente). Altrimenti occorre vedere caso per caso quali componenti collego tra loro e di che quantità di corrente hanno bisogno.

2.2. Temporizzazioni Le caratteristiche di tensione e corrente viste ora sono caratteristiche STATICHE. Altre caratteristiche importanti sono quelle DINAMICHE, cioé relative al tempo, e sono fondamentali per il corretto funzionamento di un circuito.

2.2.1. Tempo di salita / tempo di discesa (Rising time, Fall time)

∆

Se un segnale varia tra due livelli di tensione (o di corrente) e se chiamiamo ∆ la differenza tra i 2 livelli, allora si definisce tempo di salita il tempo che il segnale impiega per passare da un valore pari a 0.1∆ a un valore pari a 0.9∆, indipendentemente dal modo in cui il segnale sale (fig 2.10). Analogamente il tempo di discesa è il tempo che il segnale impiega per passare da un valore pari a 0.9∆ a un valore pari a 0.1∆.

Fig 2.10 Consideriamo per esempio il circuito di fig. 2.11b. V1

R

V1 V2

A

C

Fig 2.11a

Fig 2.11b

L’alimentatore V1 eroga una tensione con l’andamento temporale raffigurato nel grafico di fig 2.11a. Noi vogliamo calcolare l’andamento della tensione V2 e il suo tempo di salita. Nel grafico in fig. 2.12 è rappresentato l’andamento di V1 e di V2.

BONAUDO Alessandro - RICCHIARDI Fausto

4

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

Scriviamo l’equazione che ci da V2 in funzione del tempo:

V1

−t   RC V 2 = A 1 − e   

A 0.9A

− t1 −t 1   0.1A = A 1 − e RC  → e RC = 0.9  

V2

0.1A

−t 2 −t 2   RC 0.9 A = A 1 − e  → e RC = 01 .  

t2

t1 Fig 2.12

Dividendo la seconda equazione per la terza, e chiamando t r = t 2 - t1 : tr

e R C = 9 → t r = RC log 9 Se chiamo

f =

1 0.35 ottengo tr ≅ . 2πRC f

Conoscendo R e C possiamo calcolare il tempo di salita e da questo la massima frequenza che il sistema può sopportare. Per avere un piccolo tempo di salita occorrono resistenze piccole e basse capacità. Ma resistenze piccole significa avere correnti elevate, e dunque potenze elevate. Per avere invece capacità piccole occorre migliorare la tecnologia di costruzione.

2.2.2. Tempo di propagazione (Propagation time o Delay time) La definizione data prima è del tutto generale, mentre questa e quelle che seguono si applicano ai segnali LOGICI. Se

Consideriamo un componente logico, per esempio un inverter, con un segnale di entrata Se e un segnale di uscita Su. Le variazioni di Su seguono le variazioni di Se con un certo ritardo. Questo ritardo è il tempo di propagazione: t p o t d .

Su

Con riferimento alla figura 2.13:

0.5∆V

Se

∆V

Su

∆V

0.5∆V tpHL

Se non specificato, si intende

tpHL: tempo di ritardo della transizione H→L dal punto di vista dell’USCITA. tpLH: tempo di ritardo della transizione L→H dal punto di vista dell’USCITA.

Fig .2.13

tp =

tpHL + tpLH . 2

I tempi di di propagazione t pHL e t pLH sono normalmente diversi perché all’interno del componente sono due diversi circuiti a essere coinvolti (fig 2.14).

BONAUDO Alessandro - RICCHIARDI Fausto

5

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

swH aperto, swL chiuso : U= 0 swH chiuso, swL aperto : U= 1 Questo circuito rappresenta una semplificazione didattica di uno stadio finale di un circuito logico reale. Nella transizione 0→1 viene coivolto un circuito logico differente da quello coinvolto nella transizione 1→0, e questo spiega i tempi di commutazione differenti.

Val swH U swL Fig 2.14

Oltre al semplice tempo di propagazione t p , esistono altri due valori significativi per le famiglie logiche: • •

Power gate: potenza media consumata per gate tp ⋅ P : tempo di propagazione per Power gate

Entrambi i valori devono essere il più possibile piccoli.

2.2.3. Tempo di setup, tempo di hold Supponiamo di avere un circuito con due ingressi, S1 e S2 . Il segnale S2 è un clock e il suo andamento è raffigurato in fig. 2.15a.

S2

Supponiamo inoltre che il circuito venga attivato ad ogni fronte di salita del clock S2. L’andamento del segnale S1 è quello mostrato in figura 2.15b. Possiamo individuare due tempi importanti legati al segnale S1 e alla temporizzazione tramite S2. Il primo si chiama tempo di setup, tSU , ed è il tempo in cui il segnale deve rimanere stabile prima del fronte di salita che attiva il circuito. Il secondo si chiama tempo di hold, t H, e ha due definizioni. Nel caso in cui ci si riferisca ai flip flop, è il tempo minimo in cui il segnale deve rimanere stabile dopo il fronte di salita; nel caso in cui ci si riferisca alle memorie, questo temp o è imposto dalle specifiche, ed è il tempo in cui il dato viene mantenuto stabile dalla memoria (rivedremo meglio queste definizioni).

t Fig 2.15a S1 tSU

tH t Fig 2.15b

2.3. Famiglia TTL e sue derivate 2.3.1. Introduzione La prima famiglia logica che vediamo è la TTL (Transistor Transistor Logic), famosa e diffusissima, il cui componente base è la porta NAND. Come vedremo, nella famiglia CMOS il componente base è una porta NOR. I componenti TTL hanno un nome con questo formato: 7 5

4 4

x x

x x

x x

N N

N N

N N

... ...

Il primo nome denota la serie commerciale, il secondo la serie militare. Al posto delle x ci sono due o tre lettere che caratterizzano il tipo di famiglia, mentre al posto delle N c’è un numero progressivo che indica il modello. BONAUDO Alessandro - RICCHIARDI Fausto

6

APPUNTI DI ELETTRONICA APPLICATA I

nessuna lettera L H S LS AS ALS F

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

è il modello base che ormai non esiste più Low Power High speed Schottky Low Power Schottky Advanced Schottky Advanced Low Power Schottky Fast

L e H: queste famiglie sono uguali al modello base eccetto che nel valore delle resistenze (10 volte più grandi nel caso della L, 10 volte più piccole nel caso della H) S, LS: si differenziano come prima per il valore delle resistenze, ma in più compare il diodo Schottky AS, ALS, F: sono circuiti totalmente riprogettati

2.3.2. I modelli 5400 e 7400 Analizziamo le caratteristiche dei seguenti modelli: 5400 e 7400. Note varie dalla lettura dei data sheet: •

Il diodo Schottky è rappresentato con questo simbolo:

•

Absolute maximum ratings: 7V è la massima tensione di alimentazione al di sopra della quale il costruttore non garantisce l’integrità del circuito. Vu

•

VOH =2.4 min

V0 L =0.4

Vi

Dalla fig. 2.16: nota che IOH e IOL hanno valori molto diversi: IOH = -0.4 mA (negativa perché uscente) IOL = 16 mA (positiva perché entrante) Questa asimmetria è tipica delle logiche TTL. Una TTL può pilotare bene altri componenti con lo 0 logico in uscita, perché il tal caso assorbe una corrente molto più grande.

max

VIL =0.8 • • • • • • • •

VIH =2

Fig 2.16

Nota la presenza di una colonna intitolata test conditions. I risultati dei test dipendono fortemente dalle condizioni in cui sono stati eseguiti. Quando si fa un progetto occorre mettersi sempre nelle condizioni peggiori possibili. Il valore di VOH dipende dalla tensione di alimentazione e deve rispettare un valore minimo. Le condizioni di test sono le peggiori: alimentazione minima e corrente erogata massima. |IOH | / |IIH |= 0.4 / 0.04 mA = 10 |IOL| / | IIL | = 16 / 1.6 = 10 → FANOUT=10 (Se i due valori fossero differenti, si considererebbe il minimo valore tra i due) II è la corrente in ingresso quando la tensione di ingresso è la massima possibile, cioé 5.5 V. ICCH è la corrente che entra nel piedino dell’alimentazione (e che alimenta le 4 porte del dispositivo) quando la tensione in ingresso VI = 0. Il valore di Power/gate per questa famiglia è circa 10 mW/gate Caratteristiche dinamiche: il valore che si può considerare come riferimento è di 10 ns. Di conseguenza il valore del prodotto P⋅tP è pari a circa 100 pJ.

BONAUDO Alessandro - RICCHIARDI Fausto

7

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

2.3.3. I modelli 54LS00 , 74LS00 Note varie dalla lettura dei data sheet: • Nota che la corrente IOL vale 4 mA per la 54LS00 e 8 mA per la 74LS00. Questo significa che, una 54LS00 è in grado di pilotare solo 2 porte 5400 (una 75LS00 può pilotare 5 porte 7400). Però una 54LS00 è in grado di pilotare 10 porte 54LS00 (una 74LS00 può pilotare 20 porte 74LS00). • Il valore di VOH è un po’ più alto, vale 2.7 V invece di 2.4, e questo migliora il margine di errore, che passa da 400 mV a 700 mV. • ICCH è più basso rispetto a prima, e questo significa che consuma meno corrente • I tempi di commutazione sono paragonabili con quelli della famiglia 5400-7400 • Il Power/gate vale 2 mW e questo valore conferma il minor consumo della famiglia LS • Il prodotto P⋅tP vale 20 pJ

2.3.4. I modelli 54S00, 74S00 Note varie dalla lettura dei data sheet: • IOH = -1 mA, IOL = 20 mA : le correnti sono superiori rispetto al modello LS • IIH = 0.05 mA, IIL = -2 mA : anche qui le correnti hanno valori più grandi • |IOH | / | IIH | = 1 / 0.05 mA = 20 |IOL | / | IIL | = 20 / 2 mA = 10 • ICCH il consumo di corrente è superiore rispetto alle due famiglie già viste • Il valore del Power/gate = 20 mW, cioé consuma parecchio di più • Però i tempi di commutazione sono più corti (intorno ai 3 ns)

→ FANOUT = 10

2.3.5. I modelli 54ALS00, 74ALS00 Note varie dalla lettura dei data sheet: • Il valore della VOH è legato al valore dell’alimentazione dalla relazione VOH = VCC - 2; siccome il minimo raccomandato è VCC = 4.5 V, il minimo valore di VOH risulta essere pari a 2.5 V. • Il FANOUT per l’1 logico è pari a 20, per lo 0 logico è pari a 40-80; quindi il FANOUT è 20. • Il consumo di corrente è piuttosto basso (ICCH = 0.5 mA) • Il Power/gate è di 1,2 mW/gate • I tempi sono dell’ordine dei 5 - 7 ns

2.3.6. I modelli 54AS00, 74AS00 Note varie dalla lettura dei data sheet: • Nota la corrente IOL = 20 mA, più grande della ALS ma come la S. La corrente IOH = -2 mA è molto grande. • Power/gate = 8 mW/gate

2.3.7. I modelli 5403, 54LS03, 54S03: open collector outputs Lo stadio finale (cioè l’uscita) di un dispositivo logico si chiama TOTEM POLE quando è simmetrica, cioé quando si può modellare con due interruttori (fig. 2.17a). Se invece manca il primo interruttore, e quindi si ha l’output libero, si ottiene un uscita di tipo OPEN-COLLECTOR (fig.2.17b).

Val swH U

U swL

swL

Fig 2.17a BONAUDO Alessandro - RICCHIARDI Fausto

Fig 2.17b 8

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

Le famiglie viste finora presentavano le uscite totem pole (vedi diagrammi sui data sheet); invece le famiglie 5403, 54LS03 e 54S03 presentano un uscita open-collector. Sui diagrammi l’uscita è rappresentata come in figura 2.18.

OUTPUT

Nella terminologia bipolare l’ouput è detto collettore (quindi abbiamo gli open collector), nella terminilogia CMOS è chiamato drain (quindi abbiamo gli open drain).

Fig 2.18

Quando SW L= ON, cioé chiuso, sull’output c’è una tensione pari al ground, quindi U=0; quando SW L = OFF, cioé aperto, sull’output c’è una tensione indefinita, fluttuante (Fig. 2.19). Si usa allora collegare l’uscita all’alimentazione tramite una resistenza di PULL-UP, in modo che U assuma un valore definito e costante (Fig. 2.20).

U swL

Fig 2.19 VCC Il puntino sopra alla porta è una notazione NON STANDARD che useremo per indicare l’uscita open-collector (fig . 2.21).

Fig 2.20 Vediamo due applicazioni importanti dell’uscita open-collector. La prima consiste nel pilotare tramite una porta TTL opencollector un carico che necessita di una tensione maggiore di 5 Volt, ad esempio una bobina di un relais: VCC=15 V

Fig 2.21 La seconda applicazione consiste nel realizzare il wired-OR. Questo è una tecnica per connettere vari componenti a una linea comune in modo tale che se almeno un componente commuta a 0, la linea va a 0; dal punto di vista logico si comporta come un OR: VCC

Fig 2.22a

Fig 2.22b

Un componente logico come quello in fig. 2.22a è irrealizzabile, specialmente se il numero di fili ingresso è elevato. Con la struttura raffigurata in fig. 2.22b si realizza invece l’OR cablato: è sufficiente che una qualunque delle porte commuti a 0 affinché la linea assuma potenziale 0, e rimane tale anche se altre porte commutano a 0. Questo comportamento sarebbe impossibile con l’uscita totem pole, perché con una porta a 0 e contemporaneamente una porta a 1 si avrebbe corto circuito.

BONAUDO Alessandro - RICCHIARDI Fausto

9

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

2.3.8. I modelli 54LS240-41-44, 54S240-41-44: octal buffers and line drivers Buffer: è un dispositivo che separa e unisce due mondi con caratteristiche diverse. Per svolgere questo compito i buffer hanno bisogno di avere un comportamento a tre stati, tri-state, e devono essere in grado di erogare/assorbire una quantità di corrente superiore al normale.Questo significa che consumano molta corrente e scaldano molto. Line drivers: sono dispositivi che svolgono il compito di buffer (quindi possono andare in tri-state) e devono essere in grado di pilotare grandi carichi capacitivi, e quindi sono capaci di erogare/assorbire quantità di corrente superiori alla norma. Il terzo stato è uno stato di alta impedenza all’uscita comandabile tramite un segnale logico (fig 2.23). Val Quando il componente va in tristate si apre il terzo switch, che isola il componente dal suo carico (questo è sempre n modello puramente didattico).

swH U swL

Fig 2.23 Note varie dalla lettura dei data sheet: • • • • • • •

Il comportamento a isteresi in ingresso è molto importante (lo vedremo meglio) e serve in questo caso per rendere insensibile il dispositivo ai disturbi sulla linea. In generale, un dispositivo che si comporta come un buffer deve avere in ingresso un comportamento a isteresi. Nota che le correnti in uscita hanno valori più simmetrici: IOH = -12 e IOL = 12 (nella 54). In particolare è stato aumentato il valore di IOH . IOZH e IOZL sono correnti di perdita che esistono nello stato di alta impedenza. Idealmente in questo stato la porta si dovrebbe comportare come un circuito aperto, ma in pratica c’è sempre una corrente di perdita. Nota che il FANOUT è alto: 12 / 0.02 mA = 600 , 12 / 0.2 = 60 → FANOUT = 60 I buffer consumano in generale molta corrente appunto perché sono in grado di erogarne molta. ICC = 17-32 mA (nota: assorbimento dell’intero componente, non di ogni singolo gate del componente). Normalmente il tempo di attacco (t PZL o t PZH) è maggiore del tempo di stacco (t PLZ o t PHZ). In questo modo ci si assicura che in nessun istante due porte siano collegate contemporaneamente alla linea. Invece avere la linea staccata, fluttuante, è un problema che si può risolvere (lo vediamo tra poco). Nota che i tempi si commutazione sono piuttosti elevati

Una linea a cui sono collegati vari componenti con uscita tri-state deve essere sempre “terminata”. Quando entrambe le porte sono in alta impedenza, la tensione alla quale si trova la linea è ignota e fluttuante, perché raccoglie moltissimi disturbi (fig 2.24). Per ovviare a questo problema posso mettere una resistenza di pull-up verso l’alimentazione, oppure, ancora meglio, fare un partitore (fig 2.25). Fig 2.24

Fig 2.25

BONAUDO Alessandro - RICCHIARDI Fausto

Le resistenze che formano il partitore hanno valori bassi, per esempio 180 ohm per la resistenza di pull-up e 330 ohm per la resistenza di pull-down. Comunque, il valore di tensione della linea deve essere sempre noto e la linea deve avere un basso valore di impedenza. Infatti una linea con alta impedenza raccoglie facilmente una marea di disturbi e li trasmette ai vari componenti ad essa collegata.

10

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

2.4. Osservazioni finali sulla famiglia TTL 1) Una TTL è composta normalmente da 3 stadi:

ingress o

intermedio

uscita

I primi due stadi sono sempre alimentati, quindi la logica TTL consuma corrente indipendentemente dal suo stato. Lo stadio di uscita è rappresentabile con due interruttori (vedi fig. 2.17a) che si aprono e si chiudono determinando l’1 o lo 0 logico. Durante la commutazione c’è un istante in cui entrambi gli interruttori sono chiusi; durante questo brevissimo tempo la TTL assorbe corrente: si tratta si un assorbimento impulsivo (fig 2.26). corrente tensione

Questo comportamento provoca disturbi che devono essere filtrati mediante un condensatore di by-pass posto nelle immediate vicinanze del circuito.

Fig 2.26 2) Vediamo meglio la caratteristica ingresso-uscita di una porta TTL: Nel punto indicato dalla freccia (fig 2.27a) avviene un fenomeno di reazione positiva (in entrambi i sensi). Questo significa che una volta iniziata la transizione, questa procede rapidamente alla conclusione senza possibilità di tornare indietro. La reazione positiva facilita la transizione portando il sistema fuori dalla linearità. Questo è il motivo della notevole velocità di questa famiglia logica. 1V

Fig 2.27a Invece per la famiglia CMOS la caratteristica presenta una zona di linearità (fig. 2.27b). Questo significa che la tensione di uscita può mantenere qualunque valore tra l’1 e lo 0 logico. Non avviene nessuna reazione positiva.

Fig 2.27b

BONAUDO Alessandro - RICCHIARDI Fausto

11

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 2 - Segnali e circuiti logici - Famiglia TTL

CAPITOLO 2 SOMMARIO 2.1. Definizione di segnale logico ............................................................................................................................................................... 1 2.1.1. Assegnazioni logiche, logica positiva e negativa ..................................................................................................................... 1 2.1.2. Definizione delle fasce e dei margini dell’uno e dello zero logico ........................................................................................... 2 2.2. Temporizzazioni...................................................................................................................................................................................... 4 2.2.1. Tempo di salita / tempo di discesa (Rising time, Fall time)....................................................................................................... 4 2.2.2. Tempo di propagazione (Propagation time o Delay time)......................................................................................................... 5 2.2.3. Tempo di setup, tempo di hold ..................................................................................................................................................... 6 2.3. Famiglia TTL e sue derivate ................................................................................................................................................................. 6 2.3.1. Introduzione .................................................................................................................................................................................... 6 2.3.2. I modelli 5400 e 7400....................................................................................................................................................................... 7 2.3.3. I modelli 54LS00 , 74LS00............................................................................................................................................................... 8 2.3.4. I modelli 54S00, 74S00 .................................................................................................................................................................... 8 2.3.5. I modelli 54ALS00, 74ALS00......................................................................................................................................................... 8 2.3.6. I modelli 54AS00, 74AS00.............................................................................................................................................................. 8 2.3.7. I modelli 5403, 54LS03, 54S03: open collector outputs.............................................................................................................. 8 2.3.8. I modelli 54LS240-41-44, 54S240-41-44: octal buffers and line drivers .................................................................................. 10 2.4. Osservazioni finali sulla famiglia TTL............................................................................................................................................... 11

BONAUDO Alessandro - RICCHIARDI Fausto

12

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

CAPITOLO 3

SEGNALI E CIRCUITI LOGICI - Famiglia CMOS 3.1. Famiglia logica CMOS e sue derivate 3.1.1. Considerazioni generali sulla famiglia CMOS I circuiti CMOS (Complemetary MOS) sono composti da circuiti pMOS e nMOS (vedi esercitazioni). Sono stati pensati per consumare poca corrente in condizione statica e per avere flessibilità nel valore della tensione di alimentazione. Per semplicità didattica, possiamo pensare a un circuito CMOS come al solo stadio finale di una TTL (fig 3.1). Non accade MAI che entrambi gli interruttori siano chiusi, e questo significa che non c’è assorbimento statico di corrente (vedremo che il carico si comporta come un condensatore). Durante la commutazione invece si ha un assorbimento di corrente,e si può dimostrare che la potenza utilizzata da un CMOS cresce proporzionalmente con la frequenza di commutazione.

Val

Fig 3.1 P TTL

f 4-6Mhz Fig 3.2

CMOS

Come si vede da grafico di fig. 3.2, la potenza dissipata da una porta CMOS diventa paragonabile con la potenza dissipata tipicamente da una porta TTL quando la frequenza raggiunge i 4-6 Mhz; oltre al questa frequenza la CMOS consuma più potenza della TTL. Al contrario, un CMOS che non commuta non consuma praticamente nulla. In un sistema, mediamente, molti circuiti sono fermi, cioé non commutano, quindi, in definitiva, un sistema composto da CMOS consuma meno di un sistema equivalente composto da TTL.

Un dispositivo CMOS (ma vale anche per MOS e FET) all’ingresso si presenta come un condensatore (fig 3.3). Questo significa che un CMOS, per pilotarne un altro, deve essere in grado di pilotare un condensatore, quindi deve caricarlo e scaricarlo. Al fine del calcolo della potenza consumata da un CMOS, posso utilizzare il seguente modello semplificato rappresentato in fig. 3.4.

Fig 3.3 Val sw1

carica

sw2

Poniamo che la commutazione avvenga con una frequenza f=1/T (T=periodo). Quando sw1 è chiuso e sw2 aperto, avviene il caricamento del condensatore: il suo potenziale aumenta fino al valore Val. Quando viceversa sw1 è aperto e sw2 è chiuso, avviene la scarica del condensatore: la corrente fluisce verso massa e il potenziale del condensatore va a zero.

scarica Fig 3.4

BONAUDO Alessandro - RICCHIARDI Fausto

1

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

Se Q è la carica che si accumula sul condensatore in un tempo pari al periodo T di commutazione, la corrente MEDIA è:

Im =

Q T

cioè

Im =

CV T

dove V, la tensione sul condensatore quando ha la massima carica, è praticamente uguale alla tensione di alimentazione (le resistenze del componente sono piccole quindi nel tempo T il condensatore si carica praticamente fino alla sua capacità). Nota bene: la potenza va calcolata moltiplicando una tensione CONTINUA con una corrente CONTINUA; non posso moltiplicare tra loro grandezze non omogenee. In questo caso considero la corrente media calcolata prima, perché il valore della corrente durante la commutazione non è costante:

P = Val ⋅ Im = Val 2 ⋅ C ⋅ f Da qui vediamo come la relazione tra potenza assorbita e frequenza sia LINEARE. Per quanto riguarda il calcolo del FANOUT, non basta considerare semplicemente il rapporto tra corrente in uscita e in ingresso, ma occorre considerare anche il carico capacitivo. Staticamente i CMOS hanno un FANOUT “infinito”, nel senso che, non consumando corrente, posso collegare un CMOS ad un numero qualunque di CMOS senza problemi. Ma quando commutano le cose cambiano: siccome il CMOS in ingresso si presenta come una capacità da caricare e scaricare, un dispositivo CMOS che deve pilotarne un altro deve essere in grado di pilotare delle capacità, e quindi deve essere in grado di erogare sufficiente corrente e dunque potenza, che abbiamo visto essere proporzionale alla frequenza. Nei datasheet, come vedremo, viene fornito un valore di capacità equivalente che modellizza il comportamento dell’intero componente (in altre parole l’intero componente, ai fini del calcolo della potenza, viene visto come un condensatore). Tale valore è quello da inserire nella formula appena vista per calcolare la potenza assorbita da un CMOS.

3.1.2. CMOS della serie 4000 La serie 4000 è stata la prima famiglia CMOS ed è nata in origine per applicazioni di tipo spaziale (ancora adesso è l’unica qualificata spazio). Infatti è stata concepita per avere un basso consumo e grande flessibilità sui valori della tensione di alimentazione (in modo da poter essere alimentata da fonti instabili, come le batterie). Note varie dalla lettura dei datasheet: • • • • •

• •

Nota la grande flessibilità sulla tensione di alimentazione (da -0.5V a 18 V) La potenza dissipata massima (cioè quando la frequenza è massima) è di 400 mW Il valore di Tj è pari a 150 °C (non c’è sul datasheet) Il valore minimo di funzionamento per la tensione di alimentazione è 3 V. Tra i 2 e i 3 Volt non funziona ma mantiene l’informazione Guardando le caratteristiche elettriche quando all’alimentazione abbiamo 5 V, vediamo come i valori di tensione non siano compatibili TTL: VIH = 3,5; questo significa che una TTL non è in grado di pilotare un CMOS, perché la TTL potrebbe scrivere un 1 logico e il CMOS non riuscirebbe a interpretarlo correttamente. Al contrario un CMOS4000 potrebbe pilotare una TTL per quanto riguarda le tensioni, ma ci sarebbe il problema delle correnti: allo 0 logico la TTL assorbe 16 mA e il CMOS può erogarne 0,8-1 mA. Nota la maggior simmetria tra i valori di IOL e IOH (ma anche il il loro valore più basso rispetto alle TTL). La caratteristica ingresso-uscita di un CMOS ha una forma diversa rispetto alla caratteristica TTL. A differenza della TTL, la transizione nei CMOS è lineare (fig 3.5). Inoltre la transizione avviene sempre ad una tensione pari alla metà di quella di alimentazione, mentre nelle TTL avviene circa al valore di 1 V. Nel caso dell’alimentazione a 5 V, la transizione avviene a 2,5 V e le soglie dello 0 e 1 logico sono 1,5 e 3,5 V. Val/2

•

Fig 3.5

Nota come il valore di VOH sia molto vicino al valore di VAL e il valore di VOL sia vicino a 0

BONAUDO Alessandro - RICCHIARDI Fausto

2

APPUNTI DI ELETTRONICA APPLICATA I

• •

• • • • •

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

Il valore CIN è la capacità d’ingresso, cioè il valore della capacità che modelizza l’intero componente. Pilotare questo CMOS4000 significa pilotare una capacità pari a 7,5 pF. Nota come il valore di CIN rimanga costante all’aumentare della tensione di alimentazione (5, 10, 15V). Infatti questo valore dipende solamente dalle caratteristiche geometriche del circuito. In compenso aumentano le correnti in uscita, e questo comporta una maggiore capacità di caricare/scaricare le capacità dei CMOS a valle, e quindi una maggiore velocità di commutazione. In conclusione, per aumentare la frequenza occorre aumentare la tensione di alimentazione. Questo discorso si evidenzia nei grafici che riportano i tempi di propagazione in confronto alla tensione di alimentazione. Si vede come questi tempi diminuiscano al crescere di VDD. Comunque si possono notare dei tempi abbastanza superiori a quelli della TTL. Inoltre si può notare la relazione esistente tra i tempi di propagazione e la capacità di carico, cioè la capacità pilotata. La figura 7.5 mostra la caratteristica ingresso uscita, e si può notare come la transizione avvenga sempre alla tensione Val/2 La figura 7.6 è importante perché mostra la dissipazione di potenza in relazione alla frequenza. Qui si vede come alla frequenza di qualche Mhz la potenza dissipata sia pari a 10 mW, paragonabile alla TTL. Nella globalità, una CMOS4000 ha un valore di P⋅tp peggiore della TTL.

3.1.3. CMOS della serie HC, HCT Per costruire logiche più veloci ma sempre a basso consumo sono state progettate le famiglie HC e HCT; in queste famiglie troviamo reimplementati i componenti della serie 4000 e i componenti TTL della serie 74. La famiglia HC è compatibile CMOS, la serie HCT è compatibile, a livello di tensione, con la TTL. Per ottenere questa compatibilità queste famiglie hanno dovuto rinunciare alla flessibilità sul valore della tensione di ingresso, che ora è fissata a 5 V (o,meglio, può variare tra 2 e 6 V). Note varie dalla lettura dei data sheet (54HC00 e 74HC00): •

• • • •

Nel paragrafo Operating Conditions compare la dicitura: Input Rise or Fall Time; questo è il tempo massimo consigliato in cui deve avvenire la transizione della porta. Durante la transizione, infatti, il dispositivo è in linearità, quindi consuma corrente. Logicamente, al crescere della tensione di ingresso (da 2V a 6 V), il consumo di corrente aumenta e infatti sono indicati dei tempi di transizione decrescenti. La tensione VIH è pari a 3.5 V, quindi non è compatibile così com’è con una uscita TTL. Se, tramite una resistenza di pull up, si alza la tensione di uscita della TTL, allora si può ottenere la compatibilità con questa CMOS Sia quando l’uscita è all’1 logico che allo 0 logico la corrente in uscita (IOUT) è abbastanza elevata, sufficiente per pilotare altri dispositivi La simmetria dell’uscita porta ad avere gli stessi tempi di propagazione da 0 a 1 e da 1 a 0. Inoltre questo tempo (8 ns) è paragonabile a quello delle TTL. La capacità CPD è una capacità equivalente che modellizza l’intero dispositivo e tiene conto delle reali capacità interne. Quindi possiamo calcolare la potenza dissipata dal componente singolo con la formula:

P = f ⋅ Val 2 ⋅ CP D •

Se lo stesso componente deve pilotarne altri dello stesso tipo, dissipa un ulteriore quantità di potenza, calcolabile con la stessa formula, ma ponendo la quantità CIN , che è la capacità vista dal pilotante:

P = F ⋅ Val 2 ⋅ Cin Quindi, sommando i vari consumi di potenza, e tenendo conto della potenza (trascurabile) assorbita dal CMOS durante lo stato di riposo, abbiamo: n

VccIcc + fA ⋅ Val ⋅ CPD + ∑ fBi ⋅ Val 2 ⋅ CINi 2

i= 1

I dispositivi HCT, essendo leggermente più complessi, sono un po’ più lenti e presentano un valore CPD un po’ più alto. Caratteristiche principali degli Advanced CMOS: • miglioramento correnti in uscita

BONAUDO Alessandro - RICCHIARDI Fausto

3

APPUNTI DI ELETTRONICA APPLICATA I

• • •

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

bassi consumi e bassa capacità d’ingresso tempi molto vicini alla logica TTL versione AC e ACT

La tecnologia BICMOS utilizza sia circuiti bipolari che circuiti CMOS. Per esempio i buffer della Texas Instruments sono realizzati in tecnologia BICMOS. Buffer tristate: questi particolari buffer cercano di ovviare al problema della terminazione della linea (vedi più indietro). Quando tutti i dispositivi collegati al bus sono in tristate, la linea assume un potenziale non noto. Per evitare il problema, questi buffer hanno al loro interno la terminazione per il bus, e non occorre più terminare la linea esternamente (fig 3.6).

BUS Buffer

Buffer Fig 3.6

Infine, alcuni modelli hanno un meccanismo interno per cui, all’accensione, vanno nello stato di alta impedenza.

3.2. Esempi di circuiti sequenziali 3.2.1. Flip flop di tipo elementare E’ possibile realizzare un flip flop con 2 porte NAND (fig 3.7). M

U1

1) 3) 3) 4)

M 0 0 1 1

N 0 1 0 1

U1 1 1 0 memoria

U2 1 0 1

U2 N Fig 3.7 Nella configurazione M=1, N=1, il flip-flop mantiene le uscite precedenti, in particolare: se passo dalla configurazione 2 alla 4, U1=1 e U2=0; se passo dalla configurazione 3 alla 4, U1=0 e U2=1; ma se passo dalla configurazione 1 alla 4, il risultato è impredicibile, perché dipende dalla diversa velocità delle due porte NAND. Quindi la configurazione 1 è quella vietata. Un applicazione dei flip flop è nei circuiti “anti-rimbalzo”, dove occorre ignorare i rimbalzi di tensione dovuti a interruttori, switch, deviatori,ecc. Invece delle porte NAND è possibile impiegare anche 2 porte NOR (fig 3.8). M

U1

1) 2) 3) 4)

U2

M 0 0 1 1

N 0 1 0 1

U1 memoria 1 0 0

U2 0 1 0

N Fig 3.8 BONAUDO Alessandro - RICCHIARDI Fausto

4

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

In questo caso la configurazione vietata è la 4. Flip flop SR (implementato con porte NOR) S 0 1 0

R 0 0 1

Q mem 1 0

S

Q

R

Q Fig 3.9

3.2.2. Flip flop sincronizzati con il segnale di clock Non tutti i circuiti hanno lo stesso tempo di propagazione, quindi è praticamente impossibile sincronizzare tra loro i vari circuiti. Se invece tutti i circuiti che compongono il sistema obbediscono a un segnale di temporizzazione comune, è possibile riuscire a coordinare il loro comportamento. Si fa in modo che nel momento in cui scatta il segnale di temporizzazione tutti i possibili ritardi dei vari circuiti siano sicuramente esauriti. Il clock è un segnale a due valori con una frequenza nota che attiva i circuiti in corrispondenza dei suoi fronti. Il più semplice circuito attivato dal clock è appunto il flip flop.

simbolo del fronte di salita

simbolo del fronte di discesa

simbolo di un circuito attivato da fronti di salita

simbolo di un circuito attivato da fronti di discesa

In fig. 3.10 vediamo uno schema (puramente didattico) che illustra la struttura master-slave:

M

A

1

U1

C

UC

U3 3

U2

N

2 B

U4 D

UD

4

clock Fig 3.10 Se CLOCK=0: nelle porte NAND C e D entra uno 0, quindi UC=1 e UD=1; di conseguenza il flipflop costituito dalle porte 3 e 4 si trova in configurazione di memoria; nelle porte A e B entra un 1, quindi U1= M e U2= N (vedi tabella di verità del flip flop). Il primo stadio contiene un informazione che dipende dalle variazioni dell’ingresso, mentre il secondo stadio è bloccato sul valore memorizzato e dunque insensibile alle variazioni di M e N. Se CLOCK=1:

BONAUDO Alessandro - RICCHIARDI Fausto

5

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

nelle porte A e B entra uno 0, quindi U1=1 e U2=1; di conseguenza il flipflop costituito dalle porte 1 e 2 si trova in configurazione di memoria; nelle porte C e D entra un 1, quindi U3= U1 e U4= U2. Il primo stadio è bloccato sul valore presente su M e N al momento della transizione del clock, mentre il secondo stadio assume il valore che era presente nel primo stadio. Questo significa che, da un punto di vista esterno, l’uscita segue l’ingresso ad ogni fronte di salita del clock (fig 3.11).

clock

ingresso

uscita Fig 3.11

Il segnale di ingresso deve essere stabile per un certo intervallo prima del fronte di salita (tempo di setup) e per un certo intervallo di tempo dopo il fronte di salita (temop di hold). In questo modo si evitano problemi dovuti ai ritardi intrinseci dei flip flop. Infatti, se l’ingresso M e N cambiasse proprio in corrispondenza del fronte di salita, lo stato finale del flipflop risulterebbe indeterminato. Un segnale che attiva i circuiti in corrispondenza dei suoi livelli (e non dei fronti), si chiama ENABLE o STROBE. Il più semplice circuito attivato dall’enable è il latch. Quando il latch è abilitato, si comporta come una porta “trasparente”, nel senso che l’uscita segue l’ingresso in modo continuo; nel momento in cui il latch viene disabilitato, congela il valore presente al suo ingresso. Lo schema di principio è rappresentato in fig. 3.12. interruttore

Il segnale di enable controlla l’interruttore; quando l’interruttore è chiuso la tensione sul condensatore segue la tensione di ingresso; quando viene aperto, il condensatore mantiene l’ultima tensione.

C

enable Fig 3.12

3.2.3 Tipi di flipflop 3.2.3.1 Tipo Set/Reset preset S

Q

I segnali di PRESET e CLEAR sono asincroni e servono per fornire un valore iniziale (1 o 0) al FF.

CK notQ

R clear 3.2.3.2 Tipo JK preset J

Q

J

Q

CK notQ

K BONAUDO Alessandro - RICCHIARDI Fausto clear

6

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

MASTER SLAVE

CK K

notQ

Con questa configurazione, quando J=1 e K=1, l’uscita commuta, da Q a not Q.

3.2.3.3. Tipo D preset

Nota: questo è uno schema didattico che va bene per far capire il principio di funzionamento; nella realtà il flipflop D non viene realizzato in questo modo.

Q CK notQ D clear

3.2.4 Contatori Un esempio in cui vengono utilizzati il flipflop D è il contatore. Questo componente hanno lo scopo di contare, ad esempio, i fronti di salita del clock. Allo stesso modo è possibile realizzare divisori di frequenza (fig 3.13). clock Q

D

Q not Q Fig 3.13 Con questa configurazione realizzo un divisore di frequenza per 2. Mettendo in cascata i flip flop posso realizzare un divisore di frequenza per 16 (fig. 3.14).

D

D

D not Q

not A 0 1 0 1 0 1 0

not Q

not Q

A

B

not B 0 0 1 1 0 0 1

BONAUDO Alessandro - RICCHIARDI Fausto

not C 0 0 0 0 1 1 1

D not Q D

C

Fig 3.14 not D 0 0 0 0 0 0 0

contatore 0 1 2 3 4 5 6 7

APPUNTI DI ELETTRONICA APPLICATA I

1 0 ... 1

1 0 ... 1

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

1 0 ... 1

0 1 ... 1

7 8 ... 15

Leggendo il contenuto delle celle da destra a sinistra si ottiene il valore crescente del contatore, da 0 a 15. Questo tipo di contatore di chiama RIPPLE COUNTER, ed è asincrono, infatti il clock no nè comune a tutti. Occorre modificare questa configurazione e complicarla un po’ per ottenere un contatore sincrono. In commercio esistono contatori chiamati DECADI e contatori ESADECIMALI, realizzati con 4 flip flop collegati in modo sincrono. Ognuno di questi componenti può essere collegato in cascata con altri, in modo da realizzare contatori di modulo più elevato. I contatori più completi possono essere inizializzati con un valore, ne si può impostare la direzione di conteggio (UP O down) e il modulo. Esiste anche il contatore FREE RUNNING della Motorola, che non si ferma mai; è possibile impostare il suo modulo tramite uno schema raffigurato in fig. 3.15. CONTATORE FREE RUNNING

COMPARATORE

Nel latch impostiamo il valore al quale il contatore deve arrivare per ottenere il segnale di OUT. OUT

LATCH Fig 3.15

3.2.5. Shift register In fig. 3.16 è rappresentato lo schema di principio dello shift register.

D

Q

D

Q

D

Q

D

Q

Fig 3.16 Ad ogni colpo di clock l’informazione presente su un flipflop viene trasferita al flip flop che segue; è molto importante che i flip flop abbiano una struttura master-slave, cioè introducano un ritardo noto e determinato, altrimenti, non appena introduciamo un’informazione nel primo flipflop, tutti gli altri ricevono quell’informazione. I segnali di Preset e Clear servono per inizializzare il registo con un valore. Le applicazioni degli shift register sono diverse: • introduce un ritardo noto al propagarsi dell’informazione • può essere utilizzato come moltiplicatore o divisore per potenze di 2 • può essere utilizzato come memoria veloce di piccole dimensioni (registro interno) • è utilizzato per le conversioni parallelo-seriale e viceversa 3.2.5.1. Conversioni seriale-parallelo e parallelo-seriale La conversione parallelo - seriale (fig 3.17) trova applicazione in quelle situazioni in cui occorre trasferire tramite collegamento seriale (RS232, coll. Video, via satellite...) informazioni memorizzate alla sorgente in modo parallelo.

BONAUDO Alessandro - RICCHIARDI Fausto

8

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

Affinché il trasferimento sia possibile, occorre che il clock della sorgente e della destinazione sia il medesimo, in ogni caso deve essere possibile sincronizzare il trasmettitore con il ricevitore (fig 3.18).

BONAUDO Alessandro - RICCHIARDI Fausto

9

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

Pi

Si

Parallel IN - Serial OUT Serial IN - Parallel OUT Parallel IN - Parallel OUT Serial IN - Serial OUT

So

Po

(PiSo) (SiPo) (PiPo) (SiSo)

Fig 3.17

PiSo

clock

SiPo

Spesso non è possibile avere un segnale di clock comune ai due dispositivi, in particolare quando la distanza è troppo grande. In questi casi si trasmette il segnale di clock direttamente sulla linea seriale, insieme ai dati. Per realizzare questa trasmissione ci sono diversi modi.

Fig 3.18

BONAUDO Alessandro - RICCHIARDI Fausto

10

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 3 - Segnali e circuiti logici - Famiglia CMOS

CAPITOLO 3 SOMMARIO 3.1. Famiglia logica CMOS e sue derivate ........................................................................................................................................................1 3.1.1. Considerazioni generali sulla famiglia CMOS....................................................................................................................................1 3.1.2. CMOS della serie 4000 ..........................................................................................................................................................................2 3.1.3. CMOS della serie HC, HCT ..................................................................................................................................................................3 3.2. Esempi di circuiti sequenziali.......................................................................................................................................................................4 3.2.1. Flip flop di tipo elementare ...................................................................................................................................................................4 3.2.2. Flip flop sincronizzati con il segnale di clock....................................................................................................................................5 3.2.3 Tipi di flipflop..........................................................................................................................................................................................6 3.2.3.1 Tipo Set/Reset.................................................................................................................................................................................6 3.2.3.2 Tipo JK .............................................................................................................................................................................................6 3.2.3.3. Tipo D..............................................................................................................................................................................................7 3.2.4 Contatori ..................................................................................................................................................................................................7 3.2.5. Shift register...........................................................................................................................................................................................8 3.2.5.1. Conversioni seriale-parallelo e parallelo-seriale ........................................................................................................................8

BONAUDO Alessandro - RICCHIARDI Fausto

11

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 4 - Memorie

CAPITOLO 4

MEMORIE 4.1. Classificazione delle memorie elettroniche Una memoria è un insieme strutturato costituito da elementi in grado di conservare un’informazione; nel nostro caso si tratta di informazioni memorizzate in forma elettrica. Vediamo alcuni criteri si classificazione delle memorie. A - In base al supporto - Elettroniche: - Magnetiche: - Ottiche: - Altro

flip flop, condensatori dischi magnetici, nastri compact disc, dischi ottici

B - In base alla volatilità (rispetto alla tensione di alimentazione) - Volatili: - Non volatili:

perdono il contenuto quando manca l’alimentazione mantengono il contenuto in assenza di alimentazione

C - In base all’organizzazione dei dati - Ad accesso seriale (o sequenziale): - Ad accesso casuale (o random):

tempo di accesso al dato dipendente dalla sua posizione tempo di accesso al dato indipendente dalla sua posizione

Noi ci occuperemo di memorie elettroniche, random, volatili e non volatili. Tempo di accesso: tempo necessario per reperire un’informazione; nel caso di accesso casuale tutte le informazioni vengono reperite nello stesso tempo indipendentemente dalla posizione fisica in cui esse sono allocate, mentre nel caso di accesso seriale il tempo di accesso dipende da dove l’informazione é allocata. Memorie elettroniche ad accesso casuale: - Volatili: - RAM Statiche (SRAM); sono basate su flip-flop - RAM Dinamiche (DRAM); sono basate sulla carica di un condensatore - Non volatili: - ROM sono anche dette ROM a maschera; l’informazione contenuta non può essere modificata - PROM (Programmable ROM); sono a fusibili: il contenuto può essere scritto una sola volta - EPROM (Eresable Programmable ROM): sono cancellabili tramite luce ultravioletta - E2PROM (Electrical Eresable Programmable ROM): sono cancellabili elettricamente Le RAM nel linguaggio corrente sono le Read and Write Memories ossia memorie dove il tempo necessario per scrivere e per leggere è identico. Per le ROM (Read Only Memories) non esiste una definizione assoluta ma possiamo dire che il tempo di lettura è molto più piccolo del tempo di scrittura.

BONAUDO Alessandro - RICCHIARDI Fausto

1

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 4 - Memorie

4.2 Struttura generale di una memoria Vcc Nella matrice di fig 4.1 i fili NON si toccano fra di loro; essi possono essere messi in contatto tramite un componente, la cui natura dipende dal tipo di memoria (nel disegno il componente è raffigurato tramite un rettangolino). In ogni caso, tale componente può comportarsi come un corto circuito o come un circuito aperto. Nel primo caso la colonna a cui è collegato assume potenziale zero (0 logico), nel secondo caso assume, a parte la caduta di tensione sulla resistenza, il potenziale dell’alimentazione (1 logico). Per conoscere lo stato di un componente ben preciso, quindi di una cella di memoria, occorre scegliere la riga e la colonna, cioè indicare un indirizzo.

Fig 4.1

ADX DATA CS OE

R /W Fig 4.2

In riferimento alla fig 4.2, i segnali di controllo principali sono il Chip Select (CS), che serve a selezionare il chip di memoria; l’Output Enable (OE), che abilita i buffer di ingresso e uscita della memoria; il Read/Write (R/W), che controlla la direzione dei dati. Le memorie statiche sono organizzate normalmente per 8 bit, mentre le memorie dinamiche sono organizzate per 1 bit.

4.3. Temporizzazioni tSU

Prima di iniziare qualunque operazione, le linee di indirizzo devono essere stabili; devono quindi essere rispettati i tempi di setup (fig 4.3). Inoltre gli indirizzi devono rimanere stabili per tutto il tempo del ciclo (di lettura o scrittura); alcune memorie hanno dei latch che memorizzano l’indirizzo per mantenerlo stabile.

ADD CS Fig 4.3 BONAUDO Alessandro - RICCHIARDI Fausto

2

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 4 - Memorie

4.3.1. Esempio di ciclo di lettura tsu

tH

ADD Il ciclo è chiuso dal primo segnale, tra CS e OE, che torna a 1. Nel momento in cui uno di questi due segnali torna a 1 avviene la lettura del dato. La linea R/W rimane alta per tutto il ciclo.

CS

La memoria deve presentare i dati stabili un certo tempo prima del fronte che chiude il ciclo; dopo questo momento i dati rimangono stabili ancora per un tempo di hold. Questo tempo è imposto dalla memoria e non c’è modo di modificarlo.

OE

DATA

R/W tempo di accesso

BONAUDO Alessandro - RICCHIARDI Fausto

3

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 4 - Memorie

CAPITOLO 4 SOMMARIO 4.1. Classificazione delle memorie elettroniche ............................................................................................................................................... 1 4.2 Struttura generale di una memoria .............................................................................................................................................................. 2 4.3. Temporizzazioni............................................................................................................................................................................................ 2 4.3.1. Esempio di ciclo di lettura .................................................................................................................................................................... 3

BONAUDO Alessandro - RICCHIARDI Fausto

4

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

CAPITOLO 5

INTRODUZIONE AGLI AMPLIFICATORI

5.1 Concetto di linerità e non linearità Un circuito si dice lineare se la relazione tra le grandezzze di ingresso e quelle di uscita è lineare. Nella realtà, nessun circuito è davvero lineare: imponendo certe limitazioni è possibile approssimare il comportamento reale di un circuito ad un comportamento lineare. Vedremo quindi come si linearizza un sistema, approssimando con un modello il comportamento reale. Un circuito lineare può essere schematizzato come in fig 5.1.

k

A sen(ωτ )

KA sen(ωτ + ϕ ) Fig 5.1

Il segnale di ingresso viene riportato in uscita, eventualmente amplificato e/o sfasato, senza che venga introdotta distorsione. Come primo esempio didattico vediamo un diodo che, essendo un bipolo, ci permette di disegnare facilmente il piano tensione-corrente (fig 5.2a e 5.2b).

Id Id Vd Vd Fig 5.2a

con

I d = IS (e

VD ηVT

− 1)

dove

VT =

Fig 5.2b

KT ≅ 25 − 26mV a temperatura ambiente (T=25°C), IS=corrente inversa di q

saturazione, η=1 per il Silicio. Come si può vedere, la caratteristica del diodo non è lineare. Possiamo però approssimare la funzione tramite lo sviluppo in serie di Taylor, fermandoci al termine di primo grado; per fare ciò è necessario definire il punto in cui si calcola la serie. Dal punto di vista circuitale ciò significa stabilire un certo valore di corrente nel diodo o un certo valore di tensione sul diodo (stabilita una grandezza, l’altra è fissata di conseguenza). Consideriamo il circuito di fig. 5.3a e tracciamo sul piano tensione-corrente la curva del diodo e la retta di carico (fig. 5.3b).

BONAUDO Alessandro - RICCHIARDI Fausto

1

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

Id Vr E/R retta di carico

Id

R Q

Vd

E

Vd E

Fig 5.3b

Fig 5.3a

E = Vr + Vd = IdR + Vd ⇒ Id =

E Vd − R R

equazione della retta di carico

Il punto Q in cui la caratteristica del diodo interseca la retta di carico si chiama punto di polarizzazione o punto di funzionamento a riposo. A questo punto corrispondono un certo valore di tensione sul diodo e un certo valore di corrente nel diodo (Vq, Iq). Possiamo approssimare la curva nel punto Q con la tangente alla curva in Q (derivando la curva esponenziale Id(Vd) nel punto Q si ottiene il coefficente angolare della retta tangente alla curva in Q). In un certo intorno del punto Q non c’e’ differenza tra la tangente e la caratteristica reale, pertanto in questo intorno, si può approssimare la caratteristica del diodo a una retta. Questa approssimazione sarà buona se la tensione Vd non varia “troppo”. In generale, se la variazione della tensione nell’intorno di Q genera un errore che è inferiore ai limiti stabiliti per quella applicazione, la variazione è un piccolo segnale, e la linearizzazione del componente comporta un errore accettabile. In generale un segnale è una qualunque variazione dal punto a riposo. Il circuito equivalente in condizioni di piccolo segnale sarà quello rappresentato in fig. 5.4a. Id

E/R

caratterist. linearizzata diodo

R E

Vd

rd

Vrd

V1

retta di carico V1

Fig 5.4a

E Fig 5.4b

Il diodo si comporta come una resistenza in serie a una differenza di tensione:

I d = Vrd ⋅ rd = (Vd − V1 ) rd = Vd rd − V1rd

BONAUDO Alessandro - RICCHIARDI Fausto

2

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

Se supponiamo di avere una variazione del generatore (fig 5.5a), otterremo un’oscillazione della retta di carico (fig. 5.5b).

Id

Id

R

E

E/R

retta di carico

rd Vd

∆E

∆Id

V1

Vd -∆E

+∆E

∆Vd

Fig 5.5b

Fig 5.5a

E

Abbiamo rappresentato un generatore variabile tramite due generatori: uno costante e l’altro che rappresenta la variazione rispetto alla costante. Non è importante il valore assoluto di corrente e tensione sul diodo, ma piuttosto la relazione tra la variazione di Vd e la variazione di E:

∆Vd ∆E

Nota che, dopo la linearizzazione del circuito, questo rapporto diventa lineare e quindi, se ∆E tende a 0, si tratta di una derivata prima. Come si vede dal grafico sulla destra, la variazione di E porta ad una traslazione della retta di carico, di conseguenza si ha uno spostamento del punto di funzionamento a riposo e della tangente in quel punto. “Derivando” il circuito rispetto al tempo spariscono le componenti costanti E e V1 (fig 5.6).

Si definisce resistenza differenziale

∆Id

R ∆E

rd

rd =

dVd ( Q) dId

Calcolare la derivata di Vd rispetto a Id nel punto Q significa calcolare l’inverso del cofficiente angolare della tangente. Quindi il valore della resistenza differenziale rd dipende dalla posizione del punto Q:

∆Vd

Vd η VT

dI d I e ( Q) = S dVd η VT

( Q) =

I d (Q ) η VT

=

1 rd

Fig 5.6 Avremo che:

∆Vd = ∆E

rd R + rd

E’ importante ricordare ancora che il modello per piccolo segnale di un dispositivo dipende dal punto di funzionamento a riposo. In generale, il modello di un bipolo sarà sempre una resistenza il cui valore dipende dal punto di funzionamento.

BONAUDO Alessandro - RICCHIARDI Fausto

3

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

5.2. Modello del transistore per piccolo segnale I1

I2

V1

V2 .

I1

I2

Fig 5.7

In generale un doppio bipolo è noto se sono note le relazioni tra le 4 grandezze rappresentate, quindi se si può scrivere un sistema del tipo:

V1 = R11 ⋅ I 1 + R12 ⋅ I 2  V2 = R21 ⋅ I 1 + R22 ⋅ I 2

V2 = H11 ⋅ V1 + H 12 I 1   I 2 = H 21 ⋅ V1 + H 22 I 1

oppure

Qualunque coppia di grandezze può essere espressa in funzione dell’altra coppia. Lo stesso discorso fatto sul diodo può essere ripetuto sul doppio bipolo: fisso il valore a riposo fissando i valori di due grandezze scelte, e di conseguenza delle altre due grandezze; i parametri Rij o Hij hanno dimensioni che dipendono dalle grandezze scelte come indipendenti (possono avere la dimensione di una resistenza, di una conduttanza o essere adimensionati); derivando la rete questi parametri diventano differenziali, come succedeva nel diodo alla resistenza rd:

V1 = r11 ⋅ I1 + r12 I 2  V2 = r21 ⋅ I1 + r22 I 2 Le applicazioni che vedremo in cui compaiono doppi bipoli sono essenzialmente amplificatori; lo scopo è quello di realizzare amplificatori unidirezionali, cioè non si vuole che l’uscita influenzi l’ingresso. Ora cerchiamo di trovare un modello per il transistore nelle condizioni di piccolo segnale. Il transistore può essere visto come un tripolo (fig 5.8). C

IC IB

B

VCE

Noi consideriamo anche la massa e abbiamo una porta d’ingresso caratterizzata dalle grandezze IB e VBE e una porta di uscita caratterizzata dalle grandezza IC e VCE .

VBE E

Fig 5.8

Il modello del transistore per il piccolo segnale è il seguente (le lettere minuscole stanno a indicare che i segnali variano nel tempo):

 v1 = h11 ⋅ i 1 + h12 v 2  i 2 = h21 ⋅ i1 + h22 v 2 BONAUDO Alessandro - RICCHIARDI Fausto

MODELLO del TRANSISTORE per PICCOLO SEGNALE

4

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

mentre l’equivalente elettrico è rappresentato in fig. 5.9.

i1

i2

h11 v1

v2h12

1/h22

v2

h21i1 Fig.5.9

Come già detto, noi vogliamo che l’uscita non influenzi l’ingresso, ossia vogliamo che sia trascurabile il generatore pilotato di tensione v2h12 : nel caso del transistore v 2h 12 dipende dall’ effetto Early. Otteniano così il modello a parametri ibridi (a parametri H), rappresentato in fig. 5.10.

i1

i2

h11 v1

1/h22

v2

h21i1

Fig.5.10

Un altro modello del transistore è il modello π , in fig 5.11.

i1

ry v1

vπ

i2

ru rπ

gmvπ

1/rd

v2

Fig.5.11 Il circuito equivalente del transistore a parametri ibridi risulta di facile impiego finchè i parametri sono espressi da numeri reali indipendenti dalla frequenza; a frequenze elevate questa assunzione non è accettabile perchè gli effetti reattivi interni del BJT non possono essere ignorati. Per il funzionamento a frequenze elevate si preferisce pertanto ricorrere ad un circuito equivalente del transistore per piccoli segnali più aderente alla struttura fisica, che presenti parametri indipendenti dalla frequenza in un campo molto esteso. Il modello che si utilizza è il modello π appena visto. Inoltre il circuito π è più adatto a studiare le capacità parassite (condensatori tratteggiati). Se consideriamo ru un circuito aperto otteniamo un doppio bipolo unidirezionale in cui l’uscita non influenza l’ingresso. Il modello del transistore è indipendente dal fatto che il transistore sia PNP o NPN (come topologia la corrente e la tensione sono inverse). Il modello può essere pilotato in tensione o in corrente, ma attenzione: il dispositivo fisico reale è controllato sempre in tensione. Riprendendo l’ultimo sistema di equazioni visto, calcoliamo i coefficienti h ij :

BONAUDO Alessandro - RICCHIARDI Fausto

5

APPUNTI DI ELETTRONICA APPLICATA I

h11 =

v1 i 1 v 2 =0

h12 =

v1 v2 i 1=0

Cap.5 - Introduzione agli amplificatori

h 21 =

i2 i 1 v2 =0

h 22 =

i2 v 2 i 1=0

Attenzione: quando scriviamo v2=0, significa che sul modello, all’uscita, c’è un corto circuito, ma sul dispositivo si ha un uscita costante: ricorda infatti che le grandezze presenti sul modello (H o π) sono derivate nel tempo, e la derivata di un valore costante è zero. Calcoliamo h 11 basandoci sul modello π, ricordandoci che all’uscita c’è un corto circuito:

v1 rπr u = ry + ≅ ry + rπ (infatti ru è molto grande, al limite infinita) i1 r π + ru rπ h12 = (ru è molto grande, quindi h 12 risulta molto piccolo, al limite trascurabile) rπ + ru gmvπ gm ⋅ rπi π gm ⋅ rπ ru ru h 21 = = = i1 = gm ⋅ r π ≅ gmrπ (infatti ru è molto grande, al limite infinita) i1 i1 i1 rπ + ru rπ + ru h 21 coincide con il coefficiente β del transistore, e visto che ru è molto grande, possiamo dire che β=gmrπ .

h 22 ≅ rd

(considerando ru infinita, nella maglia sinistra non passa corrente)

5.3. Polarizzazione del transistore Abbiamo visto 2 modelli per piccolo segnale, ma non abbiamo ancora studiato la polarizzazione. La polarizzazione del transistore dipende dalla polarizzazione delle 2 giunzioni presenti al suo interno (giunzione collettore - base, giunzione base - emettitore), le quali non sono altro che un diodo (polarizzato direttamente o inversamente). E’ possibile polarizzare il transistore in zone diverse: •

Zona di Interdizione Il transistore non conduce; in pratica si comporta come un circuito aperto

•

Zona di Saturazione Il transistore conduce; in pratica si comporta come un corto circuito.

•

Zona di Linearità Il transistore può essere usato come un amplificatore

In realtà oltre a queste 3 zone esiste ancora un’altra zona detta di conduzione inversa . In questo caso si considera il transistore scambiando collettore ed emettitore; ovviamente il comportamento non è simmetrico in quanto il drogaggio è diverso. Questa applicazione è usato soprattutto con FET e MOS in quanto sono simmetrici. Come ottenere le tre zone di funzionamento: Giunzioni

Interdizione

Saturazione

Linerità

Base - Collettore

polarizzazione inversa

polarizzazione diretta

polarizzazione inversa

Base - Emettitore

polarizzazione inversa

polarizzazione diretta

polarizzazione diretta

In generale, per polarizzare un transistore è possibile utilizzare il circuito di fig. 5.12. BONAUDO Alessandro - RICCHIARDI Fausto

6

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

C

B

Per calcolare i valori di VB , VC , RB e RC occorre scegliere un modello del transistitore da piazzare nel circuito qui sopra. Per il transistore bipolare valgono queste 2 relazioni:

RC

n p n

RB

VBE es V T

Ie = I e

VB

oppure

VCC

Ic = β IB

Ic = αFIE

β (o h fe ) è detto fattore di guadagno, e α è legato alla ricombinazione elettroni-lacune nella base.

E Fig 5.12

I E = IC + IB

I C = α F ( I C + IB ) = α F ( βIB + IB ) βI B = α F ( β + 1) IB ⇒ α F =

β 1+ β

Il valore di αF è legato alla geometria del transistore e quindi può essere controllato con buona accuratezza; nella pratica è un valore molto prossimi a 1.

β=

αF 1−αF

di conseguenza il valore di β è molto grande ma soprattutto molto incerto, perchè piccole variazioni di

αF inducono grandi variazioni di β. Possiamo solo dire che β è molto grande ma non possiamo in pratica conoscerne il valore. Nel modello del transistore per la polarizzazione la corrente IC è modellata tramite un generatore di corrente pilotato dalla corrente IB (fig 5.13a); invece la differenza di tensione VBE è praticamente costante (0.6-0.7V), quindi è modellata con un generatore di tensione costante (fig 5.13b). C

B VBE

βIB IC E

E

Fig 5.13a

Fig 5.13b

Sostituiamo il modello del transistore (ricorda: valido per la polarizzazione e quando il transistore è in linearità) nel circuito visto prima, otteniamo il circuito di fig 5.14. C IC

B

βIB

IB

RB

RC

IE

VBE

VBB E

BONAUDO Alessandro - RICCHIARDI Fausto

VCC Fig 5.14 7

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

5.3.1. Esempio

RC

RA

VCC

VCC A

B

C E

RB

Consideriamo il circuito in fig. 5.15. Prima di calcolare alcune grandezze, modifichiamo il circuito calcolando l’equivalente Thevenin della parte che si trova a sinistra dei punti A e B.

Re q =

RE

Fig 5.15

IB

I E ⋅ RE = ( I B + I C) RE = ( IB + βIB) RE = = (1 + β ) IBRE

RC

VCE

VBE

IC

emett.

VCC

Veq IE

RB RA + RB

Siccome:

collet.

base

Ve q = VCC

Abbiamo calcolato la resistenza e la tensione equivalenti, e possiamo ridisegnare il circuito (fig 5.16), sostituendo anche il transistore con il modello per la polarizzazione.

B

Req

RARB RA + RB

l’equazione della maglia sinistra risulta:

Veq = I B ⋅ Re q + VBE + (1 + β ) IBRE

RE Fig.5.16

Da quest’ultima equazione otteniamo:

IB =

Veq − VBE Re q + (1 + β ) RE

IC = β

Ve q − VBE Re q + (1 + β ) RE

Da queste fornule possiamo vedere che, grazie alla presenza di RE, siccome β è molto grande possiamo scrivere:

IC ≅

V eq − VBE RE

Se invece RE non ci fosse, la corrente IC dipenderebbe dal valore di β. Scriviamo ora l’equazione della maglia destra:

VCE ≅ Vcc − IcRc − ( IC + IB) RE A seconda dei valori delle resistenze, VCE potrebbe anche risultare negativa: questo vorrebbe dire che il transistore non lavora in linearità (vedi zone di funzionamento spiegate precedentemente), e di conseguenza il modello utilizzato per il transisitore non è più valido. Nei circuiti discreti la polarizzazione viene fatta fissando un valore di tensione, invece nei circuiti integrati avviene imponendo il valore di corrente.

BONAUDO Alessandro - RICCHIARDI Fausto

8

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

5.4. Possibili configurazioni per il piccolo segnale (transitori bipolari) Abbiamo visto che il transistore, sotto le condizioni di piccolo segnale, può essere studiato mediante un doppio bipolo. A seconda delle grandezze che si considerano come uscita e ingresso, abbiamo 4 possibili configurazioni.

5.4.1. Stadio Common Emitter iC C iB

B

RC

Rs

uscita ingresso

iE

vs E

Fig.5.17

ic

ib Rs

In fig. 5.17 è rappresentato lo stadfio common emitter. Per studiare la relazione tra ingresso e uscita utilizziamo il modello π, ipotizzando infinita (circuito aperto) la resistenza ru e la resistenza 1/rd. Inserendo tale modello nel circuito di fig. 5.17 otteniamo il circuito di fig. 5.18. Il nostro scopo è quello di calcolare l’impedenza di ingresso e l’impedenza di uscita, cioè l’impedenza vista dal generatore Vs (esclusa la sua resistenza interna Rs) e l’impedenza vista dal carico Rc. Calcoleremo inoltre il guadagno a vuoto, cioè ignorando la resistenza RS.

rb vπ

gmvπ Rc

rπ vu

vs E

Fig 5.18

Calcolo dell’impedenza di ingresso Rin, del rapporto v u/v s:

vs − ibRs = rb + r π ib vsr π vπ = i br π = Rs + rb + rπ gmvsrπRc vu = − gmvπRc = − ⇒ Rs + rb + r π Rout = infinita

L’impedenza di ingresso è pari alla serie di resistenze rb e rπ. L’impedenza di uscita è infinita perchè, immaginando di applicare un generatore di tensione al posto dell’uscita e annullando il generatore indipendente, il generatre dipendente vu gmrπRc si annulla (v π va a zero) la maglia destra si apre. =− vs Rs + rb + r π Il rapporto tra uscita e ingresso, cioè il guadagno, è negativo, e questo significa che il segnale in uscita è sfasato di 180°; inoltre tale rapporto dipende dai valori delle resistenze rb e rπ (escludendo Rs perchè parliamo di guadagno a vuoto). Quindi lo stadio common emitter permette di amplificare un segnale, ma lo amplifica invertito.

Rin =

BONAUDO Alessandro - RICCHIARDI Fausto

9

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

5.4.2. Stadio Common Collector Nel circuito di fig. 5.19 è rappresentato lo stadio common collector; sostituendo il modello π otteniamo il circuito di fig. 5.20. iE

E iB

iB + iC = iE

ib

rb

B

Rs

Rs

vu

C

gmvπ

rπ vπ

ingresso

IC

RE

iC vs

ie

vs 5.19

vu

re

Fig 5.20

Calcolo Rin (considerando la maglia sinistra, l’unica significativa):

vs = ib( Rs + rb + rπ ) + (ib + gmv π ) Re = ib( Rs + rb + rπ + Re + Re gmrπ ) Rin = (rb + rπ + Re + Re gmrπ )

nota che l’impedenza di ingresso dipende dalla quantità (1+g m rπ)Re , e che gm rπ = β del transistore che ha un valore elevato; questo significa che l’impedenza di ingresso ha un valore elevato confrontata a quella dello stadio Common Emitter. Avendo un’alta impedenza di ingresso, l’effetto della resistenza Rs diventa trascurabile, e questo significa che il comportamento dell’amplificatore (la sua capacità di amplificazione) diventa indipendente dal generatore.

ie = i b + gm(ibrπ )

vu = Re i e = Re(i b + gmibrπ ) = Re( i b(1 + gmrπ ) ) = Re ib(1 + gmrπ ) Re ib(1 + gmrπ ) vu = vs ( Rs + rb + rπ + (1 + gmrπ ) Re) ib

In questo caso il guadagno è positivo (segnale in uscita in fase), ma sempre minore di 1; al crescere di (1+g m rπ) il guadagno si approssima a 1, per questo motivo questo stadio è chiamato anche emitter follower. Calcolo Rout immaginando di applicare un generatore di tensione al posto del carico e annullando il generatore indipendente (fig 5.21):

ib

Rout =

rb

Rs

gmvπ

rπ vπ

I

iE

ie

re

BONAUDO Alessandro - RICCHIARDI Fausto

vu

V I

vπ = −

ib = −

V Rs + rb + rπ

ic = −

g m rπ V

rπ V rπ + rb + rs

rπ + rb + Rs

V Fig.5.21 10

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

Quindi:

I = ie − ib − ic I =

V V rπ + +V gm re Rs + r b + rπ Rs + rb + rπ

V V (1 + gmrπ ) 1 + gmr π  1 + =V +   re Rs + rb + r π  re Rs + rb + rπ Rs + r b + rπ Rout = re parallelo con 1 + gmrπ I =

L’impedenza di ingresso aumenta della stessa quantità di cui diminuisce l’uscita : (1+g m rπ). Quindi questo stadio ha una bassa impedenza di uscita, e ciò significa che l’amplificazione è indipendente dal carico RL (fig 5.22).

Rs

Rout Avendo un valore alto di Rin e un valore basso di Rout si rende l’amplificazione indipendente dal generatore vs e dal carico RL. Questo è il comportamento tipico degli amplificatori di tensione.

Rin RL

vi

vu

Av i vs

Fig 5.22

5. 4.3. Stadio Common Base Nel circuito di fig. 5.23 è rappresentato lo stadio common base; sostituendo il modello π otteniamo il circuito di fig. 5.24. iE

C

E

gmvπ

i

iC

iC

Rs

Rs

vπ

B iB

RC

vu

Vs

rπ

rc

vu

iB

rb

vs Fig 5.23

Fig 5.24

Calcolo Rin considerando la maglia sinistra (l’unica significativa):

vs = iRs + i B ( rπ + rb) = iRS + (i + gmvπ )( rπ + rb) = iRS + irπ + irb + gmvπ ( rπ + rb) vπ = −(i + gmv π )r π ⇒ vπ = infatti:

− irπ

(i + g r ) m π

v π + g m rπ vπ = −irπ → v π (1 + g m rπ ) = −irπ

BONAUDO Alessandro - RICCHIARDI Fausto

11

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

vs = i ( Rs + rπ + rb ) + ( gmvπ )( rπ + rb) = i ( Rs + r π + rb) −

gmirπ ( rπ + rb) (1 + gmr π )

( rπ + rb) vs  gmr π   1  = ( Rs + rπ + rb ) − gmrπ = Rs + ( rπ + rb)  1 −  = Rs + ( rπ + rb)   i  1 + gmrπ   1 + gmrπ  (1 + gmr π ) Rin =

( rπ + rb )

1 + gmrπ

L’impedenza di ingresso è bassa e dipende sempre dalla solita quantità. Calcoliamo il guadagno a vuoto v u/v s, scrivendo l’equaz. alla maglia sinistra (ignorando la resistenza Rs):

vu = − gmvπRc

vπ = −vs

rπ rπ + rb

⇒

vu = gmvs

rπ Rc rπ + rb

vu rπ = gm Rc vs rπ + rb L’impedenza di uscita è infinita per gli stessi motivi già discussi per il Common Emitter. Avere impedenza bassa in ingresso e alta in uscita è tipico degli amplificatori di corrente (fig 5.25).

Rin

Rs

RL

Rout

vi

vu

Aii Is

Fig 5.25 Si definiscono i 4 tipi di amplificatore (che vedremo in dettaglio) sulla base delle loro impedenze di ingresso e di uscita: Ingresso tensione corrente corrente tensione

Uscita tensione corrente tensione corrente

Rin ∞ 0 0 ∞

Rout 0 ∞ 0 ∞

Nome amplificatore tensione corrente trans-resistenza trans-conduttanza

5.5. Possibili configurazioni per il piccolo segnale (transitori CMOS)

G

D

Vgs

rd

S

BONAUDO Alessandro - RICCHIARDI Fausto

Questo è il modello per piccolo segnale del transitore CMOS (G=Gate, D=Drain, S=Source). Non lo studiamo in dettaglio come abbiamo fatto per il transistore bipolare; è sufficiente dire che non esiste lo stadio equivalente del Common Base e che l’impedenza di ingresso è sempre infinita, mentre l’impedenza di uscita dipende dalla configurazione (studio analogo a quello appena fatto per i bipolari). Considerando come ingresso la tensione Vgs, se come uscita considero la tensione sul source ottengo l’equivalente dell’emitter follower, se considero come uscita la tensione sul drain ottengo l’equivalente del common emitter.

12

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

5.6. Calcolo di g m e r π Ritornando al transistore bipolare e alla sua polarizzazione, abbiamo già visto che le correnti e le tensioni nel transistore sono legate da queste relazioni: VBE es V T

Ie = I e

Ic = β IB

oppure

Ic = α FIE = αF IESe

V BE VT

Abbiamo anche detto che vale la seguente uguaglianza:

gmrπ = β I valori gm e rπ dipendono singolarmente dal punto di funzionamento fissato, mentre β ne dipende molto poco. Quando abbiamo visto l’esempio del diodo, abbiamo calcolato la resistenza differenziale derivando la tensione sul diodo rispetto alla corrente nel diodo; ora calcoliamo gm come la derivata della corrente di collettore rispetto alla tensione VBE (in altre parole calcoliamo il coefficiente angolare della tangente alla curva esponenziale IC (VBE) nel punto di funzionamento): VBE

gm = rπ =

dIc dVBE βVT αFI ESe

dIc = αFIESe

VB E VT

=

V BE VT

⋅

1 VT

gm =

αFIESe VT Ic q = VT VT

(Icq = corrente a riposo)

βVT Icq

In queste relazioni si può vedere come gm e rπ dipendano dalla corrente Icq che si ha nel punto di funziomento a riposo Q. Esiste un altro parametro importante: la frequenza di transizione del transistore; si indica con il simbolo fT ed è legato alle capacità parassite del transistore (vedi modello π ):

Cπ + Cu =

gm 2πfT

Il modello del transistore che abbiamo visto è a parametri concentrati, e vale solo in un certo campo di (basse) frequenze. In particolare, la teoria dice che il modello è valido per frequenze inferiori a fT/3, anche se in pratica il modello offre buoni risultati se la frequenza non supera fT/10. Il parametro fT non dipende dal punto di funzionamento, è un valore costante fornito dal costruttore.

BONAUDO Alessandro - RICCHIARDI Fausto

13

APPUNTI DI ELETTRONICA APPLICATA I

Cap.5 - Introduzione agli amplificatori

CAPITOLO 5 SOMMARIO 5.1 Concetto di linerità e non linearità.................................................................................................................................................. 1 5.2. Modello del transistore per piccolo segnale................................................................................................................................ 4 5.3. Polarizzazione del transistore ......................................................................................................................................................... 6 5.3.1. Esempio ...................................................................................................................................................................................... 8 5.4. Possibili configurazioni per il piccolo segnale (transitori bipolari).......................................................................................... 9 5.4.1. Stadio Common Emitter............................................................................................................................................................ 9 5.4.2. Stadio Common Collector...................................................................................................................................................... 10 5. 4.3. Stadio Common Base............................................................................................................................................................ 11 5.5. Possibili configurazioni per il piccolo segnale (transitori CMOS)......................................................................................... 12 5.6. Calcolo di g m e rπ............................................................................................................................................................................. 13

BONAUDO Alessandro - RICCHIARDI Fausto

14

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

CAPITOLO 6

RISPOSTA IN FREQUENZA DEGLI AMPLIFICATORI 6.1. Funzioni di trasferimento, modulo e fase Definiamo funzione di trasferimento F(s) il legame esistente tra la trasformata di Laplace del segnale di uscita e la trasformata del segnale in ingresso (fig 6.1).

F(s)

SU(s)

SE(s)

Fig 6.1

La funzione F(s) è indipendente dal tipo di segnale applicato, ma dipende solo dalla costituzione del sistema, quindi siamo in grado di individuare e caratterizzare il comportamento del sistema stesso studiando tale funzione. Nota: si tratta di una funzione complessa di variabile complessa, in altre parole F(s) è un numero complesso x+jy e la variabile s è un numero complesso σ + jω.

Esempio 1

R 1/ sC

VE(s)

VU(s)

1 VU ( s) 1 sC = F ( s) = = VE ( s ) R + 1 1 + sCR sC

Fig 6.2 La funzione F(s), raffigurata in fig. 6.3, presenta un polo nel semipiano negativo di σ

jω

-1/RC (polo)

σ Fig 6.3

Esempio 2

F ( s) =

1/ sC

VE(s)

R

VU ( s) R sCR = = VE ( s ) R + 1 1 + sCR sC

VU(s) Fig 6.4

BONAUDO Alessandro - RICCHIARDI Fausto

1

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

La funzione F(s), raffigurata in fig.6.5, presenta un polo e uno zero:

jω

-1/RC (polo)

s=0 (zero)

σ Fig 6.5

Normalmente abbiamo la seguente sequenza di operazioni:

Segnale di ingresso ⇒ L ⇒ ×F( s ) ⇒ L−1 ⇒ Segnale di uscita esempio: VE ( t ) ⇒ VE ( s ) ⇒ VE ( s ) ⋅ F( s ) ⇒ VU ( s ) ⇒ VU ( t ) Noi, invece, ci limiteremo a “estrarre” da F(s) il comportamento della rete in regime sinusoidale; uso le informazioni presenti in F(s) (posizione dei poli e degli zeri) per capire come si comporta la rete in regime sinusoidale, in modo da poter tracciare la CURVA DI RISPOSTA. In regime sinusoidale, la variabile s contiene solo la parte immaginaria: s= jω, per cui studieremo la funzione complessa F(jω), in altre parole studieremo la sua fase e il suo modulo (che dipendono da ω):

 F ( jω ) F ( jω ) ∠F ( j ω ) Se in ingresso ho uno stimolo sinusoidale, vista la linearità delle reti che consideriamo, anche in uscita avrò la stessa sinusoide, a meno di differenze sull’ampiezza e sulla fase:

fe(t)=Asin(ωt)

RETE F(jω)

fu(t)=|F(jω)|Asin(ωt+ϕ)

(dove ϕ=fase di F(jω)) Come possiamo osservare, non cambia la frequenza della sinusoide di ingresso, ma il modulo della funzione di trasferimento va a modificare l’ampiezza della sinusoide mentre la fase della funzione di trasferimento va a modificare la fase della sinusoide. NOTA: ω=2πf [w=rad/sec e f=1/sec=Hz]. Esempio:

f e ( t ) = A ⋅ sen(2 ⋅ π ⋅ 1KHz ⋅ τ ) f u ( t ) = F ( j ⋅ 2 ⋅ π ⋅ 1KHz) A ⋅ sen(2 ⋅ π ⋅ 1KHz ⋅ τ + ∠F ( j ⋅ 2 ⋅ π ⋅ 1KHz ))

6.1.1 Andamento del modulo e della fase in funzione di ω (o di f)

BONAUDO Alessandro - RICCHIARDI Fausto

2

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

Questi diagrammi si chiamano CURVE DI RISPOSTA e vengono disegnati su diagrammi di Bode; nei diagrammi di Bode, all’asse x è applicata una scala logaritmica in base 10, sull’asse y è applicata una scala in decibel per quanto riguarda il modulo (fig 6.6), una scala normale per quanto riguarda la fase (fig 6.7).

MODULO:

dB

|F(jω)| o

Vu Ve

scala logaritmica

0 dB 1

10

f [Hz] o ω [rad⋅Hz]

100 1000 Fig 6.6

NOTA: in dB si esprimono solo rapporti e non grandezze singole. Definizione di decibel:

Definizione originale:

ndB = 10 log10

PU PE

(Pu,Pe=Potenza in uscita, entrata)

Definizione per le tensioni:

ndB = 20 log 10

VU VE

(Vu,Ve=tensione in uscita, entrata)

Esempi:

se

VU =1 VE

allora

0 dB

se

VU = 10 VE

allora

20 dB

se

VU = 2 VE

allora

3 dB

se

VU = 100 VE

allora

40 dB

se

VU = 1 2 VE

allora

-3dB

Se il modulo del rapporto è inferiore ad 1 avremo in dB un valore negativo, altrimenti, se il modulo del rapporto è maggiore di 1, avremo in dB un valore positivo. Nota che ad ogni aumento di 20 dB, il modulo si decuplica. FASE:

rad

fase di F(jω)

π/2 o 90° π/4 o 45°

-π/4 o 45°

scala logaritmica 1

10

BONAUDO Alessandro - RICCHIARDI Fausto

100 1000

f [Hz] o ω [rad⋅Hz] 3

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

-π/2 o 90°

Fig 6.7

Una generica F(s) è una funzione razionale fratta propria:

F ( s) =

PN PD

dove il grado del polinomio al numeratore è sicuramente inferiore, al più uguale, al grado del polinomio al denominatore, quindi il numero di zeri è minore o uguale al numero dei poli. Inoltre, per una condizione di fisica realizzabilità, i poli si devono trovare nel semipiano negativo di σ. I polinomi possono essere rappresentati come prodotti di termini di 1° grado, per esempio:

x 2 + −2 ⋅ x + 1 = ( x − 1) ⋅ ( x + 1) quindi, in generale, avremo che F(s) si presenta in questa forma: m

F ( s) = k ⋅

∏ (s − a ) i

i =0 n

∏ (s − α

j

)

j= 0

con m ≤ n. Le soluzioni ai ed αi posssono essere reali o complesse; nel secondo caso, siccome i polinomi sono a coefficienti reali, queste soluzioni sono complesse coniugate. Per cui potrò avere solo poli e zeri del primo o del secondo ordine che si presenteranno in queste forme: primo ordine: secondo ordine:

( s − ai ) ( s 2 − bs + c)

Per ora limitiamoci ad osservare i termini del 1° ordine.

6.1.2 Tracciamento del modulo e della fase Per quanto detto, la F(jω), per quanto riguarda i poli, è il prodotto di tanti termini del tipo

1 1 oppure ; queste 1+ sα s+a

due forme sono equivalenti perché posso passare da una all’altra facilmente:

1 1 1 1 1 1 =a⋅ = ⋅ = α ⋅⋅ s+a 1 s+a a s 1 + s ⋅α +1 a a

dove α entra nel valore di k. Fare il prodotto di tanti termini significa fare la somma dei loro logaritmi: graficamente, sul diagramma di Bode, significa che posso sommare i vari grafici corrispondenti ai vari termini elementari per ottenere il grafico della funzione F(s).

Comportamento di un singolo polo

BONAUDO Alessandro - RICCHIARDI Fausto

4

APPUNTI DI ELETTRONICA APPLICATA I

F ( s) =

Cap. 6 - Risposta in frequenza degli amplificatori

1 1 ⇒ F ( jω ) = 1 + sα 1 + jωα

F ( jω ) =

1 1+ω α 2

2

e

(abbiamo detto che s = jω )

∠F ( j ω ) = − arctg(ωα )

Graficamente possiamo vedere l’andamento del modulo in fig 6.8.

dB

|F(jω)| scala logaritmica

1/α

0 dB

ω [rad*Hz]

-3 dB -[20log(ω)+20log(α)]

Guardando la formula ottenuta per il modulo di F(s), possiamo analizzare il grafico dividendolo in due zone: • se ωα > 1 allora |F(jω)| tende ad 1/ωα; esprimendo questa quantità in dB, otteniamo -[20log(ω)+20log(α)] dB.

Fig 6.8 Quindi quando ωα >> 1 |F(jω)| = -[20log(ω)+20log(α)], relazione che può essere vis ta come una retta del tipo: y=-x+c che incontra l’asse y=0 dB quando ω=1/α. La pendenza della retta a cui tende asintoticamente il modulo è di −20dB/decade. In definitiva l’unico valore veramente interessante è α, perchè così sappiamo dove posizionare la curva; α lo si legge direttamente in F(s). Passiamo ora tracciare la fase di F(jω). Se ωα = 1 allora la fase sarà:

fase di F(jω) π/4 o 45°

-arctg(1)=-45°=-π/4. 1/α

0 dB

Si tratta di disegnare un arcotangente “stirata” per via della scala logaritmica adottata: a sinistra tenderà a zero, a destra tenderà a -π/2 (fig 6.9).

scala logaritmica ω rad*Hz

-π/4 o 45°

-π/2 o 90° Fig 6.9

Comportamento di un singolo zero F ( s) = 1 + s β

BONAUDO Alessandro - RICCHIARDI Fausto

F ( jω ) = 1 + ω 2 β 2

∠ F ( jω ) = arctg(ωβ )

In relazione al grafico in fig.6.10, possiamo come prima individuare in due zone: • Se ωβ > 1 allora |F(jω)| tende ad ωβ, 5 che espresso in dB è pari a [20log(ω)+20log(β)] dB.

|F(jω)| APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

3 dB

scala logaritmica

0 dB

ω [rad*Hz]

1/β [20log(ω)+20log(α)]

Fig 6.10 Quindi |F(jω)| tende asintoticamente alla retta [20log(ω)+20log(β)] dB che incontra l’asse y=0 dB quando ω=1/β. La pendenza della retta è 20dB/decade. Anche in questo caso l’unico valore intressante è β, perchè così sappiamo dove posizionare la curva; β lo si trova direttamente in F(s). Vediamo ora l’andamento della fase in fig 6.11.

dB

π/2 o 90°

fase di F(jω)

π/4 o 45° scala logaritmica

0 dB

ω rad*Hz

1/β -π/4 o 45°

Fig 6.11

Come accennato prima, siccome F(s) è il prodotto di molti termini, graficamente F(s) può essere ottenuta sommando i grafici ottenuti dai singoli termini. L’importante è che ogni grafico elementare sia posizionato in modo opportuno. Vediamo due casi particolari:

F( s ) = kω

- zero nell’origine: F(s)=ks

F( s ) = 1 → ω =

F( s ) =

- polo nell’origine: F(s)=k/s

k ω

1 k

F( s ) = 1 → ω = k

Non possiamo posizionare un polo o un zero nello “ZERO” del diagramma di Bode, perchè dovremmo disegnarlo a -∞; ma ciò significa che qualunque frequenza noi scegliamo, sarà sempre molto più grande della frequenza a cui si trova il polo o lo zero. Graficamente, quindi, disegnamo solo la parte asintotica del grafico. In fig. 6.12a è rappresentato l’andamento di F(s)=ks, in fig 6.12b è rappresentato l’andamento di F(s)=k/s.

dB

|F(jω)|

dB

POLO k

0 dB

0 dB ω rad*Hz

BONAUDO Alessandro - RICCHIARDI Fausto

|F(jω)|

ZERO

1/k ω rad*Hz

6

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

Fig 6.12a

Fig 6.12b

Vediamo ora l’esempio di uno zero e di un polo:

F ( jω ) =

sRC 1 + sRC

Con riferimento alla fig 6.13, il contributo dello zero nell’origine consiste nella retta B di pendenza 20dB/decade che taglia l’asse X in (1/RC); il contributo del polo in -1/RC consiste nella curva A. Il risultato di questi due contributi consiste nella curva segnata in grassetto. 1/RC

B

A -3 dB

Fig 6.13

6.2. Un esempio importante: il partitore compensato

C1

Lo schema del partitore compensato è presentato in fig. 6.14. Calcoliamo la funzione di trasferimento.

R1 C2

Ve

R2

Vu

Fig 6.14

F ( s) =

Z2 Z1 + Z2

BONAUDO Alessandro - RICCHIARDI Fausto

1 sCi Ri dove Zi = = 1 1 + sCi Ri Ri + sC i Ri

7

APPUNTI DI ELETTRONICA APPLICATA I

F( s ) =

Cap. 6 - Risposta in frequenza degli amplificatori

R2 1 + sC 2 R 2 R2 R1 + 1 + sC 2 R 2 1 + sC 1 R 1

F( s ) =

R2 ⋅ R 2 + R1

=

R 2 ⋅ ( 1 + sR 1C1 ) R1 + sR 1R 2 C 2 + R 2 + sR 1 R 2 C1

1 + sC 1 R 1 1 + s ⋅ ( C1 + C 2 ) ⋅

= k⋅

R 1R 2 R2 + R1

1 + sα 1 + sβ

Possiamo ora analizzare la posizione relativa del polo rispetto allo zero; si presentano due casi: |F(jω)|

|F(jω)|

caso 1

1/β polo

zero 1/α

|F(jω)|

|F(jω)|

caso 2

1/β polo zero 1/α

Le curve disegnate sono puramente qualitative; occorre stabilire con maggior precisione la loro altezza e la loro ampiezza. Possiamo vedere che in continua (frequenza zero) i condensatori scompaiono, viceversa a frequenza infinita scompare il contributo delle resistenze:

quando ω → 0 quando ω → ∞

BONAUDO Alessandro - RICCHIARDI Fausto

R2 R2 + R1 R2 F ( jω ) = ⋅ R2 + R1 F ( jω ) =

C1 R1 ( C1 + C2 )

R2 R1 R2 + R1

=

C1 C1 + C2

8

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

La posizione relativa dello zero rispetto al polo dipende da quale delle seguenti disuguaglianze è vera:

R2 C2 < zero a sinistra del polo R2 + R1 C2 + C1 R2 C2 2> zero a destra del polo R2 + R1 C2 + C1 R2 C2 3= ; sotto questa condizione il polo e lo zero coincidono e il comportamento del partitore diventa R2 + R1 C2 + C1 1-

indifferente alla frequenza.

6.3. Curve di risposta degli amplificatori Analizziamo la curva di risposta di un amplificatore a larga banda (untuned) rappresentata in fig. 6.15.

|Vu/VS|dB 3 dB {

A0

fL

1

10

100

f

fH Fig 6.15

Se, per semplicità, assumiamo che le 2 rette abbiano pendenza 20dB/decade, la f.d.t. sarà:

F ( s) = A0 ⋅

s 1 ⋅ s + a 1 + sα

fL=a fH=1/α

dove A 0, se espresso in dB, è pari all’altezza della zona piatto del diagramma. Dal grafico possiamo notare che tutte le frequenze centrali sono trattate allo stessso modo mentre all’inizio ed alla fine il guadagno tende a diminuire (diminuisce di un fattore 10 ogni volta che la frequenza aumenta/diminuisce di un fattore 10). Individuiamo 2 frequenze: fL e fH dette frequenze di taglio, frequenze a cui il guadagno è sceso di 3dB rispetto ad A 0 e dove la fase è in anticipo o ritardo di 45° rispetto alla banda passante. Nota: frequenza di taglio non vuol dire che tutte le frequenze maggiori o minori vengono eliminate, ma solo attenuate. Un amplificatore per essere non selettivo (untuned) deve avere la banda passante maggiore od uguale a 3 decadi; se la banda passante è più stretta non posso parlare di amplificatore non selettivo. Se la banda passante è strettissima ho un amplificatore selettivo. Se mi limito guardare la zona piatta posso dire che il guadagno è indipendente dalla frequenza, cioè l’amplificatore in questa zona di frequenza si comporta come una rete puramente resistiva, cioè che non contiene condensatori (né induttori) che tagliano le frequenze basse e alte. Per capire meglio possiamo dividere idealmente il diagramma e la funzione F(s) in due parti, la parte alle basse frequenze (L) e la parte alle alte frequenze (H):

BONAUDO Alessandro - RICCHIARDI Fausto

9

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

F ( s) = A0 ⋅ L F ( s) = A0 ⋅ •

⋅H

s 1 ⋅ s + a 1 + sα

alle basse frequenze avremo:

F( s ) = A 0

s s+a

oppure, più in generale:

∏ (s n

FL ( s) = A0

j =1 n

+ bj

i

+ ai )

∏ (s i =1

)

j

Questa funzione rappresenta il comportamento alle basse frequenze; quando s→∞ FL(s) tende ad A 0 (per questo motivo numeratore e denominatore devono avere lo stesso grado). •

alle alte frequenze avremo:

F( s ) = A 0

1 1 + sα

oppure, più in generale:

∏ (1 + b s ) m

FH ( s) = A0

j

j =1 n

j

∏ (1 + a s ) i i

i =1

Questa funzione rappresenta il comportamento alle alte frequenze; quando s→0 FH(s) tende a A 0 (inoltre deve essere mα →

1 1 < ] β α

Considerazioni: • • •

lo zero dipende solo da R e da C (vedi numeratore) il polo dipende da R, Ri, Ro e da C la frequenza del polo è più bassa di quella dello zero (fig 6.20)

1 β

1

polo

zero

α Fig 6.20

• • • •

il valore dello zero lo posso decidere variando R e C con la coppia resistore-condensatore inserisco un polo ed uno zero con il polo a frequenza più bassa utili per fare compensazione zero-polo per fare un polo a basse frequenze (ordine dell’Hz) sarà necessario avere R dell’ordine del MΩ e C dell’ordine dei µF, cioè resistenze e condensatori di valore molto alto, ma questi valori sono incompatibili con le tecniche di integrazione dei componenti; il trucco consiste nel’ottenere una apparente capacità elevata, sfruttando l’effetto Miller.

6.5. Effetto Miller Sia data una rete N con due punti A e B collegati tramite un’ impedenza Z:

Z I1

I2 A

IA

IB

B

N VA

VB Fig. 6.21

BONAUDO Alessandro - RICCHIARDI Fausto

14

APPUNTI DI ELETTRONICA APPLICATA I

Cap. 6 - Risposta in frequenza degli amplificatori

GND

Vediamo sotto quali condizioni il circuito di fig. 6.21 è equivalente al circuito di fig 6.22:

VA

VB A

IA

IB

N

’

Z’

B

I2’

I1

Z’’ Fig 6.22 GND

Determiniamo quale legame sussiste tra le impedenze della seconda rete e l’impedenza della prima. Innanzitutto i due circuiti sono equivalenti se le tensioni e le correnti di ingresso/uscita della rete N sono uguali; questo implica che I1=I1’ e che I2=I2’:

I 1' =

VA Z'

quindi:

I 2' =

VB Z ''

quindi:

V A − VB Z V A VA − VB = cioè Z' Z I1 =

e

I2 =

e

Z' = Z

1 V 1− B VA

VB − VA Z

VB VB − V A = Z '' Z

cioè

Z '' = Z ⋅

VB VA VB −1 VA

Concentriamoci sull’espressione trovata per Z’ :

se

VB