Electronique Analogique
October 9, 2022 | Author: Anonymous | Category: N/A
Short Description
Download Electronique Analogique...
Description
1009-04 Electronique Analogique Faculté Polytechnique de Mons Service d’Electronique et Microélectronique
21.10.07 Créé par : FPMs Adaptation libre du cours de circuits électroniques des Professeurs Jespers et Trullemans donné à l’UCL en 1987.
1009-04 Electronique Analogique Faculté Polytechnique de Mons Service d’électronique et Microélectro Microélectronique nique Prof. Valderrama
Avant propos Ce cours est une adaptation libre du cours de circuits électroniques des Professeurs Jespers et Trullemans donné à l’UCL en 1987. Cette adaptation tient compte des progrès récents dans le domaine de la microélectronique en mettant l’accent sur l’influence dominante de la technologie CMOS par r apport au bipolaire mais tient également compte de la nouvelle no uvelle répartition des cours d’électronique à la Faculté Polytechnique de Mons.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
1
1 Sommaire AVANT PROPOS ............. .......................... ........................... ........................... .......................... .......................... ........................... ........................... ................... ...... 1 1. ORGANISATION ............ ......................... ........................... ........................... ........................... ........................... .......................... .......................... ............. 5 2. INTRODUCTION ............. ........................... ........................... ........................... ........................... .......................... .......................... ........................ ........... 6 1.1 CIRCUITS ANALOGIQUES ET NUMÉRIQUES ............ ......................... ........................... ........................... ........................... ................ 7 1.2 CONCEPT D’AMPLIFICATION ............. .......................... .......................... ........................... ........................... .......................... ................. .... 8 1.3 LE CONCEPT D’ACTIVITÉ ............ .......................... ........................... .......................... .......................... ........................... ...................... ........ 9 1.4 NOTIONS FONDAMENTALES ............ ......................... .......................... .......................... ........................... ........................... ................. .... 10 1.4.1 REPRÉSENTATIONS .......................... ....................................... .......................... .......................... ........................... .................... ...... 10 1.4.2 APPROXIMATION ......................... ....................................... ........................... .......................... .......................... ...................... ......... 15 1.4.3 MODÈLES ............ ......................... ........................... ........................... .......................... ........................... ........................... ................. .... 15 ............................................ .......................... ............. 17 2 MODÉLISATION DES DISPOSITIFS SEMI-CONDUCTEURS. ............................... 2.1 LA DIODE ............ ......................... ........................... ........................... ........................... ........................... .......................... ........................ ........... 17 2.1.1 MODELE GRANDS SIGNAUX : ............ .......................... ........................... .......................... ........................... ...................... ........ 17 2.1.2 DEPENDANCE EN TEMPERATURE : ............ ......................... ........................... ........................... ........................... ................ 17 2.1.3 DIODE EN PETITS SIGNAUX : .......................... ....................................... .......................... ........................... ...................... ........ 17 2.1.4 MODELE DYNAMIQUE ............ ......................... .......................... .......................... ........................... ........................... ................. .... 18
TRANSISTOR BIPOLAIRE ............ LE M ......................... ........................... ........................... ........................... ........................... .......................... ............... 19 ODELE GRANDS SIGNAUX ......................... ............ .......................... ........................... ........................... .......................... ........................ ............. 19
2.1.5 ECARTS PAR RAPPORT AU MODELE IDEAL .......................... ....................................... ........................... .................... ...... 20 2.1.6 EFFETS DE LA TEMPERATURE ............ .......................... ........................... .......................... ........................... ...................... ........ 20 2.1.7 MODELE PETITS SIGNAUX ............ ......................... ........................... ........................... .......................... .......................... ............. 21 2.1.8 MODELE DYNAMIQUE ............ ......................... .......................... .......................... ........................... ........................... ................. .... 21 2.2 LE TRANSISTOR MOS ............ ......................... .......................... ........................... ........................... .......................... ........................ ........... 21 2.2.1 MODELE GRANDS SIGNAUX ........................... ........................................ .......................... ........................... ...................... ........ 22 2.2.2 ECARTS PAR RAPPORT AU MODELE IDEAL .......................... ....................................... ........................... .................... ...... 22 2.2.3 MODELE PETITS SIGNAUX ............ ......................... ........................... ........................... .......................... .......................... ............. 23 2.2.4 MODELE DYNAMIQUE ............ ......................... .......................... .......................... ........................... ........................... ................. .... 23 3 MONTAGES DE BASE DES TRANSISTORS MOS ET BIPOLAIRE .............................. .......................................... ...................... ......... 25 4 ETUDE DE QUELQUES CIRCUITS TYPIQUES ............. .......................... .......................... .......................... ........................... .................... ...... 27 4.1 EXEMPLE DE METHODE DE CALCUL .............. ........................... .......................... .......................... ........................... .................... ...... 27 4.2 AMPLIFICATEUR ELEMENTAIRE ......................... ....................................... ........................... .......................... .......................... ............. 29 4.3 MONTAGE A GAIN TRES ELEVE ............. .......................... ........................... ........................... .......................... .......................... ............. 30 4.4 MONTAGE CASCODE ............. .......................... .......................... ........................... ........................... .......................... ........................ ........... 32 4.5 AMPLIFICATEUR TROIS ETAGES............ ......................... ........................... ........................... .......................... .......................... ............. 32 4.6 LE DARLINGTON ............. .......................... ........................... ........................... ........................... ........................... .......................... ............... .. 34 4.7 AMPLIFICATEUR DIFFERENTIEL ......................... ....................................... ........................... .......................... .......................... ............. 35 4.7.1 CARACTERISTIQUE DC ......................... ...................................... ........................... ........................... .......................... ............... .. 36 4.7.2 GAIN PETITS SIGNAUX ............ ......................... .......................... .......................... ........................... ........................... ................. .... 40 4.8 MIROIRS DE COURANT ............. .......................... ........................... ........................... .......................... .......................... ...................... ......... 41 4.8.1 SIMPLE MIROIR DE COURANT MOS................................... ................................................. ........................... ................. .... 41 4.8.2 MIROIR DE COURANT CASCODE ............. .......................... .......................... ........................... ........................... ................. .... 43 4.8.3 SOURCE DE COURANT WILSON .......................... ....................................... ........................... ........................... ................. .... 45 4.9 APPLICATION DES MIROIRS DE COURANT .......................... ........................................ ........................... .......................... ............. 46 4.9.1 AMPLIFICATEUR DIFFERENTIEL CHARGE PAR DES SOURCES DE COURANT ........... ...................... ........... 47
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
2
4.9.2 GENERATION DE SOURCES DE COURANT TRES FAIBLES : SOURCE WIDLAR .................. .................... .. 49 4.9.3 CIRCUITS AUTO-DEMARRANTS ......................... ...................................... .......................... ........................... .................... ...... 51 5 LA RÉPONSE EN FRÉQUENCE ............. .......................... ........................... ........................... .......................... .......................... ...................... ......... 54 5.1 INTRODUCTION............ ......................... ........................... ........................... .......................... ........................... ........................... ................. .... 54 5.2 CIRCUITS EQUIVALENTS HF DES ELEMENTS ACTIFS ............. .......................... ........................... ........................... ............... .. 58 5.2.1 CIRCUIT EQUIVALENT HF DU TRANSISTOR BIPOLAIRE ............. ........................... ........................... ................. .... 58 5.2.2 RÉPONSE EN FRÉQUENCE DU GAIN EN COURANT DU TRANSISTOR ................. .............................. ............. 61
CIRCUIT HF DU TRANSISTOR MOS .................................................. 64 5.35.2.3 LE FACTEUR DEEQUIVALENT MERITE OU PRODUIT GAIN X BANDE PASSANTE ............ ......................... ........................... ................ 65 5.3.1 INTRODUCTION ............ ......................... .......................... ........................... ........................... .......................... ........................ ........... 65 5.3.2 COMPARAISON DU TRANSISTOR MOS ET BIPOLAIRE SUR BASE DU FACTEUR DE MERITE ..... 66 5.4 CAPACITE MILLER ............. .......................... ........................... ........................... ........................... ........................... .......................... ............. 67 6 LES ETAGES DE SORTIE ............ ......................... ........................... ........................... ........................... ........................... .......................... ............... .. 71 6.1 INTRODUCTION............ ......................... ........................... ........................... .......................... ........................... ........................... ................. .... 71 6.2 LE MONTAGE COLLECTEUR COMMUN, FONCTIONNEMENT EN CLASSE A ............................. 71 6.3 FONCTIONNEMENT EN CLASSE B ............ ......................... ........................... ........................... ........................... ........................ .......... 73 6.4 FONCTIONNEMENT EN CLASSE AB. .............. ........................... .......................... .......................... ........................... .................... ...... 76 6.5 ETAGE DE SORTIE NPN ............ ......................... ........................... ........................... .......................... .......................... ...................... ......... 77 6.6 PROTECTION DE COURT-CIRCUIT............. ........................... ........................... .......................... ........................... ...................... ........ 79 6.7 ETAGES DE SORTIE CMOS EN CLASSE AB ............. .......................... ........................... ........................... .......................... ............. 79 7
7.3.2 EXEMPLES D’APPLICATION DU MONTAGE INVERSEUR ................................. ............................................ ............ 89 7.3.3 AMPLIFICATEUR LOGARITHMIQUE ......................... ....................................... ........................... ........................... ................ 91 7.3.4 MONTAGE NON-INVERSEUR .......................... ....................................... .......................... ........................... ...................... ........ 91 7.3.5 MONTAGES A AMPLIFICATEURS INTEGRES : NOTIONS SUR LES CAPACITES COMMUTEES ..... ..... 92 7.4 IMPERFECTIONS DES AMPLIFICATEURS OPÉRATIONNELS ............ ......................... .......................... ........................ ........... 95 7.4.1 TENSION DE DÉCALAGE (OFFSET VOLTAGE) ............ ......................... ........................... ........................... ................. .... 95 7.4.2 COURANT D’ENTRÉE ............. .......................... .......................... .......................... ........................... ........................... ................. .... 96 7.4.3 DÉCALAGE DES COURANTS D’ENTRÉE .......................... ....................................... .......................... ........................ ........... 96 7.4.4 TAUX DE RÉJECTION DU MODE COMMUN (CMRR) ............................................... 96 7.4.5 DYNAMIQUE DE SORTIE ............ ......................... .......................... ........................... ........................... .......................... ............... .. 96 7.4.6 DYNAMIQUE D’ENTRÉE ............ ......................... .......................... ........................... ........................... .......................... ............... .. 96 7.4.7 RÉPONSE EN FRÉQUENCE ............ ......................... ........................... ........................... .......................... .......................... ............. 97 7.4.8 SLEW RATE............. .......................... ........................... ........................... ........................... ........................... .......................... ............... .. 99 7.5 AMPLIFICATEUR ELEMENTAIRE A DEUX ETAGES TECHNOLOGIE MOS, OU AMPLIFICATEUR « MILLER » 100
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
3
6.8 SOURCES COMMUNS EN SORTIE, AVEC RÉACTION ......................... ....................................... ........................... ................. .... 80 ......................... ........................... ........................... ........................... ........................ .......... 82 LES AMPLIFICATEURS OPÉRATIONNELS ............ 7.1 INTRODUCTION............ ......................... ........................... ........................... .......................... ........................... ........................... ................. .... 82 7.2 PROPRIÉTÉS GÉNÉRALES DE LA RÉACTION ......................... ....................................... ........................... .......................... ............. 83 7.2.1 INTRODUCTION ............ ......................... .......................... ........................... ........................... .......................... ........................ ........... 83 7.2.2 STABILISATION DU GAIN .......................... ........................................ ........................... .......................... .......................... ............. 84 7.2.3 AU NIVEAU DE LA DISTORSION : ................. .............................. ........................... ........................... .......................... ............. 85 7.2.4 STABILISATION DU DISPOSITIF EN FONCTION DE LA TEMPERATURE ET DES TENSIONS D’ALIMENTATION :............................ .......................................... ........................... .......................... ........................... ........................... ................. .... 85 7.2.5 DERIVE DU POINT DE FONCTIONNEMENT, BRUIT EN ENTREE DE L’AMPLIFICATEUR : ........ 85 7.2.6 ELARGISSEMENT DE LA BANDE PASSANTE. ................................... ................................................ ........................ ........... 87 7.3 MONTAGES DE BASE À PARTIR D ’AMPLIFICATEURS IDÉAUX ............................. ......................................... ................. .... 88 7.3.1 MONTAGES INVERSEUR ............ ......................... .......................... ........................... ........................... .......................... ............... .. 88
7.5.1 GAIN EN TENSION ............ ......................... ........................... ........................... .......................... .......................... ..................... ........ 100 7.5.2 DYNAMIQUE DE SORTIE ............ ......................... .......................... ........................... ........................... .......................... ............... 101 7.5.3 TENSION DE DECALAGE ............ ......................... .......................... ........................... ........................... .......................... ............... 101 7.5.4 REJECTION DE MODE COMMUN ............. .......................... .......................... ........................... ........................... ................ ... 104 7.5.5 DYNAMIQUE D’ENTREE ............ ......................... .......................... ........................... ........................... .......................... ............... 105 7.6 AMPLIFICATEUR CASCODE REPLIE ............. ........................... ........................... .......................... ........................... ..................... ....... 105 8 LES ALIMENTATIONS STABILISEES ............. .......................... .......................... .......................... ........................... ........................... ................ ... 107 8.1 8.2 8.3 8.4
EDRESSEMENT ......................... ............ ........................... ........................... .......................... ........................... ........................... ................ ... 110 107 FRILTRAGE ......................... ............ ........................... ........................... ........................... ........................... .......................... ....................... .......... LE STABILISATEUR STABILISATEUR ............. .......................... ........................... ........................... ........................... ........................... ......................... ............ 111 CALCUL DE L’IMPEDANCE DE SORTIE DE L ’ALIMENTATION STABILISEE ............ .......................... ................... ..... 113 9 STABILITE DES AMPLIFICATEURS .............. ........................... .......................... .......................... ........................... ........................... ................ ... 118 9.1 CRITERE DE NYQUIST ............ ......................... .......................... ........................... ........................... .......................... ....................... .......... 118 9.1.1 COMPENSATION DES AMPLIFICATEURS .............. ........................... .......................... .......................... ..................... ........ 121 9.1.2 IMPACT DE LA CAPACITE DE COMPENSATION SUR LE SLEW-RATE DE L’AMPLIFICATEUR. .... 126
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
4
1 . Organisation Titre du cours : Électronique Analogique Numéro du cours : 1009-04 Période : premier quadrimestre Structure : Cours théorique : 4 UEC (unités de cours) : 4*7 = 28h Séances d'exercices : 1 UEX (unités d’exercices) : 1*7 = 7h Séances de laboratoire : 2 UTR (unités de travaux pratiques) : 2*24,5 2*2 4,5 = 49h (dédoublées = 98h) Objectifs : Suite logique du cours d'électronique Physique, ce cours propose une étude systématique des blocs analogiques de base : amplificateurs différentiels, miroirs de courant, étages de sortie, en technologie CMOS et bipolaire. Les blocs de base sont ensuite assemblés pour la conception de divers types d'amplificateurs à un ou deux étages. Des notions importantes telles que la stabilité et la réponse en fréquence sont introduites. Finalement, des structures plus complexes sont étudiées, en particulier les alimentations stabilisées Enseignants : Carlos VALDERRAMA, Professeur Frédérique GOBERT, FNRS Laurent JOJCZYK, Assistant Papy NDUNGIDI, Assistant Année académique : 4eme électricité Pré requis : -
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
5
Électronique Physique [1009-02].
Contenu : 1. Introduction. 2. Modélisation des dispositifs semi-conducteurs. 3. Montages de base des transistors MOS et bipolaire. 4. Étude de quelques circuits typiques. 5. La réponse en fréquence. 6. Les étages de sortie. 7. Les amplificateurs opérationnels. 8. Les alimentations stabilisées. 9. Stabilité des amplificateurs. Supports : Diverses informations sont disponibles sur le site d'enseignement assisté par ordinateur: notes de cours (syllabus), diapositives, épreuves des années précédentes avec réponse finale (parfois avec résolution), tests en ligne (QCM) permettant aux étudiants de s'évaluer. Cours et transparents basés notamment sur le cours de circuits électroniques des Professeurs Jespers et Trullemans donné à l’UCL en 1987 . Sites Web et références transmises durant l’année.
Méthodes d'apprentissage :
Séances de cours. Le cours pose les bases théoriques, de façon rigoureuse, des outils qui seront nécessaires à la résolution des exercices. Séances de laboratoire. Elles sont dédoublées. Les séances de laboratoires sont illustrées sur des exemples, notamment le montage et la mesure des circuits à plusieurs transistors avec des composants discrets et intégrés ainsi que la modélisation et la simulation Spice dans un environnement de CAO (conception assistée par ordinateur) Cadence. Ces séances sont primordiales à plus d’un titre. Elles permettent une compréhension par la pratique des concepts nécessaires à la manipulation des composants et des appareils de mesure. Elles donnent aussi à l’étudiant l’occasion de s‘initier à la modélisation de circuits à l’aide des outils de CAO en Microélectronique (Cadence et Spice) . Au cours de ces séances, l’étudiant rédige un rapport sur les mesures effectuées et l’analyse des résultats obtenus. Un étudiant est systématiquement envoyé au tableau. Il sera un interlocuteur privilégié avec l'enseignant, lui permettant ainsi d'avancer à une vitesse adaptée à l'auditoire. Évaluation et pondération 1ere session : Poids total du cours: 95 points. Évaluation des laboratoires : pondération 15 points. Examen écrit de janvier (50% laboratoire et 50% exercices) : pondération 45 points. Examen oral théorique de janvier: pondération 35 points.
Évaluation et pondération 2eme session : Poids total du cours: sur 80 points. : Examen écrit de septembre (exercices) : pondération 45 points. Examen oral théorique de septembre: pondération 35 points.
2 . Introduction Ce cours a pour objet l’étude l’étude des techniques techniques de réalisation de circuits intégrés linéaires actifs. Pourquoi s’intéresser de l’intérieur au contenu de ces circuits intégrés ? Qu’est-ce qu’un circuit intégré ? Qu’est-ce qu’un uestions, en introduisant au passag passagee circuit linéaire ? Qu’est-ce qu’un circuit actif ? L’introduction répond à ces qquestions, la notion d’amplificateur. L’histoire des techniques qui nous intéressent est contenue entièrement dans le 20 ème siècle, si l’on en fixe l’origine à l’invention l’invention du tube triode triode par Lee de Forest en 1906. En peu de temps, temps, elle a connu connu deux bouleversements majeurs : le premier est l’arrivée du transistor en 1947, le second est la mise au point des technologies d’intégration de circuits en 1958.
Un circuit électronique est un assemblage de composants destinés à réaliser une fonction particulière, analogique ou numérique, sur des signaux électriques. Un amplificateur haute fidélité, un régulateur de tension, les éléments de base d’un téléphone mobile ou un microprocesseur sont des circuits électroniques. La notion de composant est liée à la technique d’assemblage utilisée : nous l’utiliserons ici comme synonyme de boîtier, la technique d’assemblage étant la soudure sur une carte de d e circuits i mprimés. Un circuit est réalisé par l’assemblage d’éléments passifs (résistances, capacités, inductances, transformateurs) ou
actifs (transistors). (transistors). Si le contenu des composants est élémentaire, on parle de composants discrets. La technologie actuelle permet cependant d’intégrer en un même boîtier un assemblage de transistors et d’éléments passifs, les dimensions du boîtier étant indépendantes de la complexité du système. système. Il n’a fallu que quelques
années pour passer du transistor isolé (en 1947, par Shokley, Bardeen Bardeen et Brattain. Premier transistor commercial au premier transistor aumoyenne transistor silicium ont en 1954) au premier circuit intégré (Kilby en 1958). En peugermanium de temps, en des1951, structures de complexité vu le jour : le composant est alors un circuit discret,
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
6
comme par exemple l’amplificateur opérationnel ou la boucle à verrouillage de phase, contenant quelques
dizaines de transistors dans un boîtier de taille et de d e prix comparable à celui du transistor unique. En augmentant la complexité du composant, on avance dans la complexité de l’assemblage. Des systèmes complexes sont conçus à partir de circuits intégrés, et le recours aux composants discrets est réservé à des cas particuliers (composants de précision, haute fréquence ou forte puissa nce). De plus, aujourd’hui, des systèmes entiers sont réalisés sous la forme d’un seul circuit intégré à grande échelle, comprenant plusieurs dizaines de
millions de transistors sur une pastille de silicium dont la taille varie de quelques dizaines à quelques centaines de millimètres carrés. De nombreux exemples peuvent être empruntés au domaine de l’é l’électronique lectronique grand public pour illustrer ce degré d’intégration, comme par exemple exemple le téléphone téléphone mobile. Seuls deux circuits intègrent l’entièreté des fonctions du téléphone, un circuit numérique réalise l’ensemble des fonctions relatives au
traitement du signal et au contrôle du téléphone, un circuit analogique réalise les fonctions nécessaires au traitement du signal analogique radio ou en ba bande nde vocale. Ce degré d’intégration extrêmement élevé permet d’atteindre la structure de coûts coûts nécessaires au déploiement de ces systèmes sur le marché grand public. La réalisation d’un système suppose donc l’étude des caractéristiques externes de composants complexes. Cependant cette étude ne permet ni l’exposé ni l’apprentissage des techniques fondamentales pour deux raisons :
La fonction de ces composants est complexe et donc difficile à décrire sans la connaissance préalable de leur domaine d’application. L’interface que présentent ces composants au monde extérieur est conçue de telle sorte qu’ils obéissent à un
modèle abstrait, aussi peu dépendant que possible des détails du fonctionnement au niveau électrique. L’apprentissage devrait donc passer par la voie traditionnelle, qui est de parcourir un fragment de l’histoire en se faisant la main sur des circuits à composants discrets. Quand cette technique d’assemblage était était la règle générale, il y avait peu de questions à se poser. L’intérêt pratique immédiat associé à cette démarche en faisait un choix évident. Mais ce n’est plus le cas aujourd’hui, où un autre autre choix est proposé proposé : étudier les structures de base utilisées dans la réalisation des systèmes systèmes intégrés. Cette approche permet d’aborder d’emblée une plus grande
richesse de concepts, grâce à la maturation des techniques qui a évidemment présidé à la conception des circuits les plus récents. Il est cependant évident évident que les principes exposés exposés en étudiant ces exemples s’appliquent également dans tous les cas à l ’assemblage de composants discrets. D’autre part, une démarche systématique est indispensable pour prévoir par le calcul le comportement d’un
circuit intégré, lequel est impossible à déterminer par essais et erreurs erreurs sur une ma maquette. quette. De plus, ce comportement doit être largement indépendant des valeurs des paramètres des éléments, qui ne peuvent être ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
7
triés avant le montage. Enfin, le droit à l’erreur n’est pas ttoléré, oléré, sachant que la fabricat fabrication ion d’un circuit et sa
validation peuvent coûter en temps de trois à cinq mois sur le temps total de développement du système, mais également en capital près de un million de dollars pour la fabrication des masques d’un seul circuit dans les
technologies sous le dixième de micron. La conception mais égaleme également nt la simulation des circuits intégrés est donc une école, beaucoup plus exigeante et générale que la conception de circuits à composants discrets.
1 . 1 Circuits analogiques et numériques
Les circuits intégrés peuvent être séparés en deux classes cl asses selon le type de fonction qu’ils réalisent : Dans les circuits analogiques (analog circuits), on porte l’attention sur des signaux électriques (tension, courant) dont la valeur varie de façon continue. L’information du signal est transmise par son amplitude ou sa fréque fréquence, nce, ou une combinaison des deux, et des transformations le plus souvent linéaires lui sont appliquées (ce n’est pas
toujours le cas, par exemple un mélangeur est un système dont le fonctionnement repose sur des effets non linéaires). Le monde qui nous entoure est bien entendu « analogique » et les circuits analogiques sont utilisés pour transformer (amplificateur, filtre) puis convertir le signal électrique analogique généré aux bornes d’une antenne ou par la bobine d’un micro en un signal numérique.
Dans les circuits numériques (digital circuits), les valeurs intéressantes du signal sont des valeurs discrètes. En général les signaux ne peuvent prendre que deux niveaux distincts, représentant les valeurs 0 et 1 d’un élément d’information (bit). Une information information est représentée sous forme codée par un ensemble de bits (mots). Les
circuits ne sont plus linéaires mais fonctionnent entre deux états eextrêmes. xtrêmes.
Une étude détaillée du
fonctionnement d’un tel circuit doit être menée au niveau analogique, mais la description de son comportement externe peut être faite de manière plus abstraite, en termes d’opérateurs logiques ou de fonctions logiques écrites
en langage de haut niveau (VHDL ou Verilog). Certains systèmes combinent combinent les circuits analogiques analogiques et numériques. C’est en particulier le cas des convertisseurs
analogiques numériques (Analog to Digital Converters ou ADC) et des convertisseurs numériques analogiques (Digital to Analog Converter, DAC), qui assurent l’interface entre les deux mondes mond es numérique et analogique. Nous étudierons plus en détail les circuits circuit s analogiques dans le cadre de ce cours.
1.2
oncept d’amplification d’amplification
L’étude des circuits électroniques telle qu’elle est présentée ici suppose que le lecteur maîtrise les techniques d’analyse des circuits linéaires. Il suppose de même acquise la connaissance de la physique des dispositifs semi-
conducteurs. Nous allons dans un premier premier temps préciser le concept d’amplification. Il faut comprendre par définition
« amplification de puissance ». Afin de préciser cette notion, analysons quelques exemples :
i2
i1 v1
Q
v2
Imaginons que l’on applique une source de test à l’entrée du quadripôle Q, soit v 1=vtest et que l’amplitude de la tension de sortie v2 soit supérieure à la tension d’entrée v1. Cette condition ne suffit suffit pas pour que Q soit un
dispositif amplificateur. La condition à remplir est en effet plus exige exigeante, ante, à savoir : v2 i2 > v1 i1 Par conséquent un transformateur transformateur n’est pas un amplificateur, quel que soi soitt le rapport de transformation. Une
analogie mécanique au transformateur est le levier : il accroît la force avec laquelle nous pouvons soulever une masse, mais ne fournit pas de gain en puissance.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
8
Envisageons à présent un exemple typique typique d’amplificateur, une ch chaîne aîne haute fidélité. Elle comprend un lecteur
laser décodant les valeurs binaires binaires gravées sur un CD ROM. Le signal issu du lecteur de CD est en général converti en un signal analogique de l’ordre du mV à l’entrée de l’amplificateur, sur une impédance de 68 kΩ. La puissance moyenne à l’entrée de l’amplificateur est donc de l’ordre de 10 pW. Supposons la puissance de sortie de l’ordre de 10W, il y a donc un gain en puissance de l’ordre de 10 12, ce qui vérifie bien entendu la condition d’amplification.
La thermodynamique spécifie bien entendu que ce supplément de puissance soit emprunté à une source, qui n’est pas toujours représentée explicitement dans les schémas. L’amplificateur se comporte comme une vanne, capable de moduler le débit de puissance de la sour ce vers la charge connectée en sortie. L’entrée commande la vanne, opération qui requiert ég également alement de la puissance, mais
en moindre quantité.
1 . 3 Le concept d’activité
Le concept d’amplification est lié à celui, plus général d’ d’activité. activité. Un 2n-pôles est considéré comme un circuit
actif si la somme de toutes les puissances moyennes entrantes est négative (ce qui revient à dire que le circuit fournit de la puissance vers l’extérieur, aux dépens d’une source d’alimentation d’alimentation non représentée). Dans tous les dis sipe de la puissance si la somme de toutes les puissances puiss ances entrantes autres cas, le 2n-pôles est dit passif, soit qu’il dissipe est positives (éléments résistifs), soit qu’il ne dissipe ni ne fournit de la puissance, ce qui est le cas par exemple des
filtres sans pertes (circuits à capacités ou inductances). ind uctances). Les transistors sont des éléments actifs, car ils permettent de réaliser l’opération de modulation de puissance.
Considérons le circuit suivant :
R = 1k F ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
9
= 300 VOUT
VIN
Au repos, la tension variationnelle1 vin est nulle. La tension Vin doit alors être environ 0.7V pour que le transistor soit polarisé en régime actif. Admettons que le courant de collecteur soit de 2 mA. Le courant de ba base se vaut, en considérant un transistor non saturé : IB = IC/ F = 2 mA / 3300 00 = 66.7 .7 A 1 Les
tensions et courants variationnels sont représentés par des lettres minuscules, par contre les tensions et courants grands signaux sont représentés par des lettres majuscules.
Supposons que l’on impose un signal d’entrée v in sinusoïdal d’une amplitude de 1 mV. L’impédance variationnelle de la jonction passante base-émetteur2, telle qu’elle est vue par la base, est fournie par l’expression :
rB = VT/IB= kT/q/IB = 3.9 k Le courant variationnel du collecteur vaut donc : iC = F iB = F vin/rB = 77 A Et la puissance « petits signaux » en entrée : vin2 / rB = 256 pW La puissance « petits signaux » en sortie so rtie vaut alors : R ic2 = 5.93 W Le gain en puissance se révèle supérieur à 20.000 ! La puissance variationnelle dissipée dans R est prélevée sur l’alimentation, tandis que le transistor joue le rôle de
vanne qui module le courant débité par la source. La commande du transistor-vanne est assurée par le signal alternatif d’entrée. Ce circuit présente simultanément gain en courant. Le gain en courant est connu, il vaut 300. Le gain en tension est facile à un calculer : tension et un gain en courant. Av = vout/vin = R iC / vin = 77 Bien entendu le produit des gains en tension et en courant vaut le gain en puissance. pu issance. En général, on accorde peu d’attention au gain en puissance. puissance. On caractérise l’amplificateur l’amplificateur par son gain en
tension et/ou son gain en courant. La raison eenn est simple : il est plus facile de me mesurer surer des tensions et des courants que des puissances, sauf en très hautes hautes fréquences. Dans ce cours, nous nous limiterons aux calculs des gains en tension et en courant, tout en n’oubliant pas que les montages étudiés ont généralement un gain en
puissance très élevé.
1 . 4 No tio n s fo n dame n tale tale s 1.4.1 Représentations
Un circuit est défini de façon formelle par un graphe dont les branches sont des éléments parcourus par un courant et dont les nœuds sont portés à un potentiel mesuré par rapport à un point de référence arbit raire, en général un des nœuds du circuit appelé masse (ground). Par « tension en un nœud », on désigne implicitement la différence de potentiel entre ce nœud et la masse. masse. La tension aux bornes d’une branche branche est la différence de potentiel entre les nœuds extrémités de cette branche. La somme des tensions le long de tout parcours fermé
dans le graphe est nulle (première loi de Kirchoff).
2 Cf.
modèle petits signaux d’un transistor bipolaire, dans le cours d’électronique physique.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
10
Chaque élément est défini par une relation entre la tension à ses bornes et le courant qui le traverse, relation qui ait intervenir les tensions en d’autres nœuds ou le courant dans d’autres branches si l’élément est une source f ait dépendante. Pour une résistance, cette cette relation est la loi d’oh d’ohm m :
V2
I
R
– V I = (V2 – V1) / R
V1
Les éléments utilisés sont les éléments classiques de la théo théorie rie des circuits. Diodes et transistors peuvent être représentés sous certaines conditions (« petits signaux ») par un schéma équivalent qui ne fait intervenir que de tels éléments.
En écrivant une relation par branche, et en appliquant à c haque nœud la seconde loi de Kirchoff selon laquelle la somme des courants en chaque nœud est nulle, on obtient un système d’équations dont la résolution donne les valeurs de tous les courants et tensions du circuit. Il y a B courants et N-1 tensions s’il y a N nœuds et B
branches. Le calcul revient alors à résoudre un système de B-N+1 équations liant des courants de branche branche indépendants.
Bien que formellement complète, cette méthode est en général inadéquate parce que l’analyse complète ne
devient applicable que sur de très petits circuits. Pour un circuit complexe, il faut recourir au calcul calcul numérique, lequel offre la réponse à des questions du type : quel est le gain de cet amplificateur ? mais pas à des questions comme : pourquoi le gain est-il petit ? ou : comment l’augmenter ? ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
11
Répondre à ces questions suppose une approche plus globale, de nature stratégique (« faire les bons choix aux moments opportuns ») et non algorithmique (« application d’une suite de règles dans un ordre non ambigu conduisant au résultat »). Même si dans un certain nombre de cas, l’analyse détaillée eest st applicable, elle conduit plus lentement au résultat qu’une méthode synthétique, qui cherche à discerner au plus tôt les variables essentielles et à les privilégier. La qualité d’une méthode se mesurera à la pertinence des résultats qu’elle fournit
(ils doivent être corrects, sans être noyés dans des détails sans importance) mais également fonction du temps nécessaire pour les obtenir, qu’il s’agisse du temps de calcul sur une m achine ou du temps de réflexion. La rapidité marque la frontière entre les problèmes solubles ou non dans des circonstances concrètes, parmi tous les problèmes théoriquement solubles.
Faire des choix judicieux suppose que l’on dispose d’une formulation d u problème facile à appréhender, ou en d’autres termes d’une représentation simple. Des expressions algébriques peuvent être simplifiées en appliquant
des règles de réécriture, comme comme la mise en évidence, évidence, ou en choisissant bien le less variables indépendantes. Une
démarche similaire peut être effectuée directement au niveau du schéma électrique, en redessinant un schéma pour obtenir un schéma équivalent plus simple. Deux schémas sont équivalents s’ils sont indiscernables à par partir tir des mesures de tensions et de courant effectuées de l’extérieur. C’est le cas pour les dipôles A2A1 et B2B1 de la
figure suivante : R2
RT
A2
V0
B2
VT
R1 A1
B1 VT = V0 R1 / (R1 + R2) RT = R1 R2 / (R1 + R2)
De même, les schémas de Thévenin et Norton de la figure suivante sont équivalents :
RT
B2
C2
VT
IT B1
YT C1
IT = VT / RT YT = 1 / R T
Quel critère appliquer pour choisir la représentation ?
a) Obtenir facilement une transformation du circuit dans lequel le dipôle est inséré. La figure suivante représente un cas où l’emploi de la représentation série (de Thévenin) est le meilleur choix.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
12
RT
VT
IT
YT
b) Représenter au mieux le dipôle par un idéal, le dipôle de Thévenin représente une source de tension (la tension aux bornes est à peu près constante quel que soit le circuit dans lequel on insère le dipôle, l’idéal est qu’elle soit effectivement constante, soit RT = 0), le dipôle de Norton représente une source de résistance série ou l’admittance l’admittance parallèle fixent les les courant (idéale si YT = 0). Dans les deux cas, la résistance limites réalistes de l’idéalisation : la valeur de la tension ne restera constante que si la résistance (admittance) du circuit connecté est grande (petite) vis-à-vis de RT (YT). Ces éléments sont perçus comme des perturbations. Les omettre dans le schéma ne fausse pas, en général, les raisonnements qualitatifs. Les dipôles A2A1, B2B1, C2C1 de la figure suivante sont équivalents, ils sont obtenus par application de transformations successives : C2 R2
R2
V0
A2 R11
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
13
RT
V0
B2
VT
R1
R12 A1
B1
C1
R1 = R11 R12 / (R11 + R12) VT = V0 R1 / (R1 + R2) RT = R1 R2 / (R1 + R2)
Les éléments du dipôle de Thévenin peuvent être mesurés directement sur le circuit de départ en appliquant les conditions de mesure adéquates, c'est-à-dire en mettant le circuit dans des conditions telles que les valeurs à déterminer soient données par des équations simples. Dans le ca cass précédent, la tension VT est mesurée entre C2 et C1 si l’on ne connecte aucun élément extérieur, ou si le courant sortant du circuit I ext est nul. Cette tension est appelée tension à circuit ouvert. On vérifie que l’on mesure VT entre A2 et A1 à circuit ouvert.
Deux remarques :
-
-
On pourrait suggérer de mettre le dipôle en court-circuit pour mesurer RT, mais il ne faut pas oublier les spécifications limites d’utilisation des composants réels : la mesure est impossible si le courant maximum admissible est inférieur au courant de court- circuit. D’autre part, part, il n’est pas toujours facile d’appliquer les conditions aux limites. En hautes fréquences, par exemple, les capacités parasites empêche empêchent nt la réalisation d’un circuit ouvert, et les inductances parasites empêchent la réalisation de courts -circuits. Ces notions de circuits ouverts et courts-circuits sont donc relatives. En présence de signaux sinusoïdaux, une capacité pourra être considérée comme un court- circuit si l’impédance qu’elle présente est négligeable devant les autres impédances mises en parallèle. De même, un circuit contenant une inductance série sera considéré comme ouvert si son impédance est grande par rapport à l’impédance série. Il est donc aisé d’ouvrir un circuit dont l’impédance est faible ou de court-circuiter une remarque est également valable lorsque l’impédance l’impédance impédance élevée à la fréquence de travail. Cette remarque en question est l’impédance interne d’un dipôle équivalent de Thévenin ou de Norton. Le style des dessins de schémas n’est pas sans importance. La situation est la même qu’en algèbre, algèbre, où l’on peut rendre l’écriture d’une expression plus ou moins claire par mise en évidence, emploi de parenthèses, etc… Il est utile de redessiner un schéma au fur et à mesure que l’analyse progresse. Le but
est en général de faire apparaître des motifs connus, comme on le ferait pour un carré parfait dans une expression algébrique ou pour le diviseur potentiométrique dans le schéma suivant : X RA
RB
RB RC
RD
VI
X
RD RA
VI Y
RC Y
Les deux dipôles XY y sont identiques, seul le dessin diffère. diffère. Mais le dessin adopté à droi droite te permet de constater au premier coup d’œil que les prémisses des deux règles suivantes sont vérifiées, et donc d’appliquer d’emblée les
transformations correspondantes :
Règle 1 : Une résistance apparaît en parallèle sur une source de tension. Elle peut être supprimée du schéma. Elle
Règle 2 : Un diviseur potentiométrique apparaît entre deux nœuds.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
14
Il Il peut être remplacé par
un équivalent Thévenin.
1.4.2 Approximation
La précision souhaitable lors d’un calcul numérique est limitée par les propriétés réelles des éléments. Il ne faut
oublierd’une ni la précision dessignificatifs mesures, nin’a les aucun dispersions caractéristiques caractéri stiques éléments. la valeur résistancepossible avec 7 pour chiffres sens sidesl’on est pas prêt des à payer le prixExprimer d’une telle mesure (problème analogue a celui de déterminer la distance entre deux objets situés à Bruxelles et à Mons à 10 cm près). Les résistances sont disponibles dans une gamme discrète de valeurs distribuées selon une éc échelle helle logarithmique (voir annexe 1, série de Renard). Elles sont fabriquées avec une dispersion sur les valeurs plus grande que celle qui affecte le poids du pain. Qui exige un pain de 725.8 grammes ?
Dans une arithmétique exprimée avec deux chiffres significatifs, l’addition des nombre s 1200 et 4 donne 1200.
Nous mettrons cette remarque à profit même lorsque ces valeurs sont représentées par des symboles, ou encore lors des transformations de schémas, en appliquant des règles comme
Règle : Les résistances R et r sont en série et R représente tou toujours jours une valeur beaucoup plus grande que r. r r
peut être supprimé du schéma.
En d’autres termes, nous appliquerons dans les schémas et dans les expressions algébriques des simplifications
basées sur la connaissance a priori des valeurs typiques de certains éléments. Ces transformations seront appliquées au fur et à mesure de l’analyse, et et pas uniquement dans le résultat final. Les résultats obtenus ne seront donc pas rigoureux au sens strict de l’algèbre, mais néanmoins parfaitement adéqua ts dans le contexte qui
nous occupe. De plus, cette façon de faire favorise évidemment les termes dominants des équations, qui sont fondamentaux pour la compréhension qualitative du fonctionnement des circuits. ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
15
1.4.3 Modèles
Le but de l’analyse n’est pas de d onner une information complète sur toutes les variables du circuit. De manière analogue, la connaissance détaillée des contraintes dans chaque poutre d’un pont n’est pas nécessaire pour calculer
la charge sur les piliers. A chaque point de vue correspond un modèle adapté, c'est-à-dire une représentation idéalisée de la réalité qui laisse délibérément dans l’ombre certains aspects jugés sans importance dans un contexte
donné. Le même objet sera donc représenté par plusieurs modèles différents suivant les circonstances.
Un modèle doit être cohérent, c'est-à-dire qu’il ne peut y avoir de contradictions à l’intérieur d’un même modèle, même si elles peuvent exister entre différents modèles du même objet. Il doit être vérifiable vérifiable,, c'est-à-dire ne pas comporter de variables internes inaccessibles à une mesure depuis l’extérieur. Il doit enfin être aimable, d’être est en en effet de garder l’attention l’attention sur l’essentiel. Les c'est-à-dire formalisé en termes simples. Sa raison d’être
paragraphes suivants résument les modèles que nous utiliserons pour la diode, le transistor bipolaire et le transistor MOS
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
16
2 Modélisation des dispositifs semi-conducteurs 2 . 1 La dio de
La relation statique entre le courant I D et la tension à ses bornes V D est donnée par :
ID = IS [exp(VD/nVT) – 1] 1]
Avec les symboles suivants :
VT = kT/q = 26 mV à température ambiante (25C) IS, courant de saturation de la jonction, 0.1 fA < I S < 1 nA n est compris entre 1 et 2, égal à 1 si on néglige la recombinaison dans la zone de transition
2.1.1 Modèle grands signaux :
Diode bloquée : ID = 0, V D déterminée par le circuit où est insérée la diode. Diode passante : V D = 0.7V, ID déterminé par le circuit où est insérée la diode.
2.1.2 Dépendance en température :
Implicite dans l’expression de IS et explicite dans le terme V T. Modèle équivalent pour illustrer llaa dépendance en ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
17
température :
+
2 mV/°C T0
Température T
2.1.3 Diode en petits signaux :
Température T
L’élaboration du modèle petits signaux peut s’interpréter comme un développement en série de Taylor, limité au terme linéaire, autour d’une valeur de régime :
iD = ID0 (VD0) + yD vD + distorsion (termes d’ordre > 1)
où yD = ∂ID / ∂VD calculé en VD = VD0 Dans l’expression précédente, yD a la dimension d’une admittance, est appelée l’admittance variationnelle de la
diode. iD et vD sont des petits signaux, c'est-à-dire des signaux tels que le terme de distorsion résultant du développement plus complet en série de Taylor soit so it négligeable.
Les lettres minuscules représentent des petits signaux ou signaux variationnels (AC currents).
Il est important de bien faire la différence entre le rapport iD/vD (pente de la tangente au point I D0, VD0) et le rapport ID0 / VD0, pente de la droite joignant le point à l’origine, ce dernier rapport ne représentant aucune grandeur intéressante en général. I iD/vD ID0
ID0 / VD0 VD0
V
La valeur obtenue pour yD est égale à :
yD = ID / VT
2.1.4 Modèle dynamique
Les modèles précédents ne possèdent aucune dépendance temporelle. Il est nécessaire de les compléter dans le cas d’analyses transitoires faisant intervenir des variations variations brusques de tensions ou courants de polarisation. On associe à la diode deux capacités, l’une appelée capacité de diffusion C D, correspondant au transfert des porteurs minoritaires dans les zones quasi-neutres de la diode, l’autre dite capacité de transition CT, correspondant aux déplacements des charges dans les zones de déplétion.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
18
Le tran sisto r bipo laire Modèle grands signaux
Le comportement du transistor bipolaire est décrit par les équations d’Ebers et Moll de transpo rt, qui permettent de calculer les courants d’émetteur et de collecteur (IE et IC, positifs lorsqu’ils entrent dans le transistor), en fonction des tensions aux bornes des jonctions d’émetteur (V BE) et de collecteur (V BC). VBE est positive si la
jonction est passante pour un transistor npn.
IE
IC
IF - I R
E
C
IF / F
IR / R
VBE B
VBC
IB
Avec les définitions suivantes pour I F et IR : ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 -
IF IS [exp(qVBE/kT)-1] et IR IS [exp(qVBC/kT)-1]
Le transistor fonctionne en régime actif lorsque la jonction joncti on émetteur base est passante et la jonction collecteur base est bloquée. Le schéma se réduit alors à :
9 0 0 1
19
B
C
IF / F
IF =I S[exp(qV BE /kT)-1] E
L’examen de ce schéma permet d’exprimer de façon très simple le comportement du transistor en mode actif : :
VBE = 0.7 Volts IC = F IB
2.1.5 Ecarts par rapport au modèle idéal
Le schéma équivalent du modèle d’Ebers et Moll ne tient pas en co compte mpte les variations du courant de collecteur en
fonction de VCE ou VCB lorsque le transistor est en régime actif. Cette variation du coura courant, nt, appelée effet Early provient de la variation de la zone de déplétion entre le collecteur et la base, modifiant le profil des porteurs minoritaires dans la base. On le modélise avec une impéda impédance nce de valeur VA/IC placée en parallèle avec la source de courant commandée IF (où VA3 est appelée la tension d’Early).
gamme de courant. Pour les courants IC faibles, les phénomènes Le paramètre F n’est pas constant sur toute la gamme de recombinaison dans la jonction base/émetteur entrent en jeu et réduisent la valeur de F. De même, pour des courants IC importants, la forte injection et la résistance parasite de base réduisent réduisent sa valeur. On introduit h FE une expression linéarisée de F autour d’un point de fonctionnement, pour tenir compte de cette variation dans un schéma équivalent petits signaux :
IC = F(IC) IB et hFE = (∂IC / ∂IB) en IC
2.1.6 Effe ts de la te mpé rature rature
Comme pour la diode, la température intervient dans l’expression du courant sur la valeur de V T et du courant de l’ajout de deux fuite IS, mais également sur le terme de gain en courant F. Ces effets sont pris en compte par l’ajout sources de courants externes, ajoutées autour d’un modèle indépendant de la température :
3 Certaines
références nomment la tension d’Early V EA à la place de V A.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
20
2 mV/°C +
B
IC
F
C
/ F
IF =I S[exp(qV BE /kT)-1] IF / F
E
2.1.7 Modèle petits signaux
La linéarisation du transistor bipolaire se déduit directement à partir du schéma équivalent grands signaux, en linéarisant les diodes équivalent suivant : autour de leur point de fonctionnement. En mode actif, on obtient alors le schéma
B iB vBE
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 -
VT/IB
i
FB
VA/IC
vCE
E 2.1.8 Modèle dynamique
Un autre modèle à commande par la charge doit être utilisé lorsque le transistor est soumis à des variations brusques de son point de fonctionnement. fonctionnement. Ce modèle tient compte des phé phénomènes nomènes capacitifs liés aux stockages de charges dans la base, l’émetteur et le collecteur (capacités de diffusion) et dans les zones de déplétion (capacités de transitions), et sera analysé plus en détail dans la suite de ce cours.
2 . 2 Le tran sisto r MO S
9 0 0 1
21
iC C
Le transistor MOS est un dispositif à quatre entrées (Source, Grille, Drain et Substrat), dont deux sont assimilées à des circuits ouverts (Grille et Substrat). Dans beaucoup d’applications, le substrat est connecté à la source, et le
dispositif peut être lors assimilé à une résistance entre la source et le drain, dont la valeur dépend de manière non linéaire de la tension appliquée à sa grille V G.
2.2.1 Modèle grands signaux
L’expression du courant de drain I D circulant entre la source et le drain peut se déduire à partir du diagramme de Jespers pour l’ensemble des modes de fonctionnement du transistor :
PMOS (Canal P)
VG
VD
VS
VG
VS VB V*T0
Régime saturé :
ID VG
VD
NMOS (Canal N)
VD
V*T0
Régime non-saturé (ou linéaire) :
VB
VS VB
VD
VG
VG
VG Régime non-saturé (ou linéaire) :
Régime saturé :
ID VB
V*T0
VS
VB VS
V*T0 VD
VB VS
VD
A partir du diagramme précédent, le courant de drain s’obtient en multipliant la surface représentée sur le
diagramme de Jespers :
ID = µ Cox W x (Aire représentant la charge de canal) L
2.2.2 Ecarts par rapport au modèle idéal
Comme dans le cas du transistor bipolaire, le modèle précédent ne représente pas la variation observée pour le courant de drain lorsque la tension entre la source et le drain varie. Cette variation est due à la modulation de la
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
22
longueur de canal près de la zone de pincement, et peut être modélisée comme dans le cas du transistor bipolaire par une résistance r0 dont la valeur vaut r 0 = VA/ID (où VA est appelée la tension d’Early4).
2.2.3 Modèle petits signaux
Le schéma équivalent petits signaux du transistor s’établit comme suit :
G
iD
D
gm vgb
gmb vsb
r0
vgb
vdb S vsb B
Le même diagramme peut être utilisé pour calculer l’ensemble des paramètres petits signaux du transistor MOS.
Par exemple le paramètre gm se calcule comme suit en mode mo de saturé :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
23
2.2.4 Modèle dynamique
Comme on l’a fait dans le cas du transistor bipolaire, les modèles précédents doivent être complétés pour tenir
compte des phénomènes de stockage de charge lorsque le transistor est soumis à des variations brusques des tensions et courants à ses bornes. On introduit des capacités entre la grille, la source (CGS) et le drain (C GD) dont la variation en fonction du point de fonctionnement (en fonction de V D, VG et VS) peut être visualisée graphiquement :
4 Certaines
références nomment la tension d’Early V EA à la place de V A.
VG0
V*T0 CGS
Crec + 2/3CG
1/2CG CGD
Crec VD
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
24
3 Montages de base des transistors MOS et Bipolaire Bipolaire Pour rappel, nous reprendrons simplement sous forme tabulaire ci-dessous les principaux résultats du calcul des caractéristiques petits signaux des montages de base des transistors bipolaire et MOS (avec aapproximations). pproximations). Ce format met en évidence les similitudes de fonctionnement de ces deux types de transistor. Pour le transistor bipolaire
:
Pour le transistor MOS :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
25
Dans le tableau ci-dessus, r0 représente l’impédance de sortie du transistor, les autres résistances sont celles placées aux différents accès du transistor (R C, R B, R E : résistances placées respectivement au collecteur, à la base et à l’émetteur, l’émetteur, RS et R D é étant tant les résistances placé placées es à la source eett au drain du tran transistor sistor MOS). représente le paramètre d’effet de substrat du transistor MOS, les autres termes ont été introduits précédemment. Les calculs des impédances de sortie ne tiennent pas compte de l’impédance d e charge du circuit. Les calculs des impédances d’entrée ne tiennent pas compte de l’impédance de source du circuit.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
26
4 Etude de quelques circuits typiques 4 . 1 Exemple de méthode de calcul
La figure suivante représente un montage plus général que ceux que nou s avons vu jusqu’ici. La base du transistor est attaquée par une source petits signaux d’amplitude v 1. Le collecteur et l’émetteur sont tous deux connectés à
des résistances :
RC ZC vi
~
VB0
+
ZE RE
vC vE
Ce circuit a deux sorties, selon que le signal va riationnel de sortie est mesuré au collecteur ou à l’émetteur du transistor. L’étude de ce montage illustrera comment comment étendre les résultats vus dans dans le cas des montages montages
élémentaires base commune, collecteur commun ou émetteur commun. Le raisonnement se base sur la comparaison des impédances R E et RC avec respectivement ZE et ZC vues à l’émetteur et au collecteur en « regardant » chaque fois vers le transistor. A l’émetteur, ZE est égal à VT/IC tant que la charge au collecteur RC est petite devant VA/IC (voir tableau au paragraphe précédent, impédance d’entrée en base commune). Cette condition est souvent remplie dans le cas d’une résistance pure, comme nous le
verrons dans ce qui suit. Au collecteur, ZC vaut au minimum VA/IC, lorsque RE est inférieure à VT/IC, et tend vers FVA/IC, lorsque RE est supérieure à V T/IB. ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 -
Supposons les valeurs suivantes : IC = 1 mA VA = 30 V = hFE = 100
F
RC = 1 kΩ RE = 1 kΩ
On obtient pour l’impédance due à l’effet Early :
9 0 0 1
27
VA/IC = 30 kΩ
L’impédance « vue » à l’émetteur en regardant vers le transistor vaut :
ZE = VT/IC = 26 Ω
Car RC est petite devant V A/IC. Quant à l’impédance vue au collecteur, elle est telle que : 30 kΩ < ZC < 3 MΩ car : 26 Ω < RE < 2.6 kΩ
On constate dès lors que la résistance R E est nettement plus grande que Z E, et que par contre R C est beaucoup transistor est « quasi ouvert » et le collecteur est en « quasi plus petit que Z C. En d’autres mots, l’émetteur du transistor court-circuit ». Cette constatation nous amène à la conclusion que le montage ressemb ressemble le bien davantage à un collecteur commun qu’à un émetteur émetteur commun. On peut dès lors lui appliquer appliquer les propriétés fondamentales du montage collecteur commun, ou « émetteur suiveur », c'est-à- dire que l’émetteur du transistor est assujetti à
suivre le signal variationnel appliqué à sa base : AE = Av|émetteur commun = vE/vB = 1 Le gain en tension A C au collecteur est obtenu à présent sans difficulté s, puisque l’on peut admettre que le courant iC du transistor est pratiquement égal à i E, à 1/ F près. Dès llors ors : vC/vE = - RCiC/REiE = -RC/RE
Et par conséquent: AC = vC/vB = -RC/RE
C Dans le casdeconsidéré, vaut -1. : Ce gain est nettement inférieur au gain que l’on aurait obtenu si R E avait été nulle (cas l’émetteurAcommun)
AC = - RCIC/VT = -38.
Cette importante réduction du gain est entièrement à imputer à la présence de R E qui introduit une boucle de réaction négative autour de RE (toute modification de la tension vE par rapport à la tension v i est contrebalancée par un courant important généré dans le transistor, égal à F x i B = F x ((vi-vE)/(VT/IB)) = gmtransistor x (v i – – v vE)). Cet exemple illustre l’influence considérable de la résistance dans l’émetteur sur le gain au collecteur. collecteur. Il ne faut pas cependant en conclure que ce montage est dénué d’intérêt. Au contraire, ce montage se présente
fréquemment et est justifié par des considérations liées à la stabilité de son point de fonctionnement, que nous aborderons plus en détail au chapitre suivant. La résistance RE est donc bénéfique et la solution la plus simple pour conserver malgré tout un gain suffisant pour ce montage consiste à annuler son effet pour les petits signaux, c'est-à-dire à lui connecter en parallèle une grosse capacité, qui apparaîtra comme un court-circuit pour les petits signaux. Nous aurons l’occasion de revenir sur ces considérations au chapitre chapitre suivant.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
28
4 . 2 Amplificateur élémentaire
La figure suivante représente un émetteur commun alimentant une charge utile R L à travers un montage émetteur suiveur :
ECC= 15V
R1
47 kΩ
T2 IB2
IC1 vi
~
VB0
+
T1
RL
1 kΩ
vO
On suppose que le courant continu circulant dans R 1, somme du courant collecteur I C1 et du courant de base I B2 est tel que la chute de tension VCE aux bornes de T 1 vaut 8V (nous analyserons comment réaliser ceci au chapitre suivant). Déterminons d’abord d’abord les courants des transistors transistors T1 et T2 : La connaissance de la chute de tension V CE aux bornes du transistor T 1 permet de déterminer la tension d’émetteur de T2, soit à peu près 7,3V, en assimilant la chute de tension aux bornes de la jonction d’émetteur de T2 à 0,7V. Le courant d’émetteur, et donc aussi le courant de collecteur de T2 est alors égal à 7,3 mA.
Le courant dans la résistance R1 se divise en deux, respectivement I B2 dans T2 ( dans T1. On en déduit la valeur de IC1 : ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
29
F1
=
F2
= 100) et IC1
Ce qui permet de déterminer le courant de base de T 1 : IB1 = 0,076/100 mA = 0.76 µA
Pour le calcul du gain en tension de ce montage, montage, plusieurs voies sont possibles. On peut déterminer par exemple la résistance vue à partir du collecteur de T 1, en considérant la mise en parallèle de R1 et de l’impédance d’entrée du collecteur commun. Pour ce dernier, on a :
La charge au collecteur de T1, RL’, vaut alors : RL’
= R1 // Zin,cc = (47 // 100) kΩ = 32 kΩ
Nous pouvons maintenant déterminer le gain entre le collecteur et la base de T 1 : AV1 = - RL’ IC1/VT = - 32 x 0,076/0.026 = -94
Le gain AV2 de l’émetteur suiveur étant égal à 1, nous obtenons le gain global A V soit -94.
Cet exemple illustre clairement l’apport de l’émetteur suiveur au gain global. Si en effet le transistor T1 alimentait directement RL, via une capacité par exemple, de manière à ne pas changer le point de fonctionnement 1 de , leparallèle gain AV aurait plus faible la charge par le : collecteur de T 1 serait égale à 47 kΩ avec 1 été kΩ nettement (RL), soit environ 980puisque Ω, le gain aurait vue été alors (R1T) en
AV = - (R1 // RL) IC1/VT = - 0,98 x 0,076/0,026 = -2,86
En fait le collecteur de T1 serait littéralement court-circuité « à la masse » par RL et le gain négligeable. Le mérite de l’émetteur suiveur, dont le gain en tension vaut un, est de permettre d’atteindre une valeur d’impédance très élevée, et ce faisant, d’obtenir une valeur de gain A V1 élevée. On peut donc considérer à juste titre que l’étage l’étage
émetteur suiveur contribue largement au gain en tension global du montage.
4 . 3 Montage à gain très élevé
La figure suivante représente un montage émetteur commun dont la charge est une source de courant :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
30
15V R1 T2
v1
5V v2
T1 0V
La source de courant est réalisée à l’aide d’un montage base commune (le collecteur de T1 voit l’impédance de sortie d’une base commune). Le transistor de charge est un PNP de façon à assurer la compat compatibilité ibilité entre les deux transistors (courant circulant depuis l’alimentation 15V vers la masse en « suivant les flèches »).
Pour simplifier, nous allons poser les deux tensions de Early égales à 30V, et le courant I C égal à 100 µA. Nous poserons les gains en courant FPNP=50 et FNPN=100.
Il convient de calculer d’abord les impédances vues par les coll ecteurs.
Pour T1, montage en émetteur commun, elle vaut : ZO = VA/IC = 300 kΩ
Pour T2, montage en base commune, nous allons d’abord calculer la valeur de R 1, connaissant la tension à ses bornes (9.3V) et le courant qui la traverse. On obtient 93 kΩ, qui est bien supérieur à F V T/IC (13 kΩ). Il en ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 -
résulte une approximation satisfaisante de l’impédance de sortie donnée par : ZO = F VA/IC = 15 MΩ
Le collecteur de l’étage émetteur commun voit donc une source de courant quasi idéale et son gain est dét erminé uniquement par l’impédance interne du NPN. Nous trouvons donc :
AV = - VA/VT = -1150
Ce résultat est indépendant au premier ordre du courant I C. Tout accroissement ou réduction de IC modifie en effet les deux impédances calculées plus haut, sans toutefois en modifier leur rapport, et les conclusions précédentes restent valables.
9 0 0 1
31
4 . 4 Montage Cascode
Le montage de la figure suivante est désigné sous le nom de cascode, à cause de la mise en cascade de deux transistors :
15V R1 v2 T2 v1
5V
T1 0V
On peut considérer ce montage comme un émetteur commun (T 1) dont le collecteur voit l’entrée d’un transistor base commune (T2). La charge charge que voit le collecteur T1 est dès lors très petite, pratiquement égale à V T/IC. En d’autres termes, T1 travaille presque à sortie court-circuitée. court-circuitée. Il est intéressant de noter que son gain en tension, entre la base et le collecteur, vaut ‘ -1’ Le courant collecteur de T1 est égal à : v1 IC/VT
Ce courant pénètre dans l’émetteur de T 2 et se retrouve intégralement en sortie de T 2 pour créer la chute de tension v2 sur R1. Le gain de ce montage ne diffère guère de celui que l’on obtiendrait si T1 alimentait ce cas où se trouve trouve l’intérêt de ce circuit. La réponse directement R1. On peut évidemment se demander dans ce l’effet Miller. Elle nous apprendra que ce circuit assure correcte sera fournie plus loin dans le cadre de l’étude de l’effet un excellent découplage entre la sortie et l’entrée, ce qui est favorable du point de vue de la réponse en
fréquence. Notons que l’impédance du montage, vue en regardant dans le collecteur de T 2 est très élevée, de l’ordre de :
VA/IC
F
Cette propriété, combinée avec l’accroissement de gain que procurerait une source de courant PNP comme celle vue précédemment, est susceptible de conférer à l’ensemble un gain en tension énorme.
4 . 5 Amplific ate ate u r Tro is Etage s
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
32
Le schéma de principe de l’amplificateur à trois étages « émetteur commun » est représenté à la figure suivante :
6V RC v1
T1
T2
v2 T3
On peut effectuer le calcul du gain de la manière suivante : Courant variationnel dans T1 : iC1 = F iB1 = F (v1 IB1/VT) = v1 IC1/VT
Courant variationnel dans T2 (tout le courant variationnel de T 1 rentre dans la base de T2) : iC2 = F iB2 = - F iC1
Courant variationnel dans T3 (tout le courant variationnel de T 2 rentre dans la base de T3) : iC3 = F iB3 = - F iC2 = F² iC1
Tension de collecteur du transistor T3 : v2 = - RC iC3
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
33
On en déduit le gain en tension entrée-sortie : Av = - F² RC IC1/VT
On obtient très rapidement un gain très élevé . A titre d’exemple, si IC1 vaut 1.6 mA, F vaut 100 et R C vaut 1 kΩ, on calcule un gain de -615000, soit environ 116 dB ! Il n’est cependant pas intéressant de « gonfler » indéfiniment le gain, car au-delà d’une certaine valeur, les effets de bruits induits par l’agitation thermique par exemple ne sont plus négligeables. négligeables. Lorsque le signal à l’ l’entrée entrée est de l’ordre de grandeur du bruit généré par l’amplificateur ramené à l’entrée, il n’est plus intéressant d’augmenter le gain.
dans la figure précédentes peuvent réaliséesTà l’aide de Dans la pratique, les sour résistances. Le calcul duces gaindesecourant modifiereprésentées alors quelq quelque ue peu, le courant de collecteur desêtre transistors 1 et T2 se partage alors entre la base du transistor suivant e t la résistance de collecteur, qui n’est plus infinie.
Nous terminerons ce paragraphe avec quelques considérations sur les points de fonctionnement des transistors. Commençons par T3 dont la tension V CE est égale à 3V, c'est-à-dire la moitié de E CC. Ce choix est justifié pa parr le fait que la tension de sortie supposée sinusoïdale peut atteindre 6 Volts de crête à crête (Vpp), en négligeant que l’on appelle la dynamique de sortie. Le choix choix de IC3 et de RC a été dicté par les deux VCEsat. C’est ce que considérations suivantes :
1) Rendre la dynamique de sortie maximum 2) Abaisser l’impédance de sortie sous 1 kΩ Considérons à présent les transistors T 1 et T 2 dont les tensions V CE sont égales à VBE passant, soit environ 0.7V. Ceci est suffisant pour assurer un fonctionnement en zone active, mais limite automatiquement la dynamique de handicap, car le collecteur le plus « exposé », soit celui de T2, ne sortie de T1 et T2. Ceci n’est en réalité pas un handicap, voit jamais un signal supérieur au signal de sortie maximal divisé par le gain du dernier étage, soit : Vpp, divisé par RcIC3/VT = 1000 x 3 x 10-3/(26 x 10-3) = 52 mVpp
qu’il n’ycomporte a aucune difficulté un trois gain Une élevé conclusion intéressante étude : ondesconstate très élev é avec peu d’étages. d’étages.se dégage De fait,delacette quasi-totalité amplificateurs en généralà obtenir moins de étages, mais le nombre de transistors qu’ils contiennent est sensiblement plus élevé, un amplificateur
conventionnel contiendra 50 voire 100 transistors. La raison de cette complexité apparaîtra dans les chapitres suivants. L’amplificateur élémentaire analysé analysé ici se révèle être en effet un très mauvais aamplificateur mplificateur du point de
vue de la dérive thermique ainsi que du point de vue de la réponse en fréquence. fréquence. Le gain en tension ne représente en fait qu’une seule des nombreuses spécifications posées par le concepteur de circuit, nous aurons l’occasion d’y
revenir dans les chapitres suivants.
4 . 6 Le Darlington
La figure suivante un montage utilisé fréquemment en technologie bipolaire ou BiCMOS obtenir des transistors à gain illustre en courant et impédance d’entrée élevés (super -transistors). Notons quepour ce montage ne présente pas d’intérêt en MOS, puisque le gain en courant et l’impédance d’entrée sont tous deux infinis :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
34
C
B
T1
T2
I0 E Globalement, il est possible de considérer ce montage comme un « super transistor », dont les performances sont supérieures à celle d’un simple transistor. Calculons l’impédance d’entrée et le gain en courant de ce montage :
Gain en courant : iC1 = F iB1, iC1 = iB2, iC2 = F iB2 iC2 = F² iB1
Impédance d’entrée (en négligeant l’impédance de sortie VA/IC1) :
Zin = VT/IB1 + ( F + 1) V T/IB2 Zin 2 F Zin simple transistor T2 ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
35
On retrouve bien les propriétés de super-transistor, tant au niveau de l’impédance d’entrée que du gain en courant du montage. La sourc sourcee de courant I0 est souvent rajoutée, sous la forme d’une résistance, afin d’éviter que le transistor T1 ne soit polarisé par de trop faibles courants, ce qui réduirait la valeur du F (voir électronique physique, faible injection et recombinaison dans la jonction BE).
4 . 7 Amplificateur différentiel
Le circuit suivant est connu sous le nom d’amplificateur différentiel :
RC
RC vo
VI1 = V0 + vi/2
T1
a
T2
VI2 = V0 - vi/2
2IC La paire différentielle est probablement l’assemblage de deux transistors le plus utilisé dans les circuits analogiques intégrés. Son but le plus classique est d’amplifier la différence de tension entre deux signaux. Elle peut être réalisée à l’aide de transistors bipolaires ou de transistors M MOS. OS. Elle présente deux propriétés
particulièrement intéressantes : d e couplage. - Il est possible de « cascader » des étages différentiels, sans capacités de -
Ce montage est sensible uniquement, au premier ordre, à la différence des tensions d’en trée. Il possède
des propriétés intéressantes de réjection de mode commun sur ses entrées. Outre son utilisation dans les étages d’amplification, ce même montage peut être également utilisé dans des
circuits non-linéaires, en tant que multiplieur dans un circuit mélangeur (modulation et démodulation de signaux RF).
4.7.1 Caractéristique DC
Le calcul en grands signaux de ce montage est intéressant, car il permet de comprendre les limites de fonctionnement du montage. On peut écrire la relation suivante : – V VI1 – – V VBE1 + VBE2 – VI2 = 0
Si les transistors travaillent en mode actif, on peut écrire :
En supposant que les transistors transistors sont identiques, les courants de saturation sont identiques également. On obtient alors :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
36
Si VID est la différence des tensions d’entrée. Sachant que :
On obtient les expressions suivantes pour les courants de collecteur :
– R La tension de sortie qui vaut R C IC1 – RC IC2 vaut alors :
La figure suivante montre les courants dans chaque branche et la tension différentielle grand signaux en sortie. On observe les zones de comportement suivantes en fonction de V ID : Pour |VID| > 3 VT, un des transistors est coupé, le courant 2I C circule alors entièrement dans une des branches de l’amplificateur différentiel. différentiel. - Pour |VID| < VT, le montage se comporte de manière linéaire. -
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
37
IC2
Zone linéraire
IC1
V
ID
VODC
Zone linéraire
V
ID
Il est possible d’étendre la zone linéaire de l’amplificateur en ajoutant deux résistances de « dégénération » d’émetteur (voir figure suivante), placées entre chaque émetteur et la source de courant 2I C, dont le rôle est de reprendre une partie de la tension différentielle différentielle appliquée à l’entrée de l’étage. L’étage différentiel est alors dit
« dégén dégénéré éré ». Le prix à paye payerr est une réduct réduction ion de la transco transconductan nductance ce ( IOUT/ VIN= iOUT/vIN) et du gain en tension ten sion « pet petits its sig signau nauxx » ( VOUT/ VIN = vOUT/vIN) dans la zone linéaire, donnée par la pente des droites sur les figures suivantes (RE=50 Ohms, 2IC=2mA).
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
38
IC1
IC2
RE = 0
RE = 50
V
ID
VODC
RE = 50 V
ID
RE = 0
Le comportement de l’étage différentiel MOS est similaire à celui de l’étage bipolaire que nous venons d’ analyser. ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
39
La figure suivante représente un étage différentiel MOS :
RC
RC vo
VI1 = V0 + vi/2
T1
T2 a 2IC
VI2 = V0 - vi/2
Il est également possible de déduire analytiquement le comportement de la tension différentielle de sortie en fonction de la tension différentielle d’entrée, de manière similaire à l’analyse de la paire différentielle bipolaire, en écrivant et développant l’expression : – V VI1 – – V VGS1 + VGS2 – VI2 = 0
Contrairement à ce que nous avons observé dans le cas du bipolaire, il est possible dans le cas du MOS d’élargir la plage de fonctionnement linéaire sans ajouter de résistances d’émetteur, simplement en augmentant la valeur de
la tension VGS, ou plus exactement la valeur de la « surtension de grille » (« overvoltage ») V OV définie par la différence VGS-VT des transistors (dans le cas bipolaire, la tension équivalente VBE est systématiquement de l’ordre de 0.7 Volts). L’élargissement de cette plage linéaire se fait, comme dans le cas du montage bipolaire « dégénéré », au prix d’une réduction des transconductances et gains en tension petits signaux.
On retrouve ici une propriété très importante des étages différentiels MOS : l’usage de surtensions VOV très faibles pour l’obtention de gains importants justifie la polarisation fréquente de l’étage différentiel dans des m odes proches de la faible inversion.
4.7.2 Gain petits signaux
On peut rapidement calculer les caractéristiques de ce montage en observant la symétrie qu’il présente. Parce que
le circuit est parfaitement symétrique et que les entrées sont alimentées par des tensions égales et opposées, la tension au point ‘a’ ne bouge pas 5. Le potentiel du point ‘a’ n’est donc pas affecté par l’application de tensions
différentielles sur les bases des transistors T 1 et T2.
On peut dès lors analyser le demi-montage suivant :
Sur le demi-schéma précédent, le point ‘a’ est maintenu à un potentiel constant, il est donc correct de considérer que la tension « petits signaux » vi/2 est appliquée sur la jonction base-émetteur du transistor T 1. Cette tension crée un courant variationnel égal à : ic = vi/2 x IC/VT
5 Une
autre manière de voir est de considérer T 1 et T2 comme des suiveurs de tension, entre leur base et leur émetteur. Lorsque d’un côté la différence de tension augmente, de l’autre, elle diminue. Par superposition, les deux variations s’annulent et la tension au point ‘a’ ne bouge pas.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
40
Ce courant variationnel crée une chute de tension en passant dans R C : vO/2 = - RC iC
Et donc : AV = - RCIC/VT
Le gain ainsi trouvé correspond au gain d’un émetteur commun. En effet, le schéma petits signaux trouvé précédemment correspond au montage classique d’un émetteur commun.
Le raisonnement précédent suppose que la tension d’entrée du montage est purement différentielle. Une attaque en tension non différentielle impliquerait une variation de la tension au nœud ‘a’. Cette variation de tension peut modifier le comportement de l’amplificateur différentiel si la source de courant ‘2 IC’ n’est pas idéale. 4 . 8 Miro irs de c o u ran t
Le miroir de courant est un autre montage simple couramment utilisé dans les circuits intégrés, soit en tant que charge pour les étages d’amplification, où il génère des impédances de sorties plus élevées que les charges passives réalisées à l’aide de résistances, soit en tant qu’élément de polarisation, où il procure une meilleure réjection aux tensions d’alimentation et aux variations de température.
Le miroir de courant idéal est capable de recopier un courant entrant sur sa borne d’entrée et de le reproduire avec un gain ou
une atténuation donnée, sur ses bornes de sortie. En entrée, il doit présenter une impédance très faible devant la source
de courant « à copier ». En outre la tension minimale V INMIN applicable sur la borne d’entrée doit être aussi faible que possible, ceci est particulièrement important pour les applications à faible tension d’alimentation. Ses bornes de sortie doivent au contraire se comporter comme des sources de courant et présenter une impédance très ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
41
élevée auxquels elles sont quedesoit la valeur verronsaux danscircuits ce qui suit des exemples de connectées, réalisation dequelle miroirs courant MOS.DC de la tension de sortie. Nous
4.8.1 Simple Miroir de courant MOS
La figure suivante représente un miroir de courant MOS :
IIN
VIN
IOUT
T1
T2
VOUT
La tension drain-grille du transistor T 1 est nulle. Le transistor opère dès lors en région saturée qquel uel que soit le courant positif IIN. Le transistor T2 possède la même tension V GS que le transistor T1. Son courant de drain ser seraa dès lors directement proportionnel au courant de T 1, pour autant que sa tension de drain V OUT reste supérieure à VDSAT comme l’illustre le diagramme suivant : Transistor T1 :
Transistor T2 :
VG1 = VD1 = VIN
V*T0 VB=VS
VDSAT VIN
V*T0 VB=VS
VDSAT VOUT
ID2 = K ID1 av aveec K (W (W/L /L))T2/(W/L)T1
Pour toute tension de drain supérieure à V DSAT, on observe immédiatement la proportionnalité des deux courants de drain. Il est possible de modifier le rapport entre ces deux courants en jouant sur les dimensions W/L de chacun des transistors. En pratique, pour des raisons raisons d’appariement, on connecte de dess transistors équivalents en
parallèle pour réaliser les transistors T 1 et T2. Par exemple, un rapport de N/M entre les sources ID2 et I D1 est réalisé en connectant M transistors identiques en parallèle pour former T 1 et N transistors identiques en parallèle pour former T2.
Au second ordre, il faut cependant tenir compte également de la conductance finie du transistor T 2 (effet Early) : le courant ID2 ne sera égal à K I D1 que lorsque les tensions VIN et VOUT seront identiques, comme illustré sur la figure ci-dessous :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
42
IOUT K ID1
VDSAT
VIN=VDS1
VOUT=VDS2
D’autres structures de miroir de courant offrent de meilleures performances du point de vue de l’impédance de
sortie.
4.8.2 Miroir de courant cascode
La figure suivante représente un miroir de courant cascode 6 (on fait l’hypothèse que T1 et T2 ont la même taille, de même que T3 et T4) :
IOUT
IIN
VIN
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
43
T4
T2
T3
T1
VOUT
On démontre comme dans le cas du miroir de courant précédent la proportionnalité des courants I IN et IOUT. L’impédance d’entrée de ce montage (vue depuis I IN) est petite et vaut 2 x 1/g m. En effet, l’impédance équivalente de T3, dit « connecté en diode »7, se calcule directement sur le schéma équivalent petits signaux suivant :
6 Les 7 Par
substrats de NMOS sont raccordés raccordés à la tension la plus faible du circuit, c’est-à-dire c’est -à-dire la source de T 1 et T3. analogie au cas bipolaire.
D3=G3 vgb3
gmb3 vsb3 =0
gm3vgb3 S3=B3
Z3
1/gm3
r 03
Z3
On trouve directement pour le calcul de Z 3 :
L’impédance équivalente de T4 se calcule de la même manière (g m4 gmb4 !!). Pour le calcul de l’impédance de sortie, on passe par les schémas équivalents petits signaux de T 2 qui voit en sa source l’impédance de sortie d’un transistor en source commune (T 1) soit rO1 = VA/IOUT :
ZOUT
iout i=0
vgb2 =
0
gm2 vgb2
gmb2 vsb2 vgb2
v* vout
2/gm
vs2 vsb2
r01
On peut écrire les relations suivantes: iOUT = vSB/r01 iOUT = -gmb vSB + v*/r02 vOUT = v* + v SB
D’où l’on déduit :
ZOUT = vOUT/iOUT = r02 + r01 (gmb r02 + 1) r01 gmb r02 = r01 AMAXT2
r02
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
44
De l’équation précédente, on observe que l’impédance de sortie est effectivement très élevée (AmaxT2 (gain maximal d’une grille commune) fois plus élevée que l’impédance du simple miroir de courant vue
précédemment). On observe en outre que des impédances plus élevées peuvent peuvent être obtenues en empilant les étages cascodes, au prix d’une dynamique en tension réduite en s ortie (limitée par la valeur de V OUTMIN, à partir de laquelle les transistors T3 puis T2 et enfin T1 commencent à désaturer), comme le montre la figure suivante :
IIN
VIN
IOUT
T6
T3
T5
T2
T4
T1
VOUT
Dans la pratique, on diminue VOUTMIN en utilisant des schémas de polarisation différents de ceux des figures précédentes, de manière à polariser les grilles des transistors cascodes à des tensions minimales, aux limites de la désaturation du transistor T1.
4.8.3 Source de courant Wilson
La source de courant de Wilson fonctionne de manière sensiblement différente par rapport aux montages vus précédemment. D’usage plus fréquent dans les circuits bipolaires, on la rencontre également également en technologie technologie ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
45
MOS comme illustrée à la figure suivante :
IIN
VIN
IOUT
T4
T2
T3
T1
VOUT
On peut interpréter son fonctionnement de la manière suivante, en oubliant pour un instant le transistor T 4 : la tension de grille du transistor cascode T 2 est obtenue par la comparaison du courant issu de T 3 et de celui issu de la source IIN. Toute variation de la tension de grille de T2 produit une variation équivalente à sa source (T 2 se comporte au premier ordre comme un « source suiveur », pour autant que l’impédance placée à son drain soit faible par rapport à l’impédance vue en regardant vers ce drain, ce qui sera souvent le cas). Les variations de la tension de source de T2 modifient la valeur du courant de T 1 et de ce fait le courant de T 3, qui s’ajustera jusqu’à l’obtention de l’égalité IDT3 = IIN. On observe bien bien une boucle à réaction négative autour de T2, supposons en effet que IIN > IT3, la tension de grille de T 2 va augmenter, ce qui augmentera sa tension de source, qui est également la tension VGS du transistor T 1. Cette augmentation produit une augmentation du courant de T1 qui est « recopié » par T 3, et qui tend à rééquilibrer les courants I T3 et IIN. Le schéma équivalent petits signaux se présente comme suit :
ZOUT iout
ZOUT Iin
iout
gm2 v2
gmb2 v1 T 2
r02
v*
vout
vout T 1
T 3
v2
r03
gm3 v1
v1
1/gm1
Source de courant Wilson déséquilibré (sans transistor T 4 ) et son schéma équivalent pour le cal cul cul de l’impédance de sortie
Un calcul similaire à celui déjà effectué pour la source de courant cascode fournit l’expression suivante pour l’impédance de sortie :
ZOUT 1/gm1 x (gm2 r02 gm3r03) 1/gm1 x AMAXT2 x AMAXT3 On obtient donc une impédance du même ordre de grandeur que celle obtenue pour le montage cascode, en tenant compte du fait que g m1 et g m3 sont identiques. Le tra transistor nsistor T4 est ajouté au montage de manière à assurer que les tensions drain-source des transistors T 1 et T3 soient les mêmes, ce qui assure des courants de drain égaux.
4 . 9 Application des miroirs de courant
Nous avons vu précédemment les expressions similaires des gains en tension obtenus dans le cas de montages différentiels et dans le cas du montage émetteur (cas du bipolaire) ou source (cas du MOS) commun :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
46
AV = - transconductance x charge en sortie
-
Un gain très élevé couplé avec l’utilisation de s boucles à réaction négative permet de produire des
circuits dont les caractéristiques intrinsèques dépendent très peu des caractéristiques des transistors qui les composent. Nous le verrons dans le chapitre consacré à la réaction. -
Nous verrons dans le chapitre consacré à la réponse en fréquence qu’il est également important de limiter le nombre d’étages d’un amplificateur, afin de préserver une bande passante suffisamment large.
On cherchera dès lors souvent à obtenir le gain le plus élevé possible avec avec le moins d’étages possibles. Ceci exige la synthèse d’impédances très élevées, obtenue le plus souvent avec des charges actives (sources de courant,
miroirs de courants). Nous en illustrons quelques exemples ici.
4.9.1 Amplificateur différentiel chargé par des sources de courant
Nous avions calculé précédemment le gain de l’amplificateur bipolaire chargé par des résistances RL. L’expression
du gain en petits signaux a été calculée en tenant compte de la symétrie du montage, en considérant que chaque branche de l’étage différentiel différentiel est parcourue par un courant IC : AV = - RL IC/VT
Un calcul similaire du gain en petits signaux s ignaux dans le cas du transistor MOS donnerait : AV = - Transconductance x Charge
Où VOV est la surtension de drain définie précédemment. ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
47
La comparaison des résultats pour le MOS et le bipolaire permet de tirer les conclusions suivantes : -
Il est nécessaire dans les deux cas de travailler à tension d’alimentation élevée pour obtenir un gain élevé, ce qui permet d’augmenter la chute de tension sur RL (RL ID).
-
Des résistances très élevées doivent être réalisées afin de réduire la consommation : à R L ID constant, réduire la consommation, c'est-à-dire I D revient à augmenter R L. Le gain du montage MOS est en général plus faible que celui du bipolaire, V OV étant en général plus grand que VT. D’une manière plus générale, la transconductance obtenue pour un courant donné est plus grande dans le cas du bipolaire bipolaire que le cas du MOS. MOS. La paire différentielle MOS MOS travaillera le plus souvent dans des régimes proches de la faible inversion.
-
Le remplacement de résistances par des sources de courant est représenté à la figure suivante (version MOS) :
En première approximation, on pourra analyser ce montage en petits signaux de manière identique à la paire différentielle, mais ici la source de courant idéale placée à la source de T 1 et T2 est remplacée par le miroir de courant formé de T6, T7 et T 8. La charge de la paire différe différentielle ntielle T1 et T 2 est formée par les sorties du miroir de courant T3, T 4 et T5. Un inconvénient de ce montage est la difficulté de contrôler la tension de mode commun, donnée par (Vo+ + Vo-)/2. En effet, tout désappariement des sources ID et IS va tirer cette tension de mode commun vers le haut (ID > IS) ou vers le bas (I D < IS), provoquant la désaturation des transistors T 3T4 ou T1T2.
Nous verrons plus loin comment l’utilisatio n des boucles à régulation de la tension de mode commun, régulant les valeurs des sources de courant en fonction de la tension de mode commun permet d’éviter ce problème.
Une autre solution consiste à remplacer les transistors T3 et T4 par un miroir de courant, et obtenir ainsi une sortie « single-ended » :
Dans ce montage, le miroir force les courants circulant dans T 5 et T4 à être égaux à IS, et seule une source de courant de polarisation est nécessaire, ce qui élimine le problème de la tension de mode commun évoqué plus haut.
L’analyse petits signaux peut être abordée en utilisant les simplifications suivantes :
iT4 = iT5 (miroir de courant idéal)
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
48
Au point ‘X’, T5 est connecté en diode8 et T1 peut être vu comme une source commune (le point p oint ‘a’
est un point fixe en petits signaux) :
Zvue vers T5 > (Z1+Z2)/Z1
91
Un cas particulier de ce montage se présente lorsque Z1 est infinie et Z2 nulle. A ce moment le gain en tension vaut 1, le montage est appelé suiveur de tension. Par rapport au montage inverseur, on notera les différences suivantes : - le gain est toujours supérieur ou égal à l’unité - » la tension d’entrée, ce le quicas signifie que l’on retrouve à l’entrée La tension d’entréeune de tension l’inverseur « suit commun, de l’amplificateur de mode alors que dans inverseur, la tension d’entrée de l’amplificateur était à la masse virtuelle. - L’impédance d’entrée est très grande (idéalement infinie). 7.3.5 Montages à amplificateur s intégrés : notions sur les capacités commutées
Les montages à capacités commutées présentent un intérêt particulier dans le cas d’applications intégrées en technologie MOS, qui permet la réalisation de capacités linéaires et d’interrupteurs de bonne qualité. Le montage suivant représente un amplificateur à capacités commutées :
Ф1 Ф1
Ф1
C1
Ф1
C2
Vi Ф2 ε
A
Ф2
Vo
Ф2
t
t
Les signaux attaquant chaque interrupteur sont également représentés sur la figure (l’interrupteur est fermé lorsque le signal qui lui est appliqué est haut). On peut analyser ce circuit durant les deux phases distinctes 1 et 2. Durant la première phase 1, chaq chaque ue interrupteur commandé par le signal 1 est fermé et les autres interrupteurs sont ouverts. La capacité C1 est charg chargée ée par la source Vi, alors que la capacité C2 est déchargée à la masse. La charge totale sur C1 est alors égale à : Q1 = C1 Vi
Durant la seconde phase 2, la ch charge arge présente sur C1 est transférée sur la capacité C2. L’absence de courants de fuite sur la borne négative de l’amplificateur permet d’écrire que toute la charge qui était présente sur C1 se
retrouve sur C2, soit :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
92
Q2 = C2 Vo = Q1
Ce qui permet finalement d’écrire :
Vo/Vi = C1/C2
Il est important de bien comprendre les valeurs utilisées dans l’expression précédente : Vi est la tension à la fin de 1 et la tension Vo est la tension présente en sortie à la fin ddee 2. Ces deux valeurs ne sont donc pas « mesurées » au même moment. La figure suivante montre un exemple d’évolution de la tension de sortie, résultant d’une simulation SPICE du circuit précédent, la tension d’entrée d’entrée étant sinusoïdale. On observe bien les les instants d’échantillonnage, correspondant à 1 haut, suivies du transfert des charges avec la valeur apparaissant en sortie lorsque 2 est haut. Les vale valeurs urs prises par le signal « out » lorsque 2 n’est pas actif (lorsqu’il est « bas ») sont irrelevantes, l’amplificateur est alors en boucle ouverte…
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
Dans les circuits MOS, les interrupteurs repris sur le schéma précédent seront réalisés simplement à l’aide de transistors MOS, dont le comportement se rapproche très bien de l’interrupteur idéal. La figure suivante représente un intégrateur, un autre exemple de montage utilisé fréquemment dans les systèmes à capacités commutées. Cet intégrateur est la brique de base base de plusieurs dispositifs analogiques CMOS, tels que les filtres analogiques ou les convertisseurs analogique/numérique analogique/numérique et numérique/analogique. On retrouve dans ce montage un amplificateur opérationnel avec une capacité d’intégration Ci connectée entre l’entrée et la sortie, et une capacité d’échantillonnage Cs, qui, combinée avec quatre interrupteurs, se comporte comme une
résistance dont la valeur est directement proportionnelle à la fréquence de commande des interrupteurs.
93
nT
Ф1 Ф1
(n+1)T (n+1/2)T
Ci
Ф2
t
Cs Vi
Ф1
Ф2
ε
Ф2
A Vo
t
Le calcul de la tension de sortie se fait en considérant l’évolution des charges stockées sur les différentes capacités.
A la fin de la ph phase ase 1, on peut ccalculer alculer la ch charge arge totale sur Cs et Ci : Q(n) = [0 – Vi(n)]Cs Vi(n)]Cs + [0 – Vo(n)]Ci Vo(n)]Ci
Cette charge est est transférée tot totalement alement sur la capacité Ci à la fin de la seconde phase 2. On obtient alors : Q(n + ½) = 0Cs + [0 - Vo(n + ½)]Ci
Sachant que la charge s’est conservée dans ce transfert, on peut écrire Q(n) = Q(n Q(n + ½). Egalement, la charge
sur Ci reste constante durant 1, on peut donc écrire que Vo(n + ½) = Vo(n + 1). On obtient alors : Vo(n+1) = Vo(n) + Cs/Ci Vi(n)
On retrouve la fonction d’intégration de la tension d’entrée , qui multipliée par le rapport des capacités Cs/Ci est
ajoutée à Vo(n) pour former Vo(n+1). On peut estimer la « résistance » équivalente formée par la ccapacité apacité Cs. Durant une période complète T, la charge transférée sur Ci vaut : Q(n) = - Cs Vi(n) Un courant est généré par ce transfert de charge durant la période T, il vaut : Ii(n) = Q(n)/T = f Cs Vi(n)
Où f est la fréquence d’échantillonnage d’échantillonnage du système. On en déduit la résistance éq équivalente uivalente : R eq =
Vi Ii
=
1 fC S
La fréquence de coupure de ce montage se calcule comme dans le cas de l’intégrateur continu :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
94
Fc =
1
fC S
2 RC
2 Ci
Les structures à capacités commutées en CMOS présentent l’avantage de ne dépendre que de grandeurs très bien contrôlées, à savoir le rapport entre deux capacités (p récis au pour mille) et la fréquence de l’horloge du circuit. A titre de comparaison, la fréquence de coupure d’un circuit intégrateur en temps continu dépend du produit RC, or la valeur absolue des composants résistance et capacité n’est pas contrôlable à moins de 10-20%, en outre
la valeur des composants évolue de manière différente avec la température.
La figure suivante montre bien la fonction intégration du montage, qui intègre le si signal gnal carré présent à l’entrée
pour générer un signal échantillonné triangulaire en sortie.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
7 . 4 Imperfections des amplificateurs opérationnels
Les amplificateurs opérationnels présentent un certain nombre de caractéristiques dont nous n’avons pas tenu compte jusqu’à jusqu’à présent. présent. On peut peut considérer celles-ci comme des imperfections dont l’influence peut être
minimisée à condition de prendre quelques précautions.
7.4.1 Tension de décalage offset voltage)
La plupart des amplis opérationnels ét age Vdifférentiel d’entrée. Ils sont donc compensés transistors d’entrée.dans Maisune le certaine mesure vis-à-vis des écarts comportent de tensions un VBEétage (ou GS dans le cas MOS) des transistors gain des amplificateurs est tellement élevé que pratiquement jamais la tension de sortie V OUT n’est égale à 0V
95
lorsque la tension différentielle d’entrée V IN est à 0V. La tension de décalage est par définition la tension qu’il qu’il faut appliquer à l’entrée l’entrée de l’amplificateur pour obtenir 0V en sortie. En général, les tensions tensions de décalage d’amplificateurs MOS ou bipolaires sont de l’ordre de quelques millivolts. La tension de décalage peut poser des
problèmes dans les étages de réception ou de transmissions de systèmes en télécom, pour lesquels des gains globaux de 40 voire 60 dB ne sont pas rares. Sans précautions particulières, les tensions de décalage décalage des différents amplificateurs présents par exemple sur la chaîne de réception peuvent saturer le récepteur. Des dispositifs permettent de compenser cette tension de décalage, par mesure de la tension de sortie et compensation sur la balance de l’étage différentiel d’entrée d ’entrée de l’amplificateur.
7.4.2 ourant d’entrée d’entrée
L’amplificateur opérationnel bipolaire absorbe un courant continu d’entrée appelé I B. Ce courant est de l’ordre de quelques fractions de micro-ampères dans le cas d’amplificateurs bipolaires, il est par con tre pratiquement nul dans le cas d’amplificateurs à étage différentiel MOS (même si l’on peut considérer que le courant de grille de l’étage différentiel MOS est nul, un courant de fuite reste en général présent sur les entrées de l’amplificateur, l’étage d’entrée). Ce courant d’entrée passe à trave travers rs les résistances du associé aux diodes de protection de l’étage
réseau de réaction, provoquant une tension de décalage supplémentaire. On compense ce décalage en plaçant une l’amplificateur différentiel. On crée ainsi des chutes de résistance équivalente sur les bornes plus et moins de l’amplificateur tension égales aux deux bornes de l’amplificateur, sans impact car l’amplificateur n’agit que sur les signaux
différentiels.
7.4.3 Décalage des courants d’entrée
Il s’agit de la différence entre les courants cités précédemment, en général très faible, qui créera une composante supplémentaire de la tension de décalage en passant à travers les résistances d’entrée
7.4.4 Taux de réjection du mode commun CMRR)
Le taux de réjection du mode commun est défini par le rapport entre le gain en mode différentiel sur le gain en mode commun. Le gain en mode différentiel est très grand, le gain en mode commun est en général indésirable, et le constructeur s’arrangera pour obtenir un taux de réjection de mode commun le plus élevé possible.
7.4.5 Dynamique de sortie
Nous avons abordé les les notions de dynamique de sortie lorsque nous av avons ons parlé des étages de sortie. Elle est définie comme la tension maximale tolérée en sortie de l’amplificateur, au -delà de laquelle on commence à perturber les caractéristiques de l’amplificateur (principalement la distorsion).
7.4.6 Dynamique d’entrée
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
96
La dynamique d’entrée du signal différentiel est très faible, puisqu’elle vaut la dynamique en sortie divisée par le gain de l’amplificateur. La dynamique d’entrée en mode commun est par contre plus importante à caractériser. caractériser. Elle est définie comme la plage de tensions dans laquelle peuvent varier simultanément les tensions d’entrée plus et moins de l’amplificateur, sans en perturber les caractéristiques principales.
7.4.7 Réponse en fréquence
Les amplificateurs opérationnels ayant un gain très élevé, des problèmes de stabilité peuvent se poser lorsqu’ils sont insérés dans des boucles boucles à réaction négative. négative. La réponse en fréquence d’un amplificateur multi-étages est
représentée à la figure suivante.
A (dB) -20 dB/décade
0
-20 dB/décade
1
2
3
log
Le point à -3dB, défini comme étant la bande passante de l’amplificateur, est 1. Par exemple, on prendra A=100000 et f 1=10kHz. Il en résulte que s’il n’y avait pas d’autres pôles à considérer, la fréquence pour laquelle le gain vaudrait l’unité serait serait de 1 GHz. En réalité, il existe dans l’amplificateur l’amplificateur beaucoup de petites petites constantes de temps dues à des pôles parasites (capacités de jonction, etc…) qui influencent la rép onse en fréquence bien en ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
dessous de 1GHz. On constate donc en pratique que la réponse en fréquence fréquence,, après avoir diminué de 20dB/décade, chute à -40, -60 ou - 80dB/décade avant que le gain ne soit égal à l’unité. Un tel ampli placé dans une boucle à réaction ne peut évidemment être stable ! Pour palier à cet inconvénient, on place souvent délibérément un pôle unique dominant O, tel que l’ampli devienne pratiquement un système du premier ordre. Evidemment, cela impose de choisir la valeur telle que que : 0
VDD – |VDSAT5| - |VGS1| ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
7 . 6 Amplificateur cascode replié
Une seconde classe d’amplificateurs MOS utilise le principe du cascode replié. L’idée de base consiste à
construire des amplificateurs à un seul étage. Ces amplificateurs auront en général de meilleures performances en fréquence (moins d’étages de gain signifient également moins de pôles dans la réponse en fréquence en boucle ouverte de l’amplificateur). Le désavantage majeur de ce cess amplificateurs est la forte dépendance du gain en tension avec la charge connectée en sortie de l’amplificateur. l’amplificateur. Le principe du cascode replié est illustré à la figure
suivante.
105
VDD VIN
M1
VDD iCM
VIN
M1
iCM
R VOUT
VBIAS
VBIAS
M1A
M1A
VOUT R - VSS
IBIAS - VSS
Dans les deux cas précédents, le transistor M 1, en source commune attaque l’entrée d’un transistor en grille commune (M1A). La figure de droite eest st le montage cascode traditionnel, la figure da gauche est un cascode expression du gain en tension. L’avantage direct du cascode replié réside dans la « replié », avec la même expression possibilité de travailler sous des tensions d’alimentations plus faibles que dans le cas du montage cascode
traditionnel.
Un amplificateur cascode est repris sur la figure suivante :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
106
VDD M5
iCM Miroir de
a VIN+
M1
M2
courant
VIN-
VOUT VBIAS
M1A
IBIAS
VBIAS
M2A
IBIAS - VSS
- VSS
Chaque branche de l’amplificateur se comporte comme un étage cascode, le miroir de courant assure la
conversion du mode différentiel différentiel vers le mode « single ended ». Le gain en tension de ce montage est, comme dans le cas du montage différentiel, égal à la transconductance de l’étage différentiel, multiplié par l’impédance vue à la sortie du montage (la mise en parallèle de l’impédance de la sortie du miroir de courant et de la so rtie du
transistor en base commune M2A.
8 Les alimentations stabilisées ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
Ce chapitre est divisé en trois parties consacrées respectivement au redressement, au filtrage et à l’étude du
stabilisateur proprement dit. Ce dernier sera étudié du point de vue « boucle de réaction ».
8 . 1 Redressement
Bien que l’usage de batteries soit fort répandu dans beaucoup d’applications utilisant les circuits intégrés,
beaucoup de dispositifs sont encore directement alimentés à partir du réseau monophasé 220Volts. La plupart des appareils électriques sont munis d’une alimentation comprenant un transformateur abaisseur de tension, suivi d’un circuit de redressement pour fabriquer fabriquer la tension continue. Seuls quelques dispositifs (par exemple certains
récepteurs de TV) sont encore raccordés directement au réseau.
107
Le circuit redresseur le plus simple comporte une sourc sourcee alternative et une diode. La charge peut être représentée par une résistance :
VR Vp
D VIN
220V
VR
R
VIN
Aux bornes de la résistance, on recueille un signal redressé dont la valeur moyenne V DC est fournie par : V DC =
T
VP
sin
2 T
t dt
V P
0
Le courant moyen est alors donné par : I DC =
VP R
Diverses remarques doivent être faites : harmonique du signal redressé est très très élevé. C’est pourquoi il faut ajouter un filtre au a) Le contenu harmonique circuit précédent. b) La présence d’une résistance interne RINT propre au transformateur se traduit par un affaiblissement du INT signal redressé, dans le rapport R/(R+R ). volts, il y a lieu de tenir compte des imperfections de la c) Lorsque Vp est petit, de l’ordre de quelques
diode, notamment du coude à 0,7V. L’allure de la tension est alors proche de celle représentée à la
figure suivante : VR Vp
VIN
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
108
La tension moyenne V DC et le courant moyen I DC sont alors inférieurs aux expressions calculées précédemment.
Pour réduire le contenu harmonique, on peut effectuer un redressement à deux alternances, en utilisant un pont redresseur à diodes :
D2
D1
Vp
VR
VIN 220V
VR
D3
D4
R VIN
On peut alors recalculer les valeurs moyennes de la tension et du courant : V DC = 2
I DC = 2
VP
VP R
Le courant emprunte le chemin D2-R-D3 pour les alternances positives et le chemin D4-R-D1 pour les alternances négatives. Tout se passe comme si le secondaire étai étaitt raccordé à la résistance via un inverseur synchrone qui permuterait les les bornes du secondaire toutes les demi-périodes. Le redresseur existe sous la forme d’un composant intégré unique. Terminons par une remarque relative aux applications nécessitant une double alimentation symétrique par rapport ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
alimentation peut être être réalisée à l’aide d’un à la masse (par exemple une alimentation +/- 15Volts). Cette alimentation transformateur possédant un secondaire à point médian et un pont p ont redresseur :
D1
+ VDC
D2
VIN 220V
D3
D4
R
- VDC
109
8 . 2 Filtrage
Ce bref paragraphe est destiné à donner une idée assez générale des propriétés des filtres usuels en s’appuyant sur un certain nombre d’hypothèses simplificatrices.
ΔV
VR Vp
D VIN
220V
C
Δt
R V
T VIN
La façon la plus simple de filtrer le signal redressé consiste à placer une capacité C de très grande valeur en parallèle sur la charge. charge. La capacité se cha charge rge lors des crêtes positives de la tension redress redressée ée et se décharge entre celles-ci. On peut comparer ce circuit au détecteur AM AM d’un récepteur radioélectrique classique. La seule différence est la fréquence du signal : 445 kHz dans le cas du récepteur, 50 Hz pour l’alimentation !
Il est utile de pouvoir prédéterminer C en fonction du taux d’ondulation résiduelle toléré (∆V/Vp). On peut
calculer aisément cette dernière quantité en considérant uniquement la phase de décharge de C pendant laquelle la tension aux bornes de R est fournie par : V(t) = Vp e-t/RC
Si nous négligeons ∆t par rapport à T (voit figure), il vient : ∆V = Vp (1 – ee-T/RC)
C'est-à-dire : V = V p
T RC
Un autre paramètre important est la valeur valeur maximale du courant I traversant traversant la diode à chaque crête crête positive. Il va de soi que si la capacité de filtrage est très grande, la durée pendant laquelle la diode conduit devient très petite. Or le courant moyen doit être le même tant tant en amont qu’en aval de C, la vale valeur ur maximale de I peut dès
lors être très élevée, et il y a lieu de choisir la diode ou le pont de diodes en conséquence. Partant de l’égalité des charges véhiculées pendant une période, nous obtenons en considérant I comme constant
pendant la période de conduction des diodes (approximation) : I ∆t = IDC T
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
110
Et donc : I = IDC T/∆t ∆t/T peut être lié à ∆V/Vp. En effet : ∆V = Vp (1 – cos cos
∆t)
C’est-à-dire, en développant le cosinus en série: t
V = V p
2
2
D’où : 2 V
t
V P
Ce qui peut se réécrire en : t
1
T
V 2V
P
On trouve donc que : I = I DC
2V P V
Par exemple, si IDC vaut 100 mA, et l’ondulation doit être inférieure à 10%, on trouve I = 100 mA x 13 soit près de 1,3 Ampères ! 8 . 3 Le stabilisateur
Les exigences à imposer à ce circuit peuvent être résumées comme suit : la tension aux bornes de la charge R doit être constante, quel que soit la valeur de R, et malgré les variations du réseau et du circuit de charges. L’alimentation stabilisée suivante permet d’atteindre ce but : ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
111
R3
T1
C2 R4
VIN (nonrégulée)
R2 VOUT
T2
(régulée)
R
R1 VREF
Le rôle de ce stabilisateur est de compenser les variations de tension de l’alimentation redressée (non régulée) de manière à maintenir VOUT aussi constant que possible. Le stabilisateur pe peut ut être comparé à une résistance série réglable, qui serait modifiée sans cesse de manière à toujours rattraper l’écart de tension entre la source redressée particulier, le stabilisateur compense l’ondulation ∆V dont il a été question plus haut. Son VIN et VOUT. En particulier, principe de fonctionnement est le suivant : le transistor T2 voit la différence de potentiel entre une tension de référence VREF fournie par la diode Zéner et une fraction de la tension de sortie V OUT, vue à travers le diviseur résistif R1 et R 2. Cette différence de potentiel détermine le courant de base de T2 et donc aussi son courant de collecteur. Si R3 est une résistance de valeur suffisante, le courant de T 2 pénètre inchangé dans la base de T 1 (on considère la mise en cascade des deux tr transistors, ansistors, montage de ttype ype Darlington, comme un seul « super transistor » T1), et conditionne le courant d’émetteur de T 1, c'est-à-dire le courant de la charg chargee R. On vérifie bien qu’il s’agit d’une boucle de réaction négative. Il suffit en effet de considérer par exemple un accroissement de V OUT, qui entraîne une augmentation de IB2 et donc aussi de I C2, ce qui entraînera une décroissance de I B1. Le transistor T1 conduit donc moins et VOUT diminue. La boucle de réaction du stabilisateur, telle qu’elle vient d’être décrite, est schématisée ci-dessous : Comparateur T2
T1
VOUT
Régulateur Darlington VREF R1 , R2 Diviseur Résistif
La plus simple alimentation stabilisée qui exploite le principe prin cipe de la figure précédente est reprise ci-dessous :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
112
Rint R4
T1
VIN
VOUT
ZOUT
R
(nonrégulée) VREF
On reconnaît le schéma de l’émetteur suiveur. L’impédance de sortie, en assimilant la diode Zéner à une source de tension, est donnée par l’expression : ZOUT =
8.4
V T 2 I
(ou
V T I
dans le cas du montage à un seul transistor T1)
alcul de l’impédance de sortie de l’alimentation stabilisée
Le stabilisateur est redessiné de manière à faire ressortir la similitude avec le montage à amplificateur opérationnel non inverseur : Out Rint
R3
T1
VREF R2
R4
VIN ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
C2
A V-
T2
-
R R1
R1
V+
VREF
La tension aux bornes de la charge est environ égale à : VOUT = VREF (1 +
R 2 R 1
)
+
R2
R
113
L’impédance de sortie du stabilisateur est fixée par les caractéristiques de la boucle de réaction, de sorte que l’on peut ramener l’étude du montage précédent à celle, plus simple, de la figure suivante :
ZOUT
R2 i1 R1
i
- Rin
i
F 1
v
+
On suppose que la tension VREF est constante, ce qui permet de raccorder lala borne + de l’ampli à la masse. On admet en outre que l’impédance de sortie de l’amplificateur proprement dite est infinie (source d e courant), hypothèse défavorable sur laquelle nous reviendrons reviendrons plus loin. Pour calculer l’impédance l’impédance de sortie, nous considérons une variation v imposée de l’extérieur et nous calculons le courant i qui en résulte.
Le courant i1 est donné par : 1
i1 = R 2
v
R in 1
R 2
R1
Ce courant produit F i 1 en sortie, que nous assimilons à i, étant donné la valeur très élevée de alors : Z OUT = v/i ~
1 F
R 2
R in 1
R 2 R 1
. On obtient
F
Il convient à présent de déterminer les valeurs de R in et F utilisées dans le modèle précédent. a) Rin : l’impédance d’entrée n’est autre que l’impédance d’entrée du transistor T 2, en configuration émetteur commun. On en déduit : Rin = F2 VT/IC2 b)
F
: le gain en courant peut être déterminé à partir de la figure suivante :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
114
Rint
VIN
R3
βF2 i1
T1A T1B
En l’absence de R3 (ou dans une moindre mesure de R int), le gain en courant global
est égal au produit des gains en courant de T1A, T1B (formant le Darlington T1), et T2. Malheureusement, le ggain ain en tension du montage Darlington réagit sur le courant de base de T 1A par l’intermédiaire de la résistance R3 (effet Miller), ce qui aura pour effet de réduire le gain en courant global. F
Calculons d’abord le gain en tension du Darlington T 1A T1B : A VD = -
R int 2
VT I
Où I est le courant dans la résistance de charge R. L’effet de R3 est de diviser le courant disponible F2 i 1 entre la base de T 1A et une résistance équivalente R 3*, en parallèle sur la source de courant d’entrée, telle que : R 3
*
R 3 =
R 3
1- A
R int
1
VT
2
I ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
Seule une fraction i1* du courant pénètre dans la base et sera amplifié, donc d onc : i=
F1A
* F1B 1
i
Avec: *
R 3
*
i1 =
*
R 3
Z INDarlingt
onT 1
On obtient finalement, après élimination de i 1* et R3*, F
1 1A
1B
F2
R I
V 1
2
T
R 3 I
1A
1B
1
int
2V T
115
La chute de tension RintI dans l’impédance interne du circuit de redressement et de fi ltrage est généralement de l’ordre du volt ou même davantage. davantage. Nous pouvons donc simplifier l’expression précédente de façon à obtenir obtenir : F
1 1A
1B
F2
R int
1
1A
1B
R 3
Expression indépendante du courant débité. En combinant l’ensemble des résultats obtenus précédemment, on obtient finalement l’expression complète de l’impédance de sortie : R int
1
Z OUT ~ 1A
1B
R 3
F2
F2
R 2
V T I C 2
F2
1
R 2 R1
Exemple : On désire réaliser un stabilisateur du type étudié ci-dessus, tel que la tension stabilisée soit 10V pour une charge 5,8V (sous 5mA). Déterminons d’abord les valeurs valeurs des éléments du de 10 Ohms et la tension de référence soit 5,8V circuit vu précédemment. 1) Chute de tension aux bornes de R 1 : 5,8 + 0,7 = 6,5V 2) Chute de tension aux borner de R 2 : 10 – 6,5 6,5 = 3,5V 3) Le rapport R1/R2 = 6,5/3,5 = 1,857 On choisit par exemple R1=1,8K et R2=1K. On suppose implicitement que IB2 est négligeable par rapport au courant du diviseur résistif R 1 R2. Nous vérifierons cette hypothèse à posteriori. 4) IZener = 5 mA. En négligeant le courant IC2, la valeur de R4 est fournie par : R4 = (10 – 5,8)/5 5,8)/5 = 0,82K 5) IOUT = 1A. On néglige le courant traversant le diviseur R1 R2 par rapport au courant de sortie. Le transistor T1B est un transistor de puissance dont le gain en courant n’est en général pas très élevé. que ce gain ISupposons B1B = 50 mA = I C1A
F1B
soit égal à 20. On trouve alors :
6) Le transistor T1A est parcouru par 50 mA mA.. Son gain est supposé égal à 100. On trouve alors : IB1A = 0,5 mA 7) La chute de tension aux bornes de R 3 est fournie par : – R – R (VIN – Rint I) – (10 (10 + 2 V BE) = (VIN – Rint I) – 11,4V 11,4V L’impédance interne du circuit redresseur et filtrage est supposée égale à 5 Ohms, de d e sorte que:
VIN – – 16,4 16,4 = chute de tension aux bornes de R 3 Choisissons par exemple VIN = 20Volts, ce qui entraîne : R3 (IC2 + IB1A) = 3,6 Volts 8) Il reste à choisir IC2. Supposons que ce courant soit égal à 0,1 mA mA.. Dans ce ccas, as, R3 vaut 3,6/0,6 = 6 K Nous pouvons maintenant calculer la valeur valeur numérique de l’impédance de sortie. On obtient :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
116
ZOUT = (1/2.105 + 1/1,2.105) 4,14.104 = 0,553 Ohms Si R3 était remplacé par une source de courant débitant le même courant, on o n aurait obtenu : ZOUT = 1/2.105. 4,14.104 = 0,207 Ohms. Remarquons enfin que nous n’avons pas exploité un degré de liberté dont nous disposions lors du choix de I C2. Diminuer IC2, en effet, revient à augmenter R 3. Toutefois, le bénéfice de l’opération est influencé en sens inverse
par le fait que IC2 apparaît au dénominateur. dénominateur. La chose la plus simple est de procéder par essais et erreurs sur le less différents choix de IC2 et R 3 afin de trouver une valeur minimale pour Z OUT. On trouve par exemple que pour un courant IC2 de 2 mA, on obtient un Z OUT optimal de 0,120 Ohms avec R3, et si R3 est remplacé par une source de courant, on trouve un ZOUT égal à 0,015 Ohms seulement. On vérifie rapidement l’hypothèse que nous avions fait sur le courant de base I B2, qui vaut alors 20µA, ce qui est bien inférieur au courant du diviseur résistif R 1 R2.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
117
9 Stabilité des amplificateurs 9 . 1 Critè re de Nyqu ist
Nous avons abordé les propriétés de la réaction dans un chapitre précédent, et les nombreux avantages de l’utilisation rétroaction négativ négative autour d’un amplificateur à gain très élev élevé. é. Le problème de la stabilité du système avecd’une réaction est l’objet de cee chapitre.
Le critère de Nyquist établit la condition à remplir pour qu’un amplificateur soit inconditionnellement stable lorsqu’il est placé dans une boucle à réaction réaction négative. Ce critère garantit que l’amplificateur ne possède pas de pôles à partie réelle positive. On peut comprendre l’effet nuisible d’un tel pôle : un pôle complexe conjugué, qui s’écrit sous la forme 1 ± j 1, est associé avec une réponse dans le temps de la forme K exp( 1t) sin( 1t). La
réponse du système croîtra de manière exponentielle si 1 est positif, et et le système sera instable. Une version simplifiée du critère de Nyquist peut-être élaborée à partir du diagramme de Bode, représentant la réponse en fréquence de l’amplificateur en en boucle ouverte. Il s’énonce de la manière suivante suivante : « Si |A |A(j (j )| > 1 à la fr fréqu équenc encee pour laque laquelle lle llaa pha phase se Ar Arg(A g(A(j (j ))= ))=--180°, alors l’amplificateur est potentiellement instable » Ce critère peut être interprété sur la figure suivante : |A(j )| 1
A1 > 1 Vin
+
lo
Vout
-
A(j )
lo
Arg rg((A(j ))
-90 -180 -270
La réponse en fréquence est telle que l’amplificateur présente en 1 un gain supérieur à l’unité pour une marge de phase de 180°. Cela signifie que la composante fréquentielle à cett cettee fréquence de n’importe quel signal externe
au système (par exemple un bruit blanc superposé sur V in) sera amplifiée (gain supérieur à 1) avec un gain positif (déphasage de -180°, et signe – dans dans la boucle de rétroaction entraînent un signe global positif à cette fréquence), ce qui entraînera l’instabilité du dispositif. Dans le cas d’un système avec une boucle à réaction négative de gain , on étend le critère précédent en analysant
la réponse en fréquence fréquence du système en bouc boucle le ouverte A . On définit les notions suiva suivantes ntes pour carac caractériser tériser le less performances fréquentielles d’un amplificateur et de son réseau de réaction :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
118
Gain boucle ouverte Gain de boucle
|A |
log
Marge de gain log
Arg(A )
Marge de phase
-90 -180 -270
La marge de phase et la marge de gain caractérisent la stabilité du montage. Le design d’amplificateurs inconditionnellement stable impose une condition sur la position du second pôle de l’amplificateur, en supposant un cas suffisamment général ou l’amplificateur se ramène à un système à deux pôles. La position des pôles est déterminée par le paramètre (« ddamping amping » en anglais) dans l’équation suivante : AV =
A0 2 n
2
2 n 2
n
Pour >1, les deux pôles sont réels, pour < 1, ils sont complexes conjugués, et un phénomène de dépassement (« peaking » en anglais) apparaît dans la réponse indicielle de l’amplificateur. La table suivante lie le pa para ramè mètr tree , la position du second pôle, la marge de phase et le dépassement de l’amplificateur :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
P2/(Gain x BP)
Marge de Phase
Peaking [dB]
0,4
1
45°
2,4
0,5
1,5
52°
1,3
0,7
2
65°
0,5
0,9
3
72°
0,2
1,0
4
76°
0
On admet en général qu’un
autour de 0,7 fournit une réponse transitoire optimale (montée rapide,
dépassement En termes de design, on doit ce cependant pendant tenir compte des de autres pôles sur de lalesréponse en fréquence quiréduit). modifieront les valeurs calculées précédemment, et des marges variation différents composants (valeurs des capacités, transconductances, …), mais également des conditions d’utilisation de
119
l’amplificateur (configuration avec peu ou beaucoup de gain, niveau de dépassement toléré, etc…), et on peut
choisir une marge de phase entre 45° et 75°. La figure suivante montre la réponse transitoire obtenue dans le cas d’un gain unitaire, pour diff éérentes rentes valeurs de marge de phase (« Phase Margin » ou PM).
On notera également que le phénomène de dépassement sera le plus critique lorsque l’amplificateur est placé dans
une configuration de gain unitaire (soit lorsque = 1). Des valeurs inférieures de β (soi (soitt un ggain ain en réac réaction tion 1/ supérieur), entraîneront une meilleure réponse transitoire, notamment, il est possible d’utiliser des amplificateurs dont la marge de phase n’est pas optimale dans dans des configurations à gain supérieur à l’unité. La figure suivante
illustre ce propos, les parties de gauche et de droite montrent les marges de phase obtenues dans le cas de gains de boucle faibles et élevés à partir du même amplificateur :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
120
|A|
|A|
|A/ |A/ ((1+ 1+A A )|
log
log
|A |A// (1+ (1+A A )|
log
|A |
Marge de Gain
Marge de Gain
-90
Peaking
|A |
Arg(A )
log
Marge de Phase
Arg(A ) -90
-180
-180
-270
-270
Marge de Phase
Nous avons déjà étudié comment il était possible de réaliser un pôle dominant dans le cas d’un amplificateur à ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
deux ou trois étages. Revenons au cas de l’amplificateur à deux étages MOS. 9.1.1 Compensation des amplificateurs
La figure suivante représente l’amplificateur conventionnel que nous avons déjà analysé, pour lequel on reconnaît l’amplificateur différentiel d’entrée (transistors M1 et M2), suivi d’un étage source commune (M6), et terminé sur
une charge (M7).
121
VDD M8
M7
M5
VIN-
M1
VIN+
M2
B
IBIAS
M3
VOUT
Cc
A M4
M6
- VSS
L’architecture de ce circuit met en évidence l’existence de deux nœuds « A » et « B » à haute impédance. Ils représentent le prix à payer pour obtenir un gain satisfaisant. Le revers de la médaille est l’exis l’existence tence de deux pôles associés à ces nœuds, qui réduisent sensiblement l a marge de phase et risquent de rendre le montage instable en boucle fermée. La capacit capacitéé CC permet, nous l’avons vu également, l’introduction d’un pôle dominant, nous allons également voir que l’introduction de cette capacité « repousse » le pôle secondaire vers des fréquences beaucoup plus élevées, ce qui favorise davantage la stabilité du système. Cet effet est appelé l’éclatement des pôles (« pole splitting »). Un schéma équivalent petits signaux simplifié nous permet d’analyser l’évolution de ces deux pôles dominants, et l’effet néfaste d’un zéro introduit dans la bande passante, en fonction de la valeur de
CC : CC
vA S1-2vIN
RA
CA
S6vA
CB
RB
vOUT
Le premier étage est représenté par la source de courant S 1-2 vIN (transconductance de l’étage différentiel). Sa charge est formée par la mise en parallèle de l’impédance de sortie (R A qui vaut rO2 // rO4) et de la capacité parasite au nœud « A » (principalement due à la capacité de grille du transistor M 6). Le second étage est représenté par la transconductance S 6 connectée à la charge présente au nœud de sortie (nœud « B » sur la figure). Au centre, on reconnaît la capacité Miller C C qui crée le pôle dominant. Le calcul des pôles se fait en deux temps :
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
122
La capacité CC impose le pôle dominant. Comme nous l’avons déjà analysé, elle est équivalente vis-à-vis de l’impédance placée en A à une capacité dont la valeur est (1-AV6)CC. Le premier pôle s’établit donc en : Pôle #1
1
=
R A C A
C C 1
S 6 R B
1
~
R A C C S 6 R B
Car CA est petit devant le second terme précédent, et S6RB est grand devant l’unité. Or le gain total AV0 de l’amplificateur en DC vaut : S1_2RAS6RB. On ob obtient tient alors : Pôle #1
S 1
~
2
AV 0 C C
Pour simplifier le calcul du second pôle, on pourra supposer que l’ensemble des capac ités CA, C C et C B dominent la réponse en fréquence à l’endroit du second pôle (ce pôle intervient lorsque l’impédance de ces capacités devient faible, et on peut donc raisonnablement négliger l’effet des résistances en parallèle avec celles -ci). Le schéma équivalent pour le calcul de l’impédance « vue » depuis CB se réduit à :
i
CC
vA
CA
RB
v
S6vA
On calcule cette impédance sans négliger la combinaison de la capacité Miller et de la capacité du nœud
intermédiaire A, qui génèrent la tension v A commandant la source de courant de sortie. On trouve pour la conductance vue au nœud B : ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0 1
YEQB ~
S 6 C C C A
C C
Alors que la capacité totale en ce nœud est la mise en parallèle de C B avec la mise en série de C C et CA, soit :
CEQB ~ CB +
C A C C C A
C C
Et dès lors l’expression du pôle secondaire devient :
Pôle #2 = Qui peut se réécrire :
Y EQB C EQB
~
S 6 C C C A C B
C C C A
C B
123
Pôle #2 ~
2
S 6
C C
C C C A C B
C C C A
C B
En comparant les expressions des deux pôles, on constate que la capacité de compensation apparaît au dénominateur de l’expression du pôle dominant et au numérateur du pôle secondaire . Augmenter la capacité Miller revient donc à éloigner les deux pôles, ce qui, comme nous l’avons déjà souligné, est bénéfique du point de de l’amplificateur. Notons que sans la capacité CC, l’expression des pôles serait plus vue de la stabilité simplement : 1
Pôle #1 =
R A C A
1
Pôle #2 =
R B C B
L’histoire ne s’arrête s’arrête malheureusement pas là. L’analyse complète complète de la fonction de transfert du schéma petits signaux de l’amplificateur révèle la présence d’un zéro réel positif dans la fonction de transfert transfert.. L’influence de ce zéro est néfaste car il dégrade la marge de phase de l’amplificateur, et sa présence ne peut en g énéral pas être
négligée dans les amplificateurs CMOS. On peut comprendre la présence de ce zéro en analysant la mê même me figure: Composante du courant
vA S1-2vIN
RA
créant le zéro CC
CA
S6vA
CB
RB
vOUT
Composante « normale » du courant, seule présente sans C C Pour des fréquences supérieures au pôle dominant, la capacité C C crée un chemin qui court-circuite le dernier étage et inverse le signe du gain en tension de cet étage, modifiant ainsi le signe de la fonction de transfert entréesortie de 90°, ce qui tend à créer une réaction positive, donc instable. On peut écrire l’expression du courant du
à CC (en pointillés sur la figure), qui vaut : – vvA) iC = j CC (vOUT – Ce courant contient deux composantes de signes opposés, l’une due à vOUT et l’autre due à la tension d’entrée v A.
Le zéro se produit lorsque la composante due à v A dépasse celle due à la transconductance S 6vA, soit lorsque : idû à VA = (S6 - j CC) vA = 0 Soit en : S
Z
=
6
C C
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0 1
124
L’exemple de diagramme de Bode de la figure suivante montre l’effet néfaste du zéro sur la réponse en
fréquence :
Il est heureusement relativement simple d’éliminer ce zéro gênant, la technique la plus simple utilise une résistance placée en série avec la capacité de compensation, comme sur la figure suivante : VDD M5
M8 ] 7 0 . t c o 1 2 [ e u q i g o l a n A e e u q i n o r t c e l É 4 0 9 0 0
VIN-
M1
M7
M2
IBIAS
VIN+ RZ
B Cc
VOUT
A M3
M4 - VSS
M6
125
9.1.2 Impact de la capacité de compensation sur le slew-rate de l’ampl ificateur.
La présence de la capacité de compensation CC combinée avec la polarisation de l’étage d’entrée va limiter les l’amplificateur. En effet, suivant une analyse en grand grand signaux sur le schéma performances en slew-rate de l’amplificateur. équivalent suivant, pour lequel le second étage est représenté par un amplificateur de gain A :
VDD M8
M5
VIN-
2I1
VIN+
M2
M1
IBIAS
IC
Cc A
M3
M4
VO
- VSS
On déduit rapidement que la capacité CC ne peut être chargée ou déchargée que par un courant maximal égal au courant de polarisation de la paire différentielle (2I 1), disponible lorsque le signal d’entrée bloquera M 1 (IC = +2I1) ou M2 (IC = -2I1). Ceci limitera les variations variations maximales de la tension de sortie, qui obéit à la relation : VO =
1
T
C
2 I 1 dt
C 0
Et donc : dV o
2 I 1
dt
C C
MAX
On retrouve donc bien un lien entre la réponse en fréquence et le slew- rate de l’amplificateur Miller.
] 7 0 . t c o 1 2 [ e u q i g o l a n A e u q i n o r t c e l É 4 0 9 0 0
View more...
Comments
