Electronic A Basica Para Ingenieros

ELECTRONICA BASICA para INGENIEROS Gustavo A. Ruiz Robredo

Primer circuito integrado. Jack Kilby. 1958. (Cortesía de Texas Instruments Incorporated)

ELECTRONICA BASICA para INGENIEROS Gustavo A. Ruiz Robredo

Primer circuito integrado. Jack Kilby. 1958. (Cortesía de Texas Instruments Incorporated)

Título: Autor:

Electrónica Básica para Ingenieros Gustavo A. Ruiz Robredo Dpto. Electrónica y Computadores Facultad de Ciencias Universidad de Cantabria Avda. de Los Castros s/n 39005-Santander España Editor: El autor 1ª Edición: Junio-2001 © Gustavo A. Ruiz Robredo Impreso en: Servicio de Reprografía Facultad de Ciencias Universidad de Cantabria Avda. de Los Castros s/n 39005-Santander España I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Indice

Indice Prefacio

Tema 1

I

Breve reseña histórica sobre la electrónica

III

Principales fabricantes de componentes y sistemas electrónicos

IX

Características del transistor bipolar y FET: Polarización 1.1.1.2.1.3.1.4-

Introducción Corrientes en un transistor de unión o BJT Modos de operación de un transistor bipolar Concepto de punto de trabajo y recta de carga estática. 1.4.1- Potencia de disipación estática máxima (PCMAX), 7. 1.5.Circuitos de polarización de transistores bipolares 1.6Transistores de efecto de campo 1.7.Características eléctricas del JFET 1.8. Transistores MOSFET 1.9. Polarización de los FET Problemas

Tema 2

Introducción Teoría de redes bipuerta Análisis de un circuito empleando parámetros {H} Modelo híbrido {H} de un transistor bipolar Análisis de un amplificador básico Par Darlington 2.6.1 Modelo equivalente DC, 3 3; 2.6.2 Modelo de pequeña señal, 3 4. 2.7.Modelo π o de Giacoletto 2.8.Modelo de pequeña señal para transistores FET 2.9.Amplificadores multietapa Problemas

21 21 22 25 30 33 35 36 39 41

Respuesta en frecuencia de amplificadores 3.1.3.2.3.3.3.4.3.5.3.6.-

Introducción Consideraciones generales sobre frecuencia Análisis de baja frecuencia: Diagrama de Bode Respuesta a baja frecuencia de amplificadores básicos Teorema de Miller Respuesta a alta frecuencia de transistores 3.6.1.- Modelo de alta frecuencia de transistores bipolares, 5 2; 3.6.2.E-C en frecuencias altas: efecto Miller, 5 3; 3.6.3.- E-C con resistencia de emisor en frecuencias altas, 5 4; 3.6.4.- C-C en frecuencias altas, 5 5; 3.6.5.- B-C en frecuencias altas, 5 6; 3.6.6.Modelo de alta frecuencia de transistores FET, 5 6. 3.7.Respuesta en frecuencia de amplificadores multietapa Problemas

Tema 4

8 8 10 12 15 17

Amplificadores con transistores: Modelos de pequeña señal 2.1.2.2.2.3.2.4.2.5.2.6.-

Tema 3

1 1 2 6

45 46 47 49 50 51

58 59

Amplificadores realimentados 4.1.4.2.-

4.3.4.4.4.5.4.6.-

Introducción Teoría básica de realimentación 4.2.1.- Estabilidad de la amplificación, 6 2; 4.2.2.- Reducción de la distorsión, 6 3; 4.2.3.- Producto ganancia-ancho de banda, 6 3. Clasificación de los amplificadores Configuraciones básicas de los amplificadores realimentados Realimentación de tensión en serie 4.5.1.- Ejemplo de un amplificador realimentado V en serie, 7 1. Realimentación de corriente en paralelo 4.6.1.- Ejemplo de un amplificador realimentado I en paralelo, 7 5.

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

61 61

64 67 68 73

Electronica Básica para Ingenieros 4.7.-

Realimentación de tensión en paralelo 4.7.1.- Ejemplo de un amplificador realimentado de V en paralelo, 7 9. 4.8.Realimentación de intensidad en serie 4.8.1.- Ejemplo de un amplificador realimentado de I en serie, 8 2. 4.9.Tabla resumen de amplificadores realimentados Problemas

Tema 5

Introducción Espejo de corriente bipolar Fuentes de corriente simples FET Fuente de corriente Widlar Otras fuentes de corriente 5.5.1.- Fuentes de corriente independientes de la tensión de polarización, 9 3. 5.6.Fuente de corriente como carga activa Problemas

Introducción Análisis de un amplificador diferencial básico bipolar 6.2.1.- Análisis en continua, 1 0 1; 6.2.2.- Análisis de las configuraciones en modo común y diferencial, 1 0 2. 6.3.Amplificador diferencial bipolar con fuente de corriente 6.3.1.- Amplificador diferencial con carga activa, 1 0 7; 6.3.2.- Ejemplo de un amplificador diferencial bipolar complejo, 1 0 8. 6.4.Amplificadores diferenciales FET Problemas

Introducción Cálculos de potencia Etapa de salida clase A Etapa de salida clase B (Push-Pull) 7.4.1.- Potencia de salida y eficiencia de la etapa clase B, 1 2 2. 7.5.Etapa de salida clase AB (Push-Pull) 7.6.Protección contra sobrecarga 7.7.Distorsión armónica 7.8.Amplificadores de potencia integrados 7.9.Consideraciones térmico-ambientales 7.10.- Dispositivos de potencia 7.10.1.- Transistores bipolares de potencia, 1 3 2; 7.10.2.- Transistores MOS de potencia, 1 3 3; 7.10.3.- Transistores IGBT´s, 1 3 4. Problemas

Introducción El OA ideal Configuraciones básicas del OA Otras configuraciones básicas del OA Limitaciones prácticas del OA 8.5.1.- Tensiones y corrientes “off-set” de entrada, 1 4 5; 8.5.2.Parámetros de frecuencia, 1 4 6; 8.5.3.- Slew-Rate, 1 4 7; 8.5.4.- Otros parámetros, 1 4 8. Problemas

101 101

105

109 112

117 118 120 121 124 125 126 127 127 132

136

139 141 142 143 145

149

Comparadores de tensión 9.1.9.2.9.3.-

– VI –

95 96

El amplificador operacional: Fundamentos y aplicaciones básicas 8.1.8.2.8.3.8.4.8.5.-

Tema 9

87 87 90 91 92

Etapas de salida 7.1.7.2.7.3.7.4.-

Tema 8

84 85

Amplificador diferencial 6.1.6.2.-

Tema 7

80

Fuentes de corriente y cargas activas 5.1.5.2.5.3.5.4.5.5.-

Tema 6

77

Introducción: El OA como comparador Comparadores de tensión monolíticos 9.2.1.- Familia 311, 1 5 8; 9.2.2.- Familia 339, 1 6 0. Algunas aplicaciones de los comparadores de tensión 9.3.1.- Detector de nivel, 160; 9.3.2.- Detector de ventana, 1 6 1; 9.3.3.Medidor gráfico de barras, 1 6 1.

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

157 158 160

Indice 9.4.-

Disparador Schmitt 9.4.1.- Disparadores Schmitt monolíticos, 1 6 4. Problemas

Tema 10

Introducción Principios básicos de los osciladores sinusoidales 10.2.1.- Control no-lineal de la amplitud, 1 7 1. 10.3.- Circuitos osciladores RC-OA 10.3.1.- Oscilador de puente de Wien, 1 7 2; 10.3.2.- Oscilador de cambio de fase, 1 7 3. 10.4.- Osciladores LC, 10.5.- Osciladores de cristal, 10.5.1.- Oscilador de cristal resonante en serie, 1 7 8; 10.5.2.Oscilador de cristal resonante en paralelo, 1 7 8. 10.6.- Consideraciones prácticas de los osciladores sinusoidales 10.7.- Multivibrador astable 10.8.- Generador de una onda triangular, 10.9.- Temporizadores integrados, 10.10.- Generadores de señal monolíticos, Problemas

169 169 172

175 176

178 179 180 181 183 186

Reguladores de tensión 11.1.11.2.-

Introducción Reguladores de tensión con componentes discretos 11.2.1.- Referencias de tensión, 1 9 0; 11.2.2.- Regulación de tensión en serie, 192; 11.2.3.- Circuitos de protección, 1 9 3. 11.3.- Reguladores de tensión monolíticos 11.3.1.- Reguladores de tensión fija tri-terminal, 1 9 5; 11.3.2.Reguladores de tensión ajustable tri-terminal, 1 9 6; 11.3.3.Especificaciones de los reguladores de tensión, .1 9 6 . 11.4.- Reguladores de conmutación y convertidores DC-DC Problemas

Tema 12

166

Generadores de señal 10.1.10.2.-

Tema 11

162

189 190

195

197 200

Introducción a los tiristores 12.1.12.2.-

Introducción Diodo de cuatro capas 12.2.1.- SIDAC, 2 0 5; 12.2.2.- SBS, 2 0 7. 12.3.- Rectificador gobernado de silicio o SCR 12.4.- Activación o disparo y bloqueo de los tiristores 12.4.1.- Activación o disparo de un tiristor, 2 0 9;12.4.2.- Bloqueo de un tiristor, 2 1 0. 12.5.- Regulación en potencia de un SCR 12.6.- Variantes del SCR 12.6.1.- Foto-SCR o LASCR, 2 1 2; 12.6.2.- GTO, 2 1 3; 12.6.3.- PUT, 2 1 3; 12.6.4.- TRIAC, 2 1 4; 12.6.5.- TRIAC con acoplado óptico (opto coupler TRIAC), 2 1 4. 12.7.- El transistor UJT o de uni-unión 12.7.1.- Funcionamiento de un UJT, 2 1 5; 12.7.2.- Oscilador de relajación con UJT, 2 1 7. 12.8.- Algunas aplicaciones típicas de los tiristores 12.8.1.- Regulación de luz, 2 1 8; 12.8.2.- Control digital de potencia, 2 1 9; 12.8.3.- Control de velocidad de motores, 2 2 0; 12.8.4.- Cargador de baterías basado en un UJT, 2 2 1; 12.8.5.- Control de calor con sensor de temperatura, 2 2 2. Problemas

203 204

Bibliografía

227

Apéndice • Transistor de pequeña señal NPN: BC546/548 • Transistor de pequeña señal NPN: 2N3903/04 • Transistor de pequeña señal PNP: 2N3905/06

A.1 A.6 A.12

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

207 209

211 212

215

218

223

Electronica Básica para Ingenieros

• • • • • • • • • • •

– VIII –

JFET de canal N:

2N5457 JFET de canal P: 2N5460/62 Amplificador operacional: OA741 Regulador de tensión ajustable positivo: LM117/317 Regulador de tensión ajustable negativo: LM137/337 SIDAC: MKP3V129/240 SBS: MBS4991/2/3 SCR:

2N5060 2N6027/28 UJT: 2N2646 TRIAC: MAC218A PUT:

I.S.B.N.:84-607-1933-2

Depósito

A.17 A.20 A.23 A.29 A.33 A.36 A.38 A.40 A.42 A.44 A.45

Legal:SA-138-2001

Prefacio

Prefacio El objetivo de este libro es proporcionar una herramienta de ayuda didáctica que permita adquirir los conocimientos básicos de electrónica necesarios en los estudios de Ingeniería Técnica de Telecomunicación. El libro ha sido dimensionado para que su contenido pueda ser impartido dentro de una asignatura cuatrimestral. No pretende sustituir a otros libros de consulta ya muy arraigados en el campo de la electrónica, sino resumir los conocimientos de los dispositivos semiconductores e introducir algunos de los circuitos monolíticos más significativos que existen en el mercado. El alumno adquirirá un núcleo de conocimientos básicos con una fuerte componente práctica que constituirán una base idónea para abordar una futura especialización en cualquiera de los campos de la electrónica. Se parte de la idea de que el estudiante posee los conocimientos previos de las herramientas de análisis de circuitos lineales en las asignaturas de Electricidad y Magnetismo y Teoría de Circuitos, y está familiarizado con los modelos y comportamiento circuital de los principales dispositivos electrónicos más importantes en la asignatura de Componentes y Dispositivos Electrónicos y Fotónicos. De esta manera el alumno pierde la idea del dispositivo como elemento aislado y lo estudia como elemento constitutivo de un circuito más complejo y en muchos casos de un sistema integrado. Este libro ha sido dotado de una estructura y organización adecuada que permita adquirir los conocimientos de forma lógica y ordenada. Para ello, ha sido dividido en 12 temas de acuerdo a su contenido. El tema I introduce las características eléctricas de los transistores bipolares y FET y se describen los principales circuitos de polarización. El tema 2 estudia el comportamiento de pequeña señal y frecuencias medias de los amplificadores basados en transistores así como las técnicas basadas en métodos tabulares que facilitan su resolución. El tema 3 se centra en el análisis de respuesta en frecuencia de amplificadores y modelos de alta frecuencia de los transistores que permiten determinar su ancho de banda. El tema 4 presenta los principios y ventajas de la realimentación y se describe un método sistemático que permite el análisis de las diferentes configuraciones de los amplificadores realimentados. El tema 5 introduce las fuentes de corriente como uno de los circuitos de polarización más importantes de los circuitos integrados y su utilización como cargas activas. El tema 6 aborda el amplificación diferencial y analiza amplificadores operacionales simples basados en este circuito. El tema 7 estudia las etapas de potencia que constituyen las etapas de salida de cualquier amplificador y se introducen las características de los dispositivos de potencia para aplicaciones analógicas más típicos que se pueden encontrar en el mercado. El tema 8 presenta el amplificador operacional y sus características que incluye un abundante conjunto de problemas que permite estudiar su principales aplicaciones lineales. El tema 9 estudia el amplificador operacional como comparador e introduce las familias de comparadores monolíticos más conocidas y aplicaciones prácticas de estos circuitos. El tema 10 presenta los principales osciladores sinusoidales y de relajación, temporizadores y circuitos monolíticos utilizados en la generación de señales. El tema 11 introduce los circuitos utilizados en la regulación de tensión lineal con especial énfasis en los reguladores de tensión monolíticos y sus principales aplicaciones. El tema 12 realiza una introducción a los tiristores y se analizan sus aplicaciones más típicas en el control de potencia. Al final de cada tema se incluye un conjunto de problemas significativos que ayudan a la comprensión de los aspectos teóricos procurando utilizar valores prácticos de acuerdo a las especificaciones proporcionadas por el fabricante. Por ello, el libro incluye además un apéndice con las características de los principales dispositivos electrónicos que deben ser utilizadas en la resolución de algunos problemas con objeto de adquirir una idea de

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

–I–

Electronica Básica para Ingenieros

utilidad práctica de los valores de los parámetros de los dispositivos. Por último, no puedo dejar de agradecer a Jesús García su desinteresada ayuda en la revisión de este libro y cuyas sugerencias sin duda han mejorado el contenido final del mismo. La finalidad del libro es didáctica y su edición se ha realizado sin ánimo de lucro. La versión electrónica es de acceso público en la siguiente dirección electrónica: http://grupos.unican.es/dyvci/ruizrg

Gustavo A. Ruiz Robredo Depto. de Electrónica y Computadores Facultad de Ciencias Avda. de Los Castros s/n 39005-Santander España email: [email protected]

– II –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Breve reseña histórica sobre la electrónica

Breve reseña histórica sobre la electrónica Las primeras observaciones relacionados con los fenómenos eléctricos son del tiempo de la Grecia Antigua (Tales de Mileto, Demócrito, etc...). Sin embargo, no es hasta el siglo XIX cuando se desarrollan algunas teorías que explican satisfactoriamente parte de dichos fenómenos. En 1893, Maxwell reunió las investigaciones en el campo de la electricidad y magnetismo de grandes científicos tales como Coulomb, Ampere, Ohm, Gauss, Faraday …, y publicó las reglas matemáticas que rigen las interacciones electromagnéticas. Aunque Maxwell no reconoce la naturaleza corpuscular de la corriente eléctrica, sus ecuaciones son aplicables incluso después del establecimiento de la naturaleza discreta de la carga. La predicción de la existencia de ondas electromagnéticas y su posibilidad de propagación en el espacio constituye muy probablemente la base del posterior desarrollo de las comunicaciones, y en definitiva, de la Electrónica. La Electrónica probablemente no se inicia hasta que Lorentz postuló en 1895 la existencia de cargas discretas denominadas electrones. Thompson halló experimentalmente su existencia dos años más tarde y Millikan midió con precisión la carga del electrón ya entrado el siglo XX. Hasta principios de este siglo, la Electrónica no empezó a tomar cariz tecnológico. En 1904, Fleming inventó el diodo que denominó válvula el cual consistía en un filamento caliente, emisor de electrones, situado en el vacío a una corta distancia de una placa. En función de la tensión positiva o negativa de la placa, se producía paso de corriente en una dirección. Esta válvula se empleó como detector de señales inalámbricas y vino a sustituir a los detectores de galena utilizados hasta ese momento, que eran de difícil construcción y precisaban de continuos ajustes manuales. Quizá el acontecimiento más importante en la historia primitiva de la electrónica tuvo lugar en 1906 cuando De Forest interpuso un tercer electrodo (rejilla) en una válvula de Fleming creando el tubo tríodo denominado audión. En este dispositivo, la aplicación de una pequeña tensión a la rejilla produce una alta variación de la tensión de la placa; por consiguiente, el audión fue el primer amplificador de la historia. No obstante, se necesitaron varios años para avanzar en el problema de emisión termoiónica con objeto de conseguir un elemento electrónico seguro. El desarrollo de la electrónica en ésta época está ligado al desarrollo de la radio. Basados en tubos de vacío se construyen diferentes tipos de circuitos con aplicación en las comunicaciones por radio. Con diodos y tríodos fueron diseñados los amplificadores en cascada, amplificadores regenerativos, osciladores, el receptor heterodino, entre otros. Este desarrollo de la electrónica permitió fundar la primera emisora de radiodifusión, KDKA, construida en 1920 por la Westinghouse Electric Corporation; en 1924, ya había 500 estaciones de radio en Estados Unidos. La evolución del tríodo dio lugar a técnicas de calentamiento indirecto del cátodo y a la introducción de los tetrodos, pentodos y las ampollas de vidrio en miniatura. En 1938 se encuentra disponible del primer receptor en FM después que Armstrong en 1933 desarrolló la modulación en frecuencia. La televisión en blanco y negro surgió en 1930 y la de color alrededor de la mitad de este siglo. La verdadera revolución tecnológica de la Electrónica surge con la invención de los dispositivos basados en semiconductores, y más en concreto, con la invención del transistor. Los primeros trabajos sobre semiconductores fueron comenzados por Hall en 1879 sobre el efecto que lleva su nombre. Los primeros rectificadores de unión metal-semiconductor se estudian entre 1920 y 1930, y es en 1938 cuando Shottky y Mott realizan separadamente un estudio sistemático sobre las propiedades de estos dispositivos, proponiendo la primera teoría del espacio de carga. En esta época, se realizan muchos estudios sobre semiconductores y se perfeccionan las técnicas de

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– III –

Electronica Básica para Ingenieros

crecimiento de cristales. En 1943, se obtiene la primera unión P-N sobre cristal único de silicio. En 1947, se presionaron dos sondas de hilo de oro próximas entre sí sobre una superficie de un cristal de germanio. Brattain y Bardeen se dieron cuenta que era un dispositivo amplificador naciendo así el primer amplificador de estado sólido (en forma de transistor de contacto). Sin embargo, era un transistor deficiente, de poca amplitud de banda y mucho ruido, donde además los parámetros diferían ampliamente de uno a otro dispositivo. Shockley propuso el transistor de unión para mejorar las características del transistor de punta de contacto, y completó su teoría de funcionamiento. El nuevo dispositivo tenía portadores de ambas polaridades operando simultáneamente: eran dispositivos bipolares. En 1956, Bardeen, Brattain y Shockley recibieron el premio Nobel de física por sus investigaciones. El transistor no podía ser eficiente hasta que no se dispusiese de cristales simples extraordinariamente puros. Bell Laboratories lograron formar cristales simples de germanio y silicio con impurezas muy por debajo de una parte en mil millones, y a partir de aquí, fue posible controlar el proceso de dopado de los semiconductores. Los primeros transistores de crecimiento fueron construidos en 1950, y un año después, ya se fabricaban comercialmente por RCA, Westinghouse, General Electric y Western Electric. En esta época, los componentes de estado sólido desplazaron virtualmente a las válvulas en casi todas las aplicaciones, tanto militares como comerciales. La idea inicial de construir un circuito completo de estado sólido en un bloque semiconductor fue propuesta por Dummer en 1952. No obstante, en 1958 Kilby, poco después de incorporarse a la Texas Instrument, concibió la idea de un monolítico, es decir, construir un circuito completo en germanio o silicio. El primer circuito integrado fue un oscilador por rotación de fase que se construyó empleando como material base el germanio, y sobre él, se formaban resistencias, condensadores y transistores, utilizando cables de oro para unir estos componentes. Simultáneamente, Noyce, de Fairchild Semiconductor, tuvo también la idea de un circuito monolítico en el que aisló mediante diodos p-n los distintos dispositivos, desarrolló la fabricación de resistencias e interconectó los diferentes dispositivos mediante metal vaporizado. No obstante, el primer transistor de difusión moderno fue creado por Hoerni de Fairchild en 1958 empleando técnicas fotolitográficas y utilizando los procesos de difusión antes desarrollados por Noyce y Moore. La clave de la fabricación de circuitos integrados reside en el transistor planar y la posibilidad de fabricación en masa. En 1961, Fairchild y Texas Instrument introdujeron comercialmente los circuitos integrados. Otro dispositivo que intervino en el avance espectacular de la Electrónica, aunque su desarrollo fue posterior al del transistor debido a problemas tecnológicos, es el transistor de efecto de campo. Antes de la invención de este transistor, numerosos investigadores ya habían estudiado la variación de conductividad de un sólido debido a la aplicación de un campo eléctrico. El transistor de unión de efecto de campo fue propuesto por Shockley en 1951, aunque problemas tecnológicos para lograr una superficie estable retrasaron su realización física. Estos problemas fueron solucionados al desarrollarse el proceso planar y la pasivación de la superficie con óxido de silicio (SiO2). En 1960, Kahng y Atalla, de Bell Laboratories, anunciaron el primer transistor de efecto de campo de puerta aislada. En 1962, Hofstein y Heiman emplearon la nueva tecnología MOS para fabricar un circuito integrado con más de mil elementos activos. El nuevo dispositivo MOS presentaba diversas ventajas sobre transistores bipolares y sentaba la base para el desarrollo de la alta escala de integración. Las técnicas de integración de circuitos se beneficiaron de los avances tecnológicos. Los procesos de implantación iónica y litografía permitieron realizar líneas de conexión en la oblea de silicio con anchuras del orden de micras. Además, el avance en las tecnologías de integración introdujeron los circuitos PMOS y CMOS,

– IV –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Breve reseña histórica sobre la electrónica con unas características de tiempos de propagación y potencia consumida cada vez mejores. La eficiencia, velocidad y producción han mejorado continuamente en los transistores de unión y efecto de campo, a la vez que el tamaño y el costo se ha reducido considerablemente. En poco tiempo, se pasó de construir elementos discretos a sistemas integrados con más de un millón de transistores en una sola pastilla. La evolución ha sido espectacular: así, en 1951 se fabricaron los primeros transistores discretos, en 1960 se construyeron los primeros circuitos monolíticos con 100 componentes, en 1966 estos circuitos alcanzaron 1000 componentes, en 1969 se llegó a 10000, y actualmente se están fabricando circuitos integrados con varios millones de transistores.

Microfotografía de un circuito integrado En un principio, los circuitos desarrollados para aplicaciones de comunicación utilizando tubos de vacío, fueron construidos con transistores discretos. Sin embargo, los investigadores de los años 60 se dieron cuenta que estos mismos circuitos no eran transplantables directamente a circuitos integrados y que era preciso diseñar estructuras nuevas. Esto potenció el desarrollo de nuevas estructuras tales como las fuentes de polarización desarrolladas por Widlar y a la introducción del primer amplificador operacional comercial (µA702). En 1968, los laboratorios de Fairchild presentan el popular amplificador operacional compensado internamente µA741. Otros circuitos analógicos de esta época son los comparadores, reguladores de tensión, los PLL monolíticos, convertidores analógica-digital, etc... La revolución microelectrónica introdujo una nueva industria: la computación. Esta industria surgió por la gran expansión que se produce en el campo de la electrónica digital. En 1960, Noyce y Norman introdujeron la primera familia lógica semiconductora, lógica resistencia-transistor (RTL), que sirvió de base para la construcción de los primeros circuitos integrados digitales. Seguidamente, en 1961, apareció la familia de acoplo directo (DCTL), y un año más tarde la lógica diodo transistor (DTL). En 1964, Texas Instrument presenta la lógica transistor-transistor (TTL), y la serie de circuitos integrados digitales 54/74 que han permanecido activos hasta hace poco. Motorola, en 1962 introduce la lógica de emisores acoplados (ECL) de alta velocidad y en 1968 con ésta misma lógica logra tiempos de retraso del orden del nanosegundo. En contrapartida, en 1970 se lanza la serie TTL en tecnología Shottky y en 1975 aparece la serie TTL Shottky de baja potencia con tiempos de retraso muy

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

–V–

Electronica Básica para Ingenieros

próximos a la ECL. En 1972, apareció la familia lógica de inyección integrada (IIL) cuya principal característica es su alta densidad de empaquetamiento. La electrónica digital tiene su máxima expansión con las familias lógicas basadas en el transistor MOS, debido a que su proceso de fabricación es más sencillo, permite mayor escala de integración y los consumos de potencia son más reducidos. Estas características ha dado lugar que la tecnología MOS desplace a la bipolar en la mayor parte de las aplicaciones. El proceso de miniaturización en tecnología MOS se encuentra por debajo de 1 micra aproximándose rápidamente a su límite físico. Esto ha permitido que se puedan realizar circuitos integrados que incorporan millones de dispositivos. En la década de los ochenta se introducen los circuitos digitales BiCMOS que ofrecen conjuntamente el bajo consumo de la tecnología CMOS y la velocidad de las familias bipolares a costa de una mayor complejidad y coste del proceso de fabricación. También se desarrollan circuitos de alta velocidad basados en el GaAs con retrasos del orden de decenas de picosegundos. Existen muchas expectativas en el desarrollo de esta tecnología aunque problemas de fabricación no permiten actualmente alcanzar la escala de integración que se logra con el silicio.

Paralelamente, se desarrollan teorías matemáticas para análisis y diseño de sistemas electrónicos. Particularmente, el espectacular desarrollo de las computadoras digitales se debe en gran parte a los avances conseguidos en la Teoría de Conmutación, que establece modelos matemáticos para los circuitos digitales, transformando los problemas de diseño y verificación en técnicas matemáticas muy algoritmizadas e independientes en gran medida de los dispositivos físicos. El desarrollo de la Teoría de Conmutación puede decirse que empieza con los trabajos de Shannon en 1938, en los que aplica el álgebra de Boole al análisis de circuitos relevadores. El álgebra de Boole fue desarrollado en 1854 como una concrección matemática de las leyes de la lógica de predicados estudiada por los filósofos de la época. La Teoría de Conmutación se extiende principalmente a circuitos combinacionales hasta que, a mediados de la década de los cincuenta, los trabajos de Huffman y de Moore desarrollan la teoría de los circuitos secuenciales. El carácter algorítmico de las técnicas de diseño las hace especialmente aptas para su resolución mediante computador, con lo que éste se convierte así en herramienta básica para el desarrollo de sistemas digitales en general y de nuevos computadores más potentes y sofisticados en particular. El más significativo avance de la electrónica digital es la introducción en 1971 del microprocesador, debido a la necesidad de producir un circuito estándar de propósito general y gran flexibilidad que sirviera para las calculadoras y fuera apto a otras muchas aplicaciones. En 1971, Intel introdujo en el mercado el microprocesador de cuatro bits conocido como el modelo 4004. Era una CPU completa monolítica con 45 instrucciones en tecnología PMOS con 2300 transistores. El éxito del procesador fue inmediato y su amplia difusión supusieron el comienzo de una auténtica revolución industrial. Dos años posteriores a la presentación del primer procesador, Intel desarrolla el microprocesador de 8 bits 8008 con una velocidad de 50000 instrucciones por segundo. Este continuo desarrollo de los microprocesadores ha permitido en la actualidad construir procesadores de 32 bits con altas velocidades de procesado. La evolución de los microprocesadores es actualmente muy rápida, con creciente implantación en los procesos de automatización industrial, robótica, instrumentación inteligente, y en los elementos de sociedad de consumo, automóviles, electrodomésticos, etc. La introducción de microprocesadores más potentes ha marcado un rápido desarrollo de los microcomputadores y ordenadores personales, y su implantación es cada vez más importante en el ámbito de automatización de oficinas, comunicaciones y redes informáticas.

– VI –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Breve reseña histórica sobre la electrónica

Principales fabricantes de componentes y sistemas electrónicos El propio proceso de automatización que ha permitido desarrollar el microprocesador, alcanza a la propia tecnología de los circuitos integrados. A partir de la década de los 80, las propias industrias dedicadas a la fabricación de circuitos integrados ofrecen la posibilidad de que los clientes diseñen sus prototipos. Es decir, con un soporte CAD adecuado, los diseñadores pueden acceder al diseño y verificación de sus propios circuitos, tarea reservada hasta entonces a unos pocos especialistas. Esto ha permitido que el diseño de circuitos integrados haya sido introducido en la Universidad surgiendo asignaturas y especialidades dedicadas exclusivamente a este tema. Sin embargo, la enorme complejidad de las circuitos integrados requiere cada vez herramientas de simulación y test más sofisticadas en todos los niveles de diseño. Han surgido técnicas de diseño estructurado (diseño para testabilidad) que imponen restricciones en la libertad del diseño como la única manera de simplificar la complejidad de los circuitos, y que constituyen una de las líneas de investigación donde más esfuerzo se está realizando tanto a nivel universitario como a nivel industrial.

Pentium P6 (chip derecha) y memoria caché (chip izquierda)

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– VII –

Electronica Básica para Ingenieros

– VIII –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Fabricantes Acopian Power Supplies http://www.acopian.com Actel Corporation http://www.actel.com Advanced Micro Devices (AMD) http://www.amd.com Advanced Power Technology http://www.advancedpower.com Advanced RISC Machines Inc. http://www.arm.com AKM Ssemiconductor Inc. http://www.akm.com Allegro http://www.allegromicro.com Altera http://www.altera.com/ Analog Devices http://www.analog.com Atmel http://www.atmel.com Burr-Brown http://www.burr-brown.com California Micro Devices http://www.camd.com Central Semiconductor Cop. http://www.centralsemi.com CP Clare Corp. http://www.cpclare.com Crydom http://www.crydom.com Cypress Semiconductor http://www.cypress.com Dallas Semiconductor http://www.dalsemi.com Datel http://www.datel.com Elantec http://www.elantec.com Ericsson http://www.ericsson.com Exar http://www.exar.com Fairchild Semiconductor http://www.fairchildsemi.com General Semiconductor http://www.gensemi.com Harris Semiconductor http://www.semi.harris.com Hewlett Packard http://www.hp.com Hitachi http://www.halsp.hitachi.com IDT http://www.idt.com Infineon Technologies Corp. http://www.infineon.com Intel http://www.intel.com International Rectifier http://www.irf.com ITT semiconductors http://www.intermetall.de Lattice

I.S.B.N.:84-607-1933-2

Depósito

http://www.latticesemi.com Linear Technology http://www.linear-tech.com Linfinity http://www.linfinity.com Lucent Technologies http://www.lucent.com Maxim http://www.maxim-ic.com Micrel Semiconductor http://www.micrel.com Microsemi http://www.microsemi.com Mitsubishi Semiconductors http://www.mitsubishichips.com Mitel Semiconductor http://www.semicon.mitel.com Miteq http://www.miteq.com Motorola http://www.mot-sps.com National Semiconductor http://www.nsc.com NEC http://www.nec.com Oki semiconductors http://www.okisemi.com Ohmite http://www.ohmite.com Philips semiconductors http://www.semiconductors.philips.com Power Innovations http://www.powinv.com Quality Semiconductor, Inc. http://www.qualitysemi.com Recton http://www.rectron.com RFM http://www.rfm.com RFMD http://www.rfmd.com RICOH http://www.ricoh.co.jp/LSI/english Lessey Semiconductors Inc. http://www.gpsemi.com Samsung Semiconductor http://www.samsung.com Sanrex http://www.sanrex.com SEI http://www.sei-europe.com Seiko http://www.seiko.com Semikron http://www.semikron.com Semitron http://www.semitron.com SGS-Thomson Microelectronics http://www.st.com Sharp http://www.sharp.co.ip Siemens semiconductors http://www.siemens.de

Legal:SA-138-2001

– IX –

Electronica Básica para Ingenieros

Sony http://www.sony.com Sony Electronics http://www.sony.co.jp Ssi1 http://www.ssi1.com Standard Microsystems (SMC) http://www.smc.com Supertex http://www.supertex.com Telcom http://www.telcom-semi.com Temic Seiconductors http://www.temic-semi.com Texas Instruments http://www.ti.com Toshiba Semiconductor http://www.toshiba.com/ Unitrode http://www.unitrode.com Vishay http://www.vishay.com Westcode http://www.westcode.com Xicor, Inc. http://www.xicor.com Xilinx, Inc http://www.xilinx.com Zilog http://www.zilog.com

–X–

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 1

TEMA 1 Características del transistor bipolar y FET: Polarización

1.1.- Introducción El transistor es un dispositivo que ha originado una evolución en el campo electrónico. En este tema se introducen las principales características básicas del transistor bipolar y FET y se estudian los modelos básicos de estos dispositivos y su utilización en el análisis los circuitos de polarización. Polarizar un transistor es una condición previa a muchas aplicaciones lineales y no-lineales ya que establece las corrientes y tensiones en continua que van a circular por el dispositivo. C VCB

E IC

VEB

IE

VCE

B

VEC

B

IB

IB

IE

VBE

IC

VBC

E a)

b)

Figura 1.1. Símbolos y sentidos de referencia para un transistor bipolar a) NPN y b ) PNP.

1.2.- Corrientes en un transistor de unión o BJT Un transistor bipolar de unión está formado por dos uniones pn en contraposición. Físicamente, el transistor está constituido por tres regiones semiconductoras -emisor, base y colector- siendo la región de base muy delgada (< 1µm). El modo normal de hacer operar a un transistor es en la zona directa. En esta zona, los sentidos de las corrientes y tensiones en los terminales del transistor se muestran en la figura 1.1.a para un transistor NPN y en la figura 1.1.b a un PNP. En ambos casos se verifica que I E = IB + IC

(1.1)

y VCE = VCB + VBE en transistores NPN   VEC = VEB + VBC en transistores PNP

(1.2)

Ebers y Moll desarrollaron un modelo que relacionaba las corrientes con las tensiones en los terminales del transistor. Este modelo, conocido como modelo de Ebers-Moll, establece las siguientes ecuaciones generales que,

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

–1–

Electronica Básica para Ingenieros

para un transistor NPN, son: I E = I ES

(e

VBE / VT

I C = α F I ES

(e

(e V − 1) − I CS (e V

)

− 1 − α R I CS

VBE / VT

BC

/ VT

BC

/ VT

) − 1) −1

(1.3)

donde IES y ICS representan las corrientes de saturación para las uniones emisor y colector, respectivamente, α F el factor de defecto y α R la fracción de inyección de portadores minoritarios. En un transistor bipolar PNP, las ecuaciones de Ebers-Moll son: I E = I ES

(e

VEB / VT

I C = α F I ES

(e

(e V − 1) − I CS (e V

)

− 1 − α R I CS

VEB / VT

CB

/ VT

CB

/ VT

) − 1) −1

(1.4)

Para un transistor ideal, los anteriores cuatro parámetros están relacionados mediante el teorema de reciprocidad α F I ES = α R I CS

(1.5)

REGION DIRECTA VCB≈0 V IB4 IB3 LINEAL

RUPTURA

IC

SATURACION

Valores típicos de estos parámetros son: α F =0.99, α R=0.66, IES=10-15A y ICS=10-15A .

IB2 IB1

CORTE VCE Figura 1.2. Zonas de operación de un transistor en la región directa.

Unión de emisor Directa Inversa Inversa Directa

Unión colector Inversa Directa Inversa Directa

Modo de operación Activa directa Activa inversa Corte Saturación

Tabla 1.1. Principales modos de operación de un transistor bipolar.

1.3.- Modos de operación de un transistor bipolar En general, los transistores bipolares de circuitos analógicos lineales están operando en la región activa directa. En esta región existe cuatro zonas de operación definidas por el estado de las uniones del transistor

–2–

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 1 (Tabla 1.1): saturación, lineal, corte y ruptura; estas zonas se indican claramente en la figura 1.2 que representa las zonas de operación de un transistor. A continuación se describe las características del transistor en estos modos de operación considerando el transistor NPN únicamente; similar resultado puede ser aplicado a transistores PNP.

• Región activa lineal En la región activa lineal, la unión emisor-base está directamente polarizada y la unión base-colector inversamente polarizada; la VBE está comprendida entre 0.4 V y 0.8 V (valor típico de 0.7 V) y la VBC > 100mV. En estas condiciones, las ecuaciones de Ebers-Moll se pueden aproximar a I E = I ESe VBE / VT + α R I CS I C = α F I ESe VBE / VT + I CS

(1.6)

Operando con estas ecuaciones, se obtiene una relación entre ambas intensidades de forma que I C = α F I E + I CO

(1.7)

donde I CO = I CS (1 − α F α R )

(1.8)

Sustituyendo la ecuación 1.1 en 1.7, resulta I C = β F I B + (β F + 1)I CO

(1.9)

siendo βF =

αF 1 − αF

(1.10)

ßF , es la ganancia en corriente en continua del transistor que en las hojas de características del fabricante se representa por hFE. Este parámetro es muy importante en un transistor de unión y define la relación entre las corrientes de colector y base. Al ser ICO una corriente muy baja, el segundo término de la ecuación (1.9) puede ser despreciado frente al primero. Como resultado, se obtiene una relación muy utilizada para analizar transistores que operen en esta región I β F = h FE ≈ C IB

(1.11)

La ecuación (1.11) indica que en la región activa lineal la relación entre las corrientes de colector y base es constante. Sin embargo, en la práctica la hFE de los transistores varía hasta en un 500% debido principalmente a tres factores: 1) Proceso de fabricación. Los transistores sufren variaciones en el proceso de fabricación que modifican sus características. El fabricante asigna un valor típico (typ) a ese transistor con un rango de valores comprendido entre un máximo (max) y un mínimo (min). Por ejemplo, el BC547B tiene, para una IC=2mA, una hFE(min)=200, hFE(typ)=290 y hFE(max)=450. 2) Corriente de colector. La hFE varía también con la corriente de colector. El fabricante proporciona curvas de características que permiten obtener la hFE para diferentes IC. En la figura 1.3 se muestra una de estas curvas

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

–3–

Electronica Básica para Ingenieros

Figura 1.3. Variación de hFE con IC.

Figura 1.4. Variación de hFE con la temperatura.

que incluye el valor típico de la hFE con un rango de valores máximo y mínimo. 3) Temperatura. La dependencia de la hF E con la temperatura se puede observar en las gráficas que proporciona el fabricante para tal fin. En la figura 1.4 se describe diferentes curvas normalizadas a 25º de hFE para temperaturas de -55ºC y 175ºC.

• Región de corte En la región de corte las uniones de emisor y colector están polarizadas en inversa; la VBE y la VBC tienen tensiones inferiores a 100mV. En estas condiciones, las ecuaciones de Ebers-Moll pueden ser simplificadas a: I E = − I ES + α R I CS I C = −α F I ES + I CS

(1.12)

Estas corrientes son extremadamente bajas y pueden ser despreciadas; a efectos prácticos se puede considerar al transistor como si no existiese. Sin embargo, en muchos circuitos resulta interesante establecer cuando se dan las condiciones de conducción de un transistor, es decir, fijar la frontera entre la región de corte y lineal. Esta frontera no es clara y el transistor pasa de una región a otra de una manera gradual. Es decir, el transistor está en la región lineal cuando tiene corrientes significativas en sus terminales y está

–4–

Figura 1.5. Curva de IC con VBE.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 1 en corte cuando esas corrientes son muy bajas. Normalmente, se asigna una VBE umbral (VBEγ ) a partir de la cual las corrientes tienen un valor suficientemente alto; esta VBEγ suele estar comprendida entre 0.4 y 0.5 V. En la figura 1.5 se muestra gráficamente la relación entre la VBE y la IC en donde se puede observar como por debajo de 0.58 V (typ) la corriente de colector es de bajo valor (0 VT>0

VGS> R D + rd y µ >> 1

Fuente común con resistencia de fuente

RG

Z o = Z© o || R D

io

RS

vi

Zi = RG

AV = −

vo rd

vgs

RG RG

µR G R D + rd

Z© o = rd ;

Fuente común

RD

AI = −

µR D R D + rd

r + RD Z i = R G || d 1+ µ Z© o = rd Zo = Z©o R D AV =

rd

vgs gm•vgs Zo' RS

io vo

Drenador común

1 R S + rd 1+ µR S

Zi = RG Z© o =

rd 1+ µ

Z o = Z© o || R S

Tabla 2.5. Análisis de las configuraciones básicas de los amplificadores JFET y MOSFET.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 39 –

Electronica Básica para Ingenieros

impedancia de salida de la última etapa. La expresión de la ganancia del amplificador, teniendo en cuenta que vi=vi1, vo1=vi2, vo2=vi3 y vo3=vo, es →

EB3 R L EB1 → EB2 EB2 → EB3 64 47448 644 7448 64 47448 vo vo1 vo2 vo Z i2 Z i3 RL AV = = = A V1 A V2 A V3 vi v i v i 2 v i3 Z i 2 + Z o1 Z i3 + Z o2 R L + Z o3

(2.35)

La ecuación 2.35 tiene varios términos. El primero indica la adaptación de impedancias entre la etapa básica 1 y la 2, el segundo entre la 2 y la 3, y el último entre la 3 y la resistencia de carga. Un buen amplificador en tensión debe tener, además de altos valores de AV1, AV2 y AV3, un acoplo de impedancias adecuado para que las fracciones de la ecuación 2.35 no reduzcan la ganancia de tensión a un valor muy bajo. Para ello, es condición necesaria que se verifique Zi2>>Zo1, Zi3>>Zo2 y RL>>Zo3. Extrapolando esta condición se puede decir que un amplificador de tensión ideal debe verificar que AV→∞, Zi→∞ y Zo→0. Esta misma conclusión se obtiene si se analiza el circuito de entrada de forma que la ganancia en tensión referido al generador vs viene dada por v Z i1 A VS = o = AV vs Z i1 + R S

(2.36)

La ecuación 2.36 indica que para evitar una fuerte reducción en esta ganancia es necesario que Zi1>>RS . Nótese que si RS >> Zi1 entonces la AVs→0. Un análisis similar se puede realizar a un amplificador multietapa de la figura 2.21 basado en modelos equivalentes de corriente de las etapas básicas. Su impedancia de entrada es Zi=Zi1 y de salida Zo=Zo3. La expresión de la ganancia en corriente del amplificador, teniendo en cuenta que ii=ii1, io1=ii2, io2=ii3 y io3=io, es →

EB3 R L 1 → EB2 EB2 → EB3 6EB 44 744 8 64 4744 8 64 4744 8 i o i o1 i o2 i o Z o1 Z o2 Z o3 AI = = = A I1 A I2 A I3 ii i i i i 2 i i3 Z i 2 + Z o1 Z i3 + Z o2 R L + Z o3

(2.37)

i RS AIS = o = AI is Z i1 + R S

(2.38)

y referida a is,

Un buen amplificador en corriente debe tener, además de altos valores de AI1, AI2 y AI3, un acoplo de impedancias adecuado. Para ello, es condición necesaria que se verifique Zi21, la ecuación 4.2 se puede simplificar en

Af

A 1 = ˚ ˚A >>1 ˚ A ≈

(4.5)

Los peores enemigos de la estabilidad suelen ser los elementos activos (transistores). Si la red de realimentación contiene solamente elementos pasivos estables se logra una alta estabilidad si se verifica la ecuación 4.5. 4.2.2.- Reducción de la distorsión La realimentación negativa en amplificadores reduce las características no lineales del amplificador básico y, por consiguiente, reduce su distorsión. Como ejemplo, en la figura 4.2.a se muestra la característica de transferencia en tensión no-lineal de un amplificador que presenta dos ganancias A1 y A2. La aplicación de una realimentación negativa reduce fuertemente esa distorsión tal como se describe en la figura 4.2.b. Más aún, si se verifica ßA1,ßA2>>1, entonces la ecuación 4.5 indica que la distorsión puede ser eliminada al ser independiente de la ganancia del amplificador. Xo

Xo A2f

A2 A1 A1

A1f A1f

Xi

Xs

A2f

A2 a)

b)

Figura 4.2. a) VTC del amplificador básico. b ) VTC del amplificador realimentado.

4.2.3.- Producto ganancia-ancho de banda Una de las características más importantes de la realimentación es el aumento del ancho de banda del amplificador que es directamente proporcional al factor de desensibilización 1+ßA. Para demostrar esta característica, consideremos un amplificador básico que tiene una frecuencia de corte superior ƒH. La ganancia de este amplificador se puede expresar como (ver apartado 3.6 del tema 3) A=

Ao 1 + j ƒ / ƒH

(4.6)

siendo Ao la ganancia a frecuencias medias y ƒ la frecuencia de la señal de entrada. Sustituyendo (4.6) en la ecuación general (4.2) de un amplificador realimentado se obtiene Ao A of 1 + j ƒ / ƒH = Af = Ao 1 + j ƒ / ƒH 1+ ˚ 1 + j ƒ / ƒH

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

(4.7)

– 63 –

Electronica Básica para Ingenieros

siendo Aof la ganancia a frecuencias medias del amplificador realimentado y ƒHf su frecuencia de corte superior, de forma que A of =

Ao 1 + ˚ Ao

y

ƒ Hf = ƒ H (1 + ˚A o ) (4.8)

Se comprueba que la ganancia del amplificador realimentado a frecuencias medias (Aof) es igual a la ganancia de amplificador básico a frecuencias medias (Ao) dividida por 1+ßAo. Asimismo, la frecuencia de corte del amplificador realimentado (ƒHf) es igual a la frecuencia de corte del amplificador básico (ƒH) multiplicado 1+ßAo. De la misma manera, un amplificador realimentado, cuyo amplificador básico tenga una frecuencia de corte inferior ƒL, tiene una frecuencia de corte inferior ƒLf definida por ƒ Lf =

ƒL + 1 ( ˚A o )

(4.9)

En el caso de verificar que ƒH>>ƒL, y por consiguiente ƒHf>>>>ƒLf, el producto ganancia ancho de banda no se ha modificado por la presencia de la realimentación, es decir,

A of ∑ƒ Hf = A o ∑ ƒ H = Cte.

(4.10)

Las ecuaciones 4.8 y 4.9 quedan reflejadas en la gráfica de la figura 4.3. Sin realimentación, el ancho de banda es ƒH-ƒL y con ella es ƒHf-ƒLf; se puede observar claramente que ƒHf-ƒLf > ƒH-ƒL, luego se aumenta el ancho de banda. Sin embargo, este aumento es proporcional a la disminución de la ganancia del amplificador realimentado (Aof) . Por ejemplo, si a un amplificador con una Ao=1000 con una ƒH=200kHz se le introduce una realimentación tal que 1+Aoß=20, entonces su ƒHf aumenta hasta 4MHz aunque su ganancia disminuye a Aof=50. A Amp. básico

Ao Ao 2

Amp. realimentado

Aof Aof 2 ƒLf

ƒL

ƒH

ƒHf

ƒ (escala Log)

Figura 4.3. Respuesta en frecuencia de un amplificador sin y con realimentación.

4.3.- Clasificación de los amplificadores La aplicación de la teoría de realimentación permite obtener cuatro tipos de modelos equivalentes de amplificadores: amplificador de tensión, amplificador de corriente o intensidad, amplificador de transconductancia y amplificador de transresistencia. Esta clasificación está basada en la magnitud de las impedancias de entrada y salida del amplificador en relación con las impedancias de la fuente y de carga respectivamente. Estos modelos

– 64 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4 son equivalentes entre sí y están relacionados a través de unas ecuaciones que se van a describir a continuación.

• Modelo equivalente en tensión. La figura 4.4 muestra el modelo equivalente en tensión de un amplificador. Este modelo es adecuado cuando Z i >> R S Z o R L

(4.13)

ii RS is

vi

io

Zo

Zi

vo

RL

Ai ii

Figura 4.5. Modelo equivalente en corriente o intensidad.

El amplificador de corriente ideal se caracteriza por Zi=0 y Zo=∞. Las características de transferencia entre la entrada y salida sin resistencia de carga (Ai) y con resistencia de carga (AI) se definen como i Ai = o i i R →0 L

y AI =

Zo Ai R L + Zo

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

(4.14)

– 65 –

Electronica Básica para Ingenieros

La relación entre Ai y Av, y AI y AV es Z Av = Ai o Zi

y AV = AI

RL Zi

(4.15)

• Modelo equivalente de transresistencia. La figura 4.6 se muestra el modelo equivalente en transresistencia de un amplificador. Este modelo es adecuado cuando Z i R S Z o >> R L

(4.19)

El amplificador de transconductancia ideal se caracteriza por Zi=∞ y Zo=∞. Las características de transferencia entre la entrada y salida sin resistencia de carga (Gm) y con resistencia de carga (GM) se definen como i Gm = o v i R →0 L

– 66 –

y GM =

Zo Gm R L + Zo

(4.20)

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4

La relación entre la Gm y Ai, y GM y AI es 1 i i Gm = o = o = vi R →0 i i Z i R →0 Z i L L

io A = i ii R →0 Zi L

AI Zi

(4.21)

ii

RS

Zi vs

y GM =

io

Zo

vi

vo

RL

Gmvi

Figura 4.7. Modelo equivalente de transconductancia.

4.4.- Configuraciones básicas de los amplificadores realimentados Un amplificador es diseñado para responder a tensiones o corrientes a la entrada y para suministrar tensiones o corrientes a la salida. En un amplificador realimentado, el tipo de señal muestreada a la salida (corriente o tensión) y el tipo de señal mezclada a la entrada (tensión o corriente) dan lugar a cuatro tipos de topologías: 1) realimentación de tensión en serie o nudo-malla o nudo-serie, 2) realimentación de corriente en serie o malla-malla o malla-serie, 3) realimentación de corriente en paralelo o malla-nudo o malla-paralelo, y 4) realimentación de tensión en paralelo o nudo-nudo o nudo-paralelo. MUESTREO V en serie (A V) V paralelo

V en p aralelo (R

MEZCLADO V serie

M)

I serie

) rie (G M

e I en s

I paralelo

I en paralelo (AI) Figura 4.8. Topologías de amplificadores realimentados.

En la figura 4.8 se indica gráficamente las cuatro posibles topologías en función de la señal muestreada a la salida y la señal mezclada en la entrada. Además, cada una de las topologías condiciona el tipo de modelo de pequeña señal utilizado para el amplificador básico. Una realimentación V en serie utiliza el modelo equivalente de tensión (AV) del amplificador, una realimentación V en paralelo el modelo de transresistencia (RM), una realimentación I en serie el de transconductancia (GM) y una realimentación I en paralelo el de corriente (AI). Una de las dificultades más importantes que surgen en el análisis de amplificadores realimentados es identificar correctamente la topología o tipo de amplificador realimentado. Un error en esta fase inicial origina un incorrecto análisis del circuito. La figura 4.9 describe dos estructuras típicas de muestreo de la señal de salida. En el muestreo de tensión o paralelo o nudo (figura 4.9.a) la red de realimentación se encuentra conectada directamente al nudo de salida. En el muestreo de corriente o serie o malla (figura 4.9.b) se realiza aprovechando

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 67 –

Electronica Básica para Ingenieros

la propiedad de que en un transistor en la región lineal la intensidad de colector y emisor son prácticamente idénticas. De esta manera, el muestreo de la corriente de salida (io) se realiza a través de la corriente de emisor (ie) del transistor de salida (ie~-io). VCC VCC

RL

RL

vo io

vo

ie≅–io

red realimentación

RE

red realimentación

a) b) Figura 4.9. Estructuras típicas para muestrear la señal de salida de un amplificador realimentado: a) muestreo tensión o paralelo y b ) muestreo corriente o serie. VCC

VCC

RC

isi is

RS

RC

ii

RS

if

+ vs

vsi

vi vf

ii=isi-if

red realimentación

red realimentación

vi=v si-vf

a) b) Figura 4.10. Estructuras típicas para mezclar la señal de entrada de un amplificador realimentado: a) corriente o paralelo y, b ) compensación de tensión o serie.

En la figura 4.10 se indican dos estructuras típicas que permiten mezclar la señal de entrada con la señal de la red de realimentación. En la estructura de corriente o nudo o paralelo (figura 4.10.a) la red de realimentación mezcla la corriente de entrada (isi) con la corriente realimentada (if) de forma que la corriente de entrada al amplificador básico es ii=isi-if. En la estructura de tensión o malla o serie (figura 4.10.b) la red de realimentación mezcla la tensión de entrada (vsi) con la tensión realimentada (vf) de forma que la tensión de entrada al amplificador básico es vi=vsi-vf.

4.5.- Realimentación de tensión en serie En la figura 4.11.a se muestra la topología de un amplificador realimentado con muestreo de tensión y mezclado de tensión o serie, es decir, se trata de un amplificador realimentado de tensión en serie. El amplificador básico tiene modelo equivalente en tensión constituido por zi, zo y av. La red de realimentación se modela a través de la red bipuerta (figura. 4.11.b) constituido por los parámetros Z1f, Z2f y ß que se obtienen al aplicar las

– 68 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4 ecuaciones de la figura 4.11.c. Este modelo bipuerta no incluye el parámetro de transferencia entrada→salida ya que se aplican las suposiciones descritas en el apartado 2; en este caso la señal de salida se transmite a la entrada a través de la red de realimentación y no viceversa. Normalmente, es imposible separar el amplificador básico de la red de realimentación al formar un único circuito. En este caso, se construye el amplificador básico ampliado en el cual se incorpora los parámetros Z1f y Z2f al amplificador básico tal como se muestra el circuito de la figura 4.12. A continuación se van a analizar y extraer las ecuaciones de comportamiento del un amplificador realimentado de la figura 4.12.

is

Amp. de tensión

Zif

RS

+

zi

vi

Zof

Z'of io

zo av vi

vo

RL

Zsf + vsi

vs

iof Z2f

+ vif

Z1f

ßvo

vo

Realimentación V en serie a)

iif

v Z2f = o i of i = 0 if

iof Z2f

+ Z1f

vif

v Z1f = if i if v = 0 o

vo

ßvo

v ˚ = if vo i = 0 if

Realimentación V en serie b) Figura 4.11.

c)

Topología ideal de un amplificador realimentado de tensión en serie. a) amplificador realimentado, b ) y c ) modelo bipuerta de la red de realimentación.

is

Amp. de tensión ampliado

Zif

RS

Zof i' o

vi

+

Zi

Zo Av vi

Z'of io

RL

vo

Zsf + vs

vsi + vf

vo ßvo Realimentación V en serie ideal

Figura 4.12. Nueva topología de un amplificador realimentado de tensión en serie.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 69 –

Electronica Básica para Ingenieros

• Impedancia de entrada. La impedancia de entrada del amplificador realimentado es Zif=vsi/ii y Zsf=Rs+Zif. Esta relación se obtiene fácilmente analizando el circuito equivalente de la figura 4.12 que permite extraer las siguientes ecuaciones vsi = v i + v f v = i Z  i i i v f = ˚v o vo RL  A V = v = A v R + Z i L o 

(4.22)

Resolviendo (4.22) se comprueba que v Z if = is = Z i (1 + ˚A V ) ii

(4.23)

siendo A v = Lim A V R L →∞

(4.24)

Luego la impedancia de entrada de un amplificador realimentado con tensión en serie aumenta la impedancia de entrada del amplificador básico en (1+ßAV).

• Ganancia en tensión. La ganancia en tensión del amplificador realimentado se define AVf=vo/vsi y AVsf=vo/vs. Esta relación se obtiene fácilmente resolviendo las siguientes ecuaciones  vsi = v i + v f  v f = ˚v o vo RL  A V = v = A v R + Z i L o 

(4.25)

resultando que v AV A Vf = o = vsi 1 + ˚A V

v Z if y A Vsf = o = A Vf vs Z if + R S

(4.26)

• Impedancia de salida. La impedancia de salida Zof y Z’of se define v Z of = ©o io v = 0 s

y Z© of = Z of || R L (4.27)

La expresión de estas impedancias se obtienen resolviendo Zi ˚v o Z i + Rs vo = i© o Z o + A v vi vi = ±

– 70 –

para vs = 0 (4.28)

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4

cuyo resultado es Z of =

Zo Zi 1+ ˚A v Z i + RS

o Z of =

Zo si R S = 0 1 + ˚A v (4.29)

De forma que Z© of = Z of || R L =

Z of R L Z o || R L = Z of + R L 1 + Z i ˚A V Z i + Rs

o Z© of =

Z o || R L si R S = 0 1 + ˚A V (4.30)

en donde Av y AV están relacionadas por la ecuación 4.25. Luego la impedancia de salida (Zof) de un amplificador realimentado con tensión en serie reduce la impedancia de salida (Zo) del amplificador básico.

4.5.1.- Ejemplo de un amplificador realimentado V en serie Los conceptos teóricos desarrollados en los anteriores apartados van a ser aplicados en el análisis del amplificador realimentado de la figura 4.13. Se pretende determinar la amplitud de la tensión de salida vo para la tensión de entrada vs=10mV senwt. Se trata de un amplificador básico de dos etapas que tiene una red de realimentación constituida por las resistencias Rf1 y Rf2. El tipo de realimentación es tensión en serie. VCC R L1 R B3

R B1

RS

vo

C1 C1

Q1

+ vs

R L2

Q2

R B4

R B2 R E1

R E2

C2

C2 R f2

R f1

VCC=25 V R S=600Ω R B1 =150kΩ R B2 =47kΩ R L1=10kΩ R E1=4.7kΩ R f1 =100Ω R f2 =4.7kΩ R B3 =47kΩ

R B4 =33kΩ R L2=4.7kΩ R E2=4.7kΩ C 1 =5µF C 2 =50µF hie =1.1kΩ hfe=50 hre=h oe =0

C1

Figura 4.13. Amplificador realimentado de V en serie.

iif vif

iof

R f2

vo

R f1

Red de realimentación

v = R f1 + R f 2 = 4.8kΩ Z2f = o i of i = 0 if v = R f1 || R f 2 = 98Ω Z1f = if i if v = 0 o v R f1 = = 0.0208 ˚ = if vo i = 0 R f1 + R f 2 if

Figura 4.14. Parámetros de la red de realimentación.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 71 –

Electronica Básica para Ingenieros

• Análisis de la red de realimentación. La inserción de una red de realimentación constituida por resistencias produce necesariamente una modificación de las características en el amplificador básico. Para estudiar este efecto, se obtiene en primer lugar el modelo bipuerta de la red de realimentación. En la figura 4.14 se describe los parámetros de la red de realimentación: ß constituye el factor de realimentación y Z1f y Z2f son las impedancias equivalentes de entrada y salida.

• Amplificador básico ampliado. En la figura 4.15 se indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias de entrada y salida (Z1f, Z2f) de la red de realimentación. Por ello, a este circuito se le denomina amplificador básico ampliado descrito en la topología del circuito de la figura 4.12. La realimentación ha sido eliminada haciendo ß=0 y, por consiguiente, anulando la fuente de tensión dependiente de la tensión de salida vo; el amplificador básico ampliado no tiene realimentación. Además, RB1 y RB2 aunque sean resistencias de polarización de Q1 no pertenecen al amplificador básico. De esta manera, el circuito de entrada está constituido por el equivalente Thevenin de RS , RB1, RB2 y vs.

Zo Zi R'S

R© L = R L1 || R B3 || R B4 = 6.7 kΩ

Q2

Q1

+

R© S = R S || R B1 || R B2 = 0.59 kΩ v© s=

vo

Z2f

v's

Z1f

R B1 || R B2 vs ≅ vs R S + R B1 || R B2

R L2

R'L

Amplificador ampliado sin realimentación Figura 4.15. Amplificador básico ampliado sin realimentación.

El modelo equivalente en tensión del amplificador básico ampliado es: Z i = h ie1 + (1 + h fe1 )Z1f = 6.1kΩ Z o = Z 2 f = 4.8kΩ Av =

h fe1R© h ie 2 Z L h fe 2 2 f = 1690 © h ie1 + (1 + h fe1 )Z1f h ie 2 + R L h ie 2

AV =

R L2 A v = 835 Zo + R L2

• Análisis del amplificador realimentado. Las características del amplificador realimentado se obtienen utilizando las ecuaciones 4.23, 4.26, 4.29 y 4.30: Z if = Z i (1 + ˚A V ) = 112 kΩ Z of =

– 72 –

Zo = 145Ω Zi 1+ ˚A v Z i + R© S

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4 Z© of = Z of || R L = 140Ω AV A Vf = = 45.4 1 + ˚A V A Vsf =

Z if A Vf ≈ A Vf = 45.4 Z if + R© S

Luego, el dato que se pide en este problema es vo=AVsfv´s≈AVfvs=45.4•10 mV= 0.454 V (amplitud).

4.6.- Realimentación de corriente en paralelo En la figura 4.16.a se muestra la topología de un amplificador realimentado con muestreo de corriente y mezclado de corriente o paralelo, es decir, se trata de un amplificador realimentado de corriente en paralelo. Similar al desarrollo del anterior apartado, con el amplificador (zi, zo y ai) y la red de realimentación (figura 4.16.b) se construye el amplificador básico ampliado (Zi, Zo y Ai) tal como se muestra el circuito de la figura 4.17 que incluye el efecto de la realimentación a través de la fuente dependiente ßio. A continuación se van a analizar y extraer las ecuaciones de comportamiento del amplificador realimentado de la figura 4.17.

Zsf

isi

is

Amp. de corriente

Zif

Zof

Z'of io

ii

zo

zi

RS

vo RL

ai ii iif Z2f ßio

Z1f

vof

Realimentación I en paralelo

io

a)

iif

v Z 2 f = of io v = 0 if

io Z2f

vif

Z1f

ßio

vof

Realimentación I en paralelo b) Figura 4.16.

v Z1f = if i if i = 0 o i ˚ = if io v = 0 if c)

Topología ideal de un amplificador realimentado de I en paralelo. a) Amplificador realimentado, b ) y c ) modelo bipuerta de la red de realimentación.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 73 –

Electronica Básica para Ingenieros

Zsf

is

isi

Zof

Amp. de corriente ampliado

Zif

i' o ii

Zo

Zi

RS

io

v'o

Ai ii

Z'of vo RL

if io

ßio Realimentación I en paralelo ideal Figura 4.17. Nueva topología de un amplificador realimentado de I en paralelo.

• Impedancia de entrada. La impedancia de entrada del amplificador realimentado es Zif=vi/isi y Zsf=RS +Zif. Esta relación se obtiene resolviendo las siguientes ecuaciones isi = i i + i f v = i Z  i i i i f = ˚i o  io Zo A I = = A i ii R L + Zo 

(4.31)

v Zi Z if = i = isi (1 + ˚A I )

(4.32)

De forma que

siendo A i = Lim A I R L →0

(4.33)

Luego la impedancia de entrada de un amplificador realimentado con I en paralelo reduce la impedancia de entrada del amplificador básico en (1+ßAI).

• Ganancia en corriente. Se define Aif=io/isi y AIsf=io/is. Esta relación se obtiene fácilmente resolviendo las siguientes ecuaciones  isi = i i + i f  i f = ˚i o io Zo  A I = i = A i R + Z i L o 

(4.34)

resultando que i AI A If = o = isi 1 + ˚A I

– 74 –

i Rs y A Isf = o = A If is Z if + Rs

(4.35)

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4

• Impedancia de salida. Las impedancias de salida Zof y Z’of se definen v© Z of = ©o io i = 0 s

y Z© of = Z of || R L (4.36)

Las expresiones de estas impedancias se obtienen resolviendo las siguientes ecuaciones i = ± R S i = ± R S ˚i f o i Z i + RS Z i + RS  © i o = − i o v© = A i + i© Z i i o o  o 

(

para is = 0

)

(4.37)

cuyo resultado es   RS Z of = Z o 1 + ˚A i  Z i + RS  

o Z of = Z o (1 + ˚A i ) si R S = 0 (4.38)

De forma que RS ˚A i Z i + RS © Z of = Z of || R L = Z o || R L RS 1+ ˚A I Z i + RS 1+

o Z© of = Z o || R L

1 + ˚A i si R S = 0 1 + ˚A I (4.39)

Luego la impedancia de salida (Zof) de un amplificador realimentado con I en paralelo aumenta la impedancia de salida (Zo) del amplificador básico. 4.6.1.- Ejemplo de un amplificador realimentado I en paralelo En la figura 4.18 se muestra el circuito equivalente de pequeña señal de un amplificador realimentado I en paralelo. Se va a aplicar la teoría de realimentación para calcular la ganancia en tensión AVsf= vo/vs y la impedancia Zs. R L1

R L2 io

RS Zs

Q1

vo

Q2

ie≈-i o

+ vs R f1

R f2

R S=1.2kΩ R L1=3kΩ R L2=500Ω R f1 =1.2kΩ R f2 =50Ω hie =1.1kΩ hfe=50 hre=h oe =0

Figura 4.18. Circuito equivalente de pequeña señal de un amplificador realimentado de I en paralelo.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 75 –

Electronica Básica para Ingenieros

• Análisis de la red de realimentación. Se obtiene el modelo equivalente de la red de realimentación aplicando las ecuaciones de la figura 4.19. Es importante destacar que la red de realimentación no muestrea directamente la io, sino que utiliza la propiedad del transistor bipolar por la cual ie≈–io al despreciarse la corriente de base frente a la de colector. Luego, el parámetro de realimentación ß debe ser referido a io. v = R f1 || R f 2 ≅ R f 2 = 50Ω Z 2 f = of ie v =0 if iif vif

v = R f1 + R f 2 = 1.25kΩ Z1f = if i if i = 0 e

ie=–io R f1

vof

R f2

i Rf 2 =− = −0.04 ˚ = if ie v =0 R f 2 + R f1 if Pero referida a i o

Red de realimentación

i i Rf 2 = − if =+ ˚ = if = 0.04 ie V =0 io v = 0 R f 2 + R f1 if if Figura 4.19. Parámetros de la red de realimentación.

• Amplificador básico ampliado. La figura 4.20 indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z1f, Z2f) de la red de realimentación. Además, se utiliza el equivalente Norton del circuito de entrada por compatibilidad con el modelo equivalente en corriente que se va a obtener a continuación. Los parámetros del modelo equivalente en corriente del amplificador básico ampliado de la figura 4.20 son Zo = ∞ Z i = Z1f || h ie1 = 585Ω R L1 Z1f = 600 R L1 + h ie1 + (1 + h fe1 )Z 2 f h ie1 + Z1f al ser Z o = ∞

A i = h fe1h fe 2 AI = Ai

Zo

Zi

Q2

Q1 v is = s Rs

Z1f

Rs

vo

R L1

Z2f

io R L2

Amplificador básico ampliado Figura 4.20. Amplificador básico ampliado sin realimentación.

• Análisis del amplificador realimentado. Las características del amplificador realimentado se obtienen utilizando las ecuaciones 4.32, 4.35, 4.38 y 4.39:

– 76 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4 Z if =

Zi = 23.4Ω 1 + ˚A I

Z of = ∞ y Z© of = R L 2 = 500Ω AI A If = = 24 1 + ˚A I Una vez calculado la AIf, se obtiene la AVsf mediante la ecuación 4.15: A Vf = A If A Vsf =

R L2 = 512.8 Z if

Z if A Vf = 9.8 Z if + R S

Zs = R S + Z if = 1223.4Ω y la Zs Zs = R S + Z if = 1223.4Ω

4.7.- Realimentación de tensión en paralelo En la figura 4.21.a se muestra la topología de un amplificador realimentado con muestreo de tensión y mezclado de corriente o paralelo, es decir, se trata de un amplificador realimentado de tensión en paralelo. Similar en desarrollo a los anteriores apartados, con el amplificado básico (zi, zo y rm) y la red de realimentación (figura 4.21.b) se construye el amplificador básico ampliado (Zi, Zo y Rm) tal como se indica en el circuito de la figura 4.22 que incluye la realimentación en la fuente dependiente ßvo. A continuación se van a analizar y extraer las ecuaciones de este amplificador realimentado.

• Impedancia de entrada. La impedancia de entrada del amplificador realimentado es Zif=vi/isi y Zsf=Rs||Zif. Fácilmente se puede comprobar que v Zi Z if = i = i is (1 + ˚R M )

(4.40)

siendo RM =

RL Rm Zo + R L

y R m = lim R M R L →∞

(4.41)

Luego la impedancia de entrada de un amplificador realimentado con V en paralelo reduce la impedancia de entrada del amplificador básico en (1+ßRM).

• Ganancia en transresistencia. Se define RMf=vo/isi y RMSf=vo/is. Estas relaciones son v RM R Mf = o = isi 1 + ˚R M

v RS y R MSf = o = R Mf is Z if + R S

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

(4.42)

– 77 –

Electronica Básica para Ingenieros Amp. de transresistencia

Zif

Zsf

isi is

ii

+

zi

Zof

Z'of io

zo rmii

RS

vo

RL

iif io Z2f vo

ßvo

Z1f

Realimentación V en paralelo a)

iif

v Z2f = o i of v = 0 i

iof Z2f

vi

ßvo

Z1f

v Z1f = i i if v = 0 o

vo

i ˚ = if vo v = 0 i

Realimentación V en paralelo b) Figura 4.21.

c)

Topología ideal de un amplificador realimentado de V en paralelo. a) Amplificador realimentado, b ) y c ) modelo bipuerta de la red de realimentación.

Zsf

Amp. de transresistencia ampliado

Zif isi

is

Zof

Z'of

ii

RS

Zi

vi

+

Zo

io

i' o

R mii

RL

vo

if

vi ßvo

vo

Figura 4.22. Nueva topología de un amplificador realimentado de V en paralelo.

• Impedancia de salida. La impedancia de salida Zof y Z’of se define V Z of = ©o Io I =0 s

y Z© of = Z of || R L (4.43)

La expresión de estas impedancias son

– 78 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4

Z of =

Zo RS 1+ ˚R m Z i + RS

o Z of =

Zo si R S = 0 1 + ˚R m (4.44)

De forma que

Z© of = Z of || R L =

Z o || R L RS 1+ ˚R M Z i + RS

o Z© of =

Z o || R L si R S = 0 1 + ˚R M (4.45)

Luego la impedancia de salida (Zof) de un amplificador realimentado con V en paralelo reduce la impedancia de salida (Zo) del amplificador básico. 4.7.1.- Ejemplo de un amplificador realimentado de V en paralelo La figura 4.23.a indica el esquema de un amplificador realimentado basado en el amplificador operacional µA741. Este amplificador tiene el modelo equivalente (figura 4.23.b ) cuyos valores son: zi=2MΩ, zo=75Ω y av=200000; nótese la polaridad de la entrada del amplificador. Se pretende obtener la relación entre vo/ii y las impedancias de entrada y salida.

Rf R f=1MΩ R L=10kΩ vo ii

RL

+

+ –

vi

a)

zo

zi av vi

b)

Figura 4.23. a) Amplificador realimentado basado en el µA741 y b ) modelo equivalente de µA741.

• Análisis de la red de realimentación. La realimentación es V en paralelo. La red de realimentación está constituida por Rf y el circuito equivalente de esta red se describe en la figura 4.24.

iif vi

iof Rf

Red de realimentación

vo

v = R f = 1MΩ Z2f = o i of v = 0 i v = R f = 1MΩ Z1f = i i if v = 0 o i 1 =± = ±10 −6 Ω −1 ˚ = if vo v = 0 Rf i

Figura 4.24. Parámetros de la red de realimentación.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 79 –

Electronica Básica para Ingenieros

Zo

Zi +

– Z1f

ii

vi

zo

vo

zi

+

avvi

Z2f

RL

Amplificador básico ampliado sin realimentación Figura 4.25. Amplificador básico ampliado sin realimentación.

• Amplificador básico ampliado y análisis del amplificador realimentado. La figura 4.25 indica el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z1f,Z2f) de la red de realimentación. Aplicando teoría de realimentación fácilmente se demuestra que Z i = z i || Z1f ≅ 666.7kΩ Z o = z o || Z 2 f ≅ z o = 75Ω v Z Z Rm = o = ± 2 f i a v = ±1 .33 1011 Ω ii R Z 2f + zo L →∞ RL RM = R m ≅ R m ≅ ±1.33 1011 Ω R L + Zo Z if =

Zi =5Ω (1 + ˚R M )

Z of =

Zo = 0.564 mΩ 1 + ˚R m

Z© of = Z of || R L ≅ 0.564 mΩ RM 1 R Mf = ≅ = −1MΩ (1 + ˚R M ) ˚ 4.8.- Realimentación de intensidad en serie La figura 4.26.a indica la topología de un amplificador realimentado con muestreo de intensidad y mezclado de tensión o serie, es decir, se trata de un amplificador realimentado de intensidad en serie. El amplificado básico (zi, zo y gm) y la red de realimentación (figura 4.26.b) se construye el amplificador básico ampliado (Zi, Zo y Gm) tal como se muestra el circuito de la figura 4.27 que incluye la realimentación en la fuente dependiente ßio. A continuación se van a analizar y extraer las ecuaciones de comportamiento del amplificador realimentado de la figura 4.27.

• Impedancia de entrada. La impedancia de entrada del amplificador realimentado es Zif=vsi/ii y Zsf=RS +Zif. Fácilmente se puede comprobar que

– 80 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4 v Z if = si = Z i (1 + ˚G M ) ii

(4.46)

siendo i Zo GM = o = Gm vi R L + Zo

y Gm = Lim G M R L →0

(4.47)

Luego la impedancia de entrada de un amplificador realimentado con I en serie aumenta la impedancia de entrada del amplificador básico en (1+ßGM).

is

Amp. de transconductancia

Zif

Zof

Z'of io

RS

zo

zi

vi

vo

gmvi

RL

Zsf + vsi

vs

iif + vif

Z1f

Z2f ßio

vof io

Realimentación I en serie a)

io

iif + vif

Z1f

Z2f ßio

vof

Realimentación I en serie b) Figura 4.26.

v Z 2 f = of io i = 0 if v Z1f = if i if i = 0 o v ˚ = if io i = 0 if c)

Topología ideal de un amplificador realimentado de I en serie. a) Amplificador realimentado, b ) y c ) modelo bipuerta de la red de realimentación.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 81 –

Electronica Básica para Ingenieros

is RS

Zof

Amp. de transconductancia

Zif

Zo

Zi

vi

Gmvi

Z'of

i' o

io

v'o

vo

RL

Zsf + vsi

vs

iif +

io

ßio

io

vf

Realimentación I en serie ideal Figura 4.27. Nueva topología de un amplificador realimentado de I en serie.

• Ganancia en transconductancia. Se define GMf=io/vsi y GMSf=io/vs. Estas relaciones están definidas como i GM G Mf = o = vsi 1 + ˚G M

i Z if y G Msf = o = G Mf vs Z if + R S

(4.48)

• Impedancia de salida. La impedancia de salida Zof y Z’of se define v Z of = ©o io v = 0 s

y Z© of = Z of || R L (4.49)

La expresión de estas impedancias son   v Zi Z of = ©o = Zo1 + ˚G m  Z i + RS   io v = 0 s

o Z of = Zo(1 + ˚G m ) si R S = 0 (4.50)

De forma que Zi ˚G m Z i + RS © Z of = Z of || R L = Zi 1+ ˚G M Z i + RS 1+

o Z© of = ( Z o || R L )

1 + ˚G m si R S = 0 1 + ˚G M (4.51)

Luego la impedancia de salida (Zof) de un amplificador realimentado con I en serie aumenta la impedancia de salida (Zo) del amplificador básico.

4.8.1.- Ejemplo de un amplificador realimentado de I en serie

– 82 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4 En la figura 4.28 se muestra el modelo equivalente de pequeña señal de un amplificador realimentado multietapa. Se pretende obtener el modelo equivalente de transconductancia de este amplificador.

RL

RL

RL

io RS

Zs

Q1

vo

Q2 Q3

+

ie≈-i o

vs Rf

Rf

Rf

R S=1kΩ R L=3kΩ R f=3kΩ hie=2kΩ hfe=200 hre=h oe=0

Figura 4.28. Ejemplo de un amplificador realimentado de I en serie.

• Análisis de la red de realimentación. La realimentación es de I en serie. La red de realimentación está constituido por las resistencias de valor Rf. El circuito equivalente bipuerta de esta red se describe en la figura 4.29. v = 2 / 3R f Z 2 f = of ie i =0 i iif vif

v = 2 / 3R f Z1f = if ii i =0 e

ie=–io

Rf Rf

vof

Rf

v = Rf / 3 ˚ = if ie i =0 i Pero referido a i o

Red de realimentación

v v = − if = ±R f / 3 ˚ = if io i = 0 ie i =0 i i Figura 4.29. Parámetros de la red de realimentación.

vo RS

io

Q1

Q3

Q2

RL

ZS + vs Z1f

RL

RL Z2f

Figura 4.30. Amplificador básico ampliado sin realimentación.

• Amplificador básico ampliado y análisis del amplificador realimentado. La figura 4.30 describe el circuito equivalente del amplificador básico que tiene incorporado las impedancias equivalentes (Z1f,Z2f) de la

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 83 –

Electronica Básica para Ingenieros

red de realimentación. Aplicando teoría de realimentación fácilmente se demuestra que Zo = ∞

Z i = h ie + (1 + h fe )Z1f = 404 kΩ El parámetro de transconductancia del amplificador ampliado se puede aproximar a G m ≈ ±h fe

1 R 2L = ±90 mΩ −1 R L + h ie Z 2 f Z1f

si se realizan las siguientes aproximaciones h ie 1 Luego, utilizando las ecuaciones y expresiones de este tipo de amplificador realimentado se puede comprobar que G M = Gm al ser Z o = ∞ Z if = Z i (1 + ˚G M ) = 36.76MΩ Zs = Rs + Z if ≈ Z if Z of = ∞ y

Z© of

= R L = 3kΩ

G Mf =

GM 1 ≈ = 1mΩ −1 1 + ˚G M ˚

G Mfs =

Z if G Mf ≈ G Mf Z if + Rs

4.9.- Tabla resumen de amplificadores realimentados En la tabla 4.1 se resumen todas las ecuaciones y características de los amplificadores realimentados desarrolladas en los apartados 5 al 8.

– 84 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4

Problemas

Tensión en serie Corriente en serie Corriente en par. Tensión o serie

Señal compensada a la entrada

Tensión o serie

Corriente o paralelo

Señal muestreada a la salida

Tensión o paralelo

Corriente o serie

Corriente o serie

Fuente de la señal de entrada

Thevenin

Thevenin

Norton

Av =

vo vi R → ∞

Gm =

L

Tipo de amplificador AV =

RL Av RL + Z o

A v = Lim AV R →∞ L

Relaciones entre los diferentestipos de amplificadores

Z A v = Ai o Zi v if vof i = 0 if

Red de realimentación (ß)

A Vf = Ganancia del amplificador realimentado

A Vsf= AVf

Z if Zif + R S

Z i ( 1 + ßA V )

Impedancia de entrada (Z if) R S≠0 Impedancia de salida (Z of) ' Zof =Zof || R L

AV 1 + ßAV

RS =0

Zo Zi 1+ ßA v Z i+ R S Zo 1 + ßA v

io vi R → 0

io ii R → 0 L

Ai =

L

GM =

Zo Gm R L + Zo

AI =

Gm = Lim G M

A = AI V

GM + 1 ßG M Zif Zif + RS

Z i ( 1 + ßG M )

RM=

A If = A

Isf

=A

L

RL Rm R L + Zo

i if vo v = i 0 R Mf = R

RM 1 + ßR M RS

= R Mf

Zif + RS

MSf

Zi + ( 1 ßRM )

Zi ( 1 + ßA I )

Zo ( 1 + ßA ) i

R →∞

R M = Z iA V

1 + ßA I RS Zif + R

ii

R m = Z i Av

AI

If

vo

R m = Lim R M R L →∞

RL Zi

    RS Zi ßG m Zo  1 + ßAi Zo 1 + Z i+ RS  Z i+ RS    Zo ( 1 + ßG m )

Rm=

io v = 0 if

i

GMsf = G Mf

Norton

i if

v if io i =0 G Mf =

Tensión o paralelo

R L→ 0

L

Ai Zi AI GM = Zi

Corriente o paralelo

A i = Lim A I

R→0

Gm=

Zo A R L + Zo i

Tensión en par.

Zo 1+

RS ßR m Z i + RS Zo 1 + ßR m

Tabla 4.1. Tabla resumen de amplificadores realimentados.

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

– 85 –

Electronica Básica para Ingenieros P4.1

P4.2

Un amplificador tiene una VTC como la mostrada en la figura 4.2.a con A1=500, A2=300. Si a este amplificador se le introduce una realimentación con ß=0.1, determinar la VTC del amplificador realimentado.

200(min), 300(typ), 400(max). Dato: hie= 2kΩ, hre=hoe=0. VCC VCC=10 V R C=10kΩ

Un amplificador tiene una ganancia de 100 que disminuye en un 5% cuando la tensión de salida es alta. Determinar el valor de ß para que la ganancia del amplificador realimentado no varíe en un 0.5%.

RC vo

vi

Figura P4.5 P4.3

El amplificador de la figura 4.4 tiene los siguientes valores: RS =1kΩ, RL=1kΩ, Zi=200Ω, Zo=200Ω, Av=1000. Obtener los modelos equivalentes de corriente, de transresistencia y de transconductancia. ¿Cual es el modelo equivalente más adecuado para este circuito y por qué?.

P4.4

Para el circuito de la figura P4.4, se pide: a) Ganancia en corriente AIs=iL/is. b) Ganancia en tensión AVs=vo/vs, siendo vs=isRS . c) Transconductancia GMs=iL/vs. d) Transresistencia RMs=vo/is. e) Impedancia de entrada Zi. f) Impedancia de salida Zo. Datos: hie=2.1kΩ, hfe=100, hre=hoe=0.

P4.6

Del amplificador realimentado de la figura P4.6 se conoce el modelo equivalente en tensión del amplificador básico (zi=100Ω, zo=100Ω, av=–1000). Calcular la RMf, AVf, Zif, Zof, Z’of de este amplificador. Datos: R1=R2=R3=10kΩ, RL=20kΩ.

Red realimentación

R3

R1

R2 Zof

Zif vi

+ zi

zo

Z'of

vo RL

av vi

Amplificador básico Zo R S=2kΩ R C=3kΩ R L=3kΩ is

Figura P4.6 vo

Zi

P4.7 Obtener el modelo equivalente en corriente del amplificador realimentado de la figura P4.7. Repetir el problema para RF =RE=50Ω. Datos: hfe=50, hie=1.1kΩ. Despreciar hre, hoe y RB.

iL RS

RC

RL

Figura P4.4 P4.5

El amplificador básico de la figura P4.5 tiene una realimentación externa con un factor de realimentación ß=0.01. Determinar la variación de ganancia del amplificador completo para los siguientes valores de la hfe del transistor:

– 86 –

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Tema 4 del transistor N-JFET. Calcular el punto de trabajo del transistor bipolar (ICQ, IBQ, VCEQ) Obtener la AV, Zi y Zo (hre=hoe=0).

VCC

b)

R C2

R C1

RB

c)

vo

RS

Q1

VCC=12 V R B=10MΩ R C1 =2k2Ω R C2 =500Ω R F=1k2Ω R E=50Ω

Q2

+ vs

RE

RF

P4.10

Suponiendo que la ganancia de lazo del circuito de la figura P4.10 sea mucho mayor que la unidad (ßA>>1), comprobar que la ganancia de tensión del amplificador realimentado viene dada por R (R + R F + R5 ) A Vf ≅ − 3 4 R 4R5

Figura P4.7 P4.8

Proponer un valor a RF del circuito de la figura P4.8 para que Zi < 300Ω.

VCC VCC

R3

R2

R1

RC RF RS

vo

vi

vo

Zi

Q1

Q2 Q3

R C=4kΩ R S=600Ω

+ vs

hfe=50 hie=1kΩ hoe=h re=0 Figura P4.8

P4.11 RC vo

2N5457 VGS(off)≈-3.5V

BC547B

+ vi

R S1

RE

R S2

VCC=20 V R C=3.3kΩ R D=6kΩ R S1 =1kΩ R S2 =1kΩ R E=10kΩ R F=10kΩ

RF

Obtener el modelo equivalente referido a la entrada vs del amplificador realimentado de la figura P4.11.

En la figura P4.9 se muestra un amplificador constituido por dos etapas, una etapa amplificadora básica basada en el N-JFET 2N5457 y otra en el transistor bipolar BC547B. Para este circuito, se pide: a) Determinar utilizando gráficas el punto de trabajo (IDQ, VDSQ, VGSQ)

R4

R 1 =R2 =R3 =10kΩ R 4 =40kΩ R 5 =30kΩ R S=5kΩ

VCC R1

hfe=50 hie=1kΩ hoe=h re=0

Figura P4.9 P4.9

R5

Figura P4.10

VCC RD

RF

R4

R2

R3

vo

RS

+

R5

vs

I.S.B.N.: 84-607-1933-2 Depósito Legal: SA-138-2001

Figura P4.11

– 87 –

Tema 5

TEMA 5 Fuentes de corriente y cargas activas

5.1.- Introducción Las fuentes de corriente son ampliamente utilizadas en circuitos electrónicos integrados como elementos de polarización y como cargas activas en etapas amplificadoras. Estas fuentes en polarización resultan más insensibles a variaciones de las tensiones de polarización y de la temperatura, y son más económicas que los elementos resistivos en términos de área de ocupación, especialmente cuando las corrientes son bajas. Las fuentes de corriente como cargas activas proporcionan resistencias incrementales de alto valor resultando etapas amplificadoras con elevada ganancia operando incluso con bajos niveles de tensiones de polarización. Así, la ganancia típica en tensión de una etapa en emisor común es AV≈–hfeRC/hie. Para obtener una gran ganancia, debe utilizarse una RC muy grande que resulta un solución inviable en un circuito integrado por dos motivos: una resistencia de difusión alta ocupa un área prohibitiva y una RC grande tiene una caída de tensión muy elevada que complicaría la polarización del amplificador. Las fuentes de corriente eliminan ambos inconvenientes y permiten lograr ganancias del orden de 10.000 en una simple etapa con carga de corriente.

5.2.- Espejo de corriente bipolar La forma más simple de una fuente de corriente es la basada en un espejo de corriente. El espejo de corriente está constituido por una asociación de dos transistores idénticos que tienen la misma tensión VBE tal como se muestra en la figura 5.1.a. El transistor Q1 está operando en modo diodo (colector y base cortocircuitada) y por ello en numerosas ocasiones se puede ver representado según el esquema de la figura 5.1.b. Ambos circuitos se comportan como una fuente de corriente de valor Io. VCC Iref

VCC

R IB1 +IB2 Io

IC1 Q1

Iref

R

Io

Q2

a)

b)

Figura 5.1. a) Espejo de corriente; b ) Representación simplificada de un espejo de corriente.

Para el análisis de esta fuente de corriente es preciso utilizar la ecuación de Ebers-Moll simplificada de un

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 87 –

Electronica Básica para Ingenieros

transistor en la región lineal que relaciona la IC con la tensión VBE, de forma que V  I I C = I S exp BE  ⇒ VBE = VT ln C IS  VT 

(5.1)

En un espejo de corriente las tensiones VBE de Q1 y Q2 son iguales y, al ser transistores idénticos, IS1=IS2. Por consiguiente, la ecuación 5.1 indica que ambas intensidades de colector deben ser iguales IC1=IC2=Io. De ahí el nombre de espejo de corriente: la corriente de colector de ambos transistores es la misma, de forma que si varía la corriente de uno de ellos tiene “reflejo” en el otro. En la base de estos transistores se verifica que I ref = I C1 + I B1 + I B2

(5.2)

y como la corriente de colector es idéntica en ambos transistores y dado que operan en la región lineal (IC=ßIB), se puede despejar IC1 de la ecuación 5.2 resultando que I I C1 = I C2 = I o = ref 2 1+ ˚

(5.3)

V − VBE I ref = CC R

(5.4)

siendo

En el caso de que ß >> 1, la ecuación 5.3 se reduce a I C2 = I C1 ≈ I ref

(5.5)

IC2 =Io Iref

SAT

La ecuación 5.5 se cumple siempre que Q1 y Q2 sean transistores idénticos con las mismas características eléctricas. En general, no es posible conseguir un buen espejo de corriente utilizando transistores discretos debido a la dispersión de parámetros que tienen estos dispositivos. Los mejores resultados se obtienen en circuitos integrados cuando se fabrican situando a los transistores muy próximos entre sí con idéntica geometría.

te V BE=c

1/Ro

Ideal

LINEAL VCE2=Vo Figura 5.2. Características eléctricas del transistor ideal y real.

Una fuente de corriente ideal debe suministrar una corriente constante con independencia de la tensión de salida. Sin embargo, en las fuentes de corriente reales su corriente de salida varía con la tensión de salida. Esta dependencia está relacionada con la resistencia de salida del transistor. La figura 5.2 representa la curva de operación de Q2 con VBE2=Cte fijada por la corriente del transistor Q1 en el espejo de corriente de la figura 5.1.a, suponiendo al transistor ideal (recta horizontal con resistencia de salida ∞) y real (su resistencia de salida está especificada por pendiente de la recta de valor 1/Ro). Si se considera un transistor ideal sin resistencia de salida, la intensidad Io es independiente de la VCE, es decir, de la tensión de salida. Por el contrario, un transistor

– 88 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 5 tiene una resistencia de salida de forma que la IC2=Io es variable con la VCE. En cualquier caso, este transistor deja de comportarse como elemento lineal cuando entra en la región de saturación, siendo éste el límite de operación de cualquier fuente de corriente. Una fuente de corriente tiene dos modelos en función del tipo de análisis que se realice. En DC puede ser sustituida por el equivalente Norton de la figura 5.3.a constituido por una fuente de intensidad Iio y una resistencia Ro; en el caso ideal Ro→∞ se cumple que Iio=Io. En alterna se comporta como un elemento resistivo Zo (figura 5.3.b) obtenido a partir de los modelos de pequeña señal de los transistores. No hay que confundir Ro con Zo. El primero es un parámetro DC y el segundo AC. Sin embargo, en muchos casos se suele hacer la siguiente aproximación Ro≈Zo cuando no se dispone de datos para calcular ambas resistencias equivalentes. El valor de Iio, Ro y Zo va a depender del tipo de fuente de corriente. En el caso concreto de la fuente de la

V I o = Iio + o Ro Io

Iio

Vo

Ro Zo

Io a)

b)

Figura 5.3. Circuito equivalente a) DC y b ) AC de una fuente de corriente.

−1 figura 5.1 es fácil comprobar que Zo= h oe .

El principio de espejo de corriente se puede extender a múltiples transistores obteniéndose el circuito denominado repetidor de corriente mostrado en la figura 5.4.a. En este circuito todos los transistores tienen la misma VBE, y por consiguiente, la intensidad de colector es idéntica en todos ellos (Io). Sin embargo, el efecto de intensidad de polarización de base (NIB) es importante y puede degradar las características del espejo de corriente. En este circuito, la intensidad de referencia Iref tiene dos componentes: la intensidad de colector de Q1 y las intensidades de polarización de base, de forma que I ref = I C1 + NI B VCC

VCC

Iref

R

R Iref

NI B Io

IC1

(5.6)

Io

Io

Q1

QB

IC1

Io

Io

Io

Q2

Q3

QN

NI B Q1

Q2

Q3

QN

a)

b)

Figura 5.4. a) Repetidor de corriente y b ) Versión mejorada del repetidor de corriente

La segunda componente es importante si N es elevado o ß es pequeña y puede reducir significativamente el valor de Io. Para este circuito, se puede demostrar fácilmente que la intensidad de salida viene dada por

I I o = ref = N 1+ ˚

I.S.B.N.:84-607-1933-2

Depósito

VCC − VBE R N 1+ ˚

Legal:SA-138-2001

(5.7)

– 89 –

Electronica Básica para Ingenieros

La figura 5.4.b presenta una versión mejorada del repetidor de corriente que minimiza el efecto de las corrientes de polarización de base a través del transistor QB. En este circuito se verifica que I ref = I C1 +

NI B 1+ ˚

(5.8)

resultando que VCC − 2 VBE I ref R = Io = N N 1+ 1+ ˚ (1 + ˚ ) ˚ (1 + ˚ )

(5.9)

En el denominador de la ecuación 5.9, N se encuentra dividido por ß(ß+1)≈ß2 (si ß>>1) frente a ß en la ecuación 5.7. Como resultado, el circuito de la figura 5.4.b funciona correctamente con ß pequeñas y admite un número mayor de salidas.

5.3.- Fuentes de corriente simples FET Los espejos de corriente basados en transistores bipolares pueden ser extendidas a transistores FET pero con las propias particularidades de este tipo de dispositivos. Al ser los transistores FET dispositivos controlados por tensión, no presentan los problemas de polarización de base de los bipolares. Sin embargo, la relación cuadrática entre la ID y la VGS dificulta su análisis. La figura 5.5.a muestra una fuente de corriente simple basada en un espejo de corriente constituida por transistores NMOS. El valor de la intensidad de referencia Iref, que es idéntica a la intensidad de drenador del transistor M1, se obtiene resolviendo el siguiente sistema de ecuaciones: ˚ k W  2 2 I ref = I D1 = (VGS1 − VT ) =   (VGS1 − VT ) 2 2  L 1  VDD = I ref R + VGS1

(5.10)

VDD Zo =rd2

Iref

Io

Io

R

Zo =rd +(1+µ)R M1

M2

R Io

a)

b)

Figura 5.5. a) Espejo de corriente basado en un NMOS. b) Fuente de corriente simple con JFET.

En esta fuente de corriente se verifica que VGS1=VGS2. Si ambos transistores son idénticos y únicamente difieren en la relación (W/L), entonces la relación entre las intensidades de ambos transistores es I D1 I ref ( W / L )1 = = I D2 Io ( W / L )2

– 90 –

I.S.B.N.:84-607-1933-2

(5.11)

Depósito

Legal:SA-138-2001

Tema 5

El circuito de la figura 5.5.b corresponde a una fuente de corriente simple basada en un JFET. La tensión en R proporciona la polarización necesaria para que el transistor trabaje en la zona de saturación. La corriente de salida se obtiene resolviendo las siguientes ecuaciones 2    V GS I o = I D = I DSS 1 −   Vp    VGS = − I o R

(5.12)

5.4.- Fuente de corriente Widlar En muchos amplificadores integrados se requieren fuentes de corriente con niveles de polarización muy bajos (del orden de 5µA) y alta impedancia de salida. Generar estos valores con fuentes de corriente basadas en espejos de corriente exige que la resistencia de polarización sea del orden de 600kΩ; estas resistencias son muy costosas de integrar porque ocupan demasiada área. Estos valores de corriente se pueden generar con un coste más bajo en la fuente de corriente Widlar, cuya estructura se muestra en la figura 5.6.a. Esta fuente utiliza una resistencia de emisor de pequeño valor de forma que los transistores están trabajando con diferentes valores de VBE. VCC

VDD

Iref Iref

R1 Io

Io

R1 M1

Q1

M2

Q2

RE

RS

a)

b)

Figura 5.6. Fuente de corriente Widlar basada en a) transistores bipolares y b ) MOSFET.

En este circuito, si se suma las tensiones en la base de los transistores, y asumiendo que ß >>1, se obtiene VBE1 − VBE 2 − I C2 R E = 0

(5.13)

Sustituyendo las tensiones VBE por las expresiones de las ecuaciones de Ebers-Moll indicadas en la ecuación 5.1 y suponiendo transistores idénticos IS1=IS2=IS , resulta I I VT ln C1 − VT ln C2 − I C2 R E = 0 IS IS

(5.14)

Al simplificar y agrupar la anterior ecuación y teniendo en cuenta que IC2=Io se obtiene la ecuación característica de la fuente Widlar

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 91 –

Electronica Básica para Ingenieros

I VT ln C1 = I o R E Io

(5.15)

V − VBE I C1 = CC R1

(5.16)

siendo

La resistencia de salida de esta fuente se puede aproximar mediante la expresión ˚R E  −1  Z o = h oe  2 1 + h ie 2 + R E  

(5.17)

que como se puede observar su Zo es mucho más elevado que el correspondiente a la fuente de corriente basada en espejo de corriente. La versión de la fuente Widlar basada en transistores MOSFET se representa en la figura 5.6.b y verifica las siguientes ecuaciones  2 I = ˚ ( V D1 GS1 − VT )  2    VDD = I ref R1 + VGS1  V = VGS2 + I o R S  GS1 2 I = ˚ V  o 2 ( GS2 − VT )

(5.18)

con una resistencia de salida Z o = rd 2 + (1 + µ )R S

(5.19)

5.5.- Otras fuentes de corriente A partir de la estructura del espejo de corriente y fuentes Widlar se obtienen nuevas fuentes de corriente que mejoran algunas de sus prestaciones. En los circuitos de la figura 5.7 se presentan las más típicas basadas en transistores bipolares. En la fuente de corriente simple con resistencias de emisor de la figura 5.7.a, la relación entre las corrientes de ambos transistores está condicionada por la relación de sus resistencias de emisor. La fuente de corriente Wilson de la figura 5.7.b proporciona corrientes de salida similares al espejo de corriente aumentando enormemente la impedancia de salida. La fuente cascode de la figura 5.7.c presenta una impedancia de salida aún mayor manteniendo niveles de corriente de salida altos. Las estructuras desarrolladas para transistores bipolares pueden ser adaptadas a transistores MOSFET resultando las fuentes de corriente de la figura 5.8. Están basadas en espejos de corriente y la corriente de salida se especifica a partir de Iref y la relación geométrica de las puertas de los transistores M1 y M2. La resistencia de salida es idéntica en todas ellas y se puede aproximar por Zo≈µr d2.

– 92 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 5 VCC VCC VCC

Iref

Iref

R1

Iref

Io

R1

R1 Io Q1

Q1

Q1

Q2

Q3

Q3

Q4

Q2

RE1

I o ≈ I ref

Io

RE2

Q2

R E1 VCC − VBE1 R E1 = R E2 R1 + R E1 R E 2

V − 2 VBE I o ≈ I ref = CC R1

V − 2 VBE I o ≈ I ref = CC R1

−1 Z o ≈ h fe h oe /2

−1 Z o ≈ h fe h oe

b)

c)

a)

Figura 5.7. Fuentes de corriente basadas en transistores bipolares: a) simple con resistencias de emisor. b ) Wilson. c ) cascode.

Iref

Iref

Io

Io

Io

Iref M4

M3

M1

M2

M1

a) En todos los casos se verifica:

M3

M4

M3

M2

M1

M2

b)

I o = I ref

c)

( W / L )2 y Z o = rd 3 + (1 + µ )rd 2 ≈ µrd 2 ( W / L)1

Figura 5.8. Fuentes de corriente con MOSFET: a) cascode. b ) Wilson. c ) Wilson modificada.

5.5.1.- Fuentes de corriente independientes de la tensión de polarización En muchas aplicaciones es preciso asegurar el funcionamiento del circuito con independencia de las tensiones de alimentación. Las anteriores fuentes de corriente tienen como inconveniente que la intensidad de salida es directamente proporcional a la tensión de alimentación. Por ejemplo, dos espejos de corriente idénticos alimentados con 10V y 30V, el primero tendría corrientes de polarización tres veces inferior al segundo y, por

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 93 –

Electronica Básica para Ingenieros

consiguiente, el segundo disiparía nueve veces más potencia que el primero. Este tipo de fuentes independientes de VCC pueden se clasificadas en: fuentes que operan con tensiones standard (por ejemplo, VBE de un transistor) y fuentes basadas en diodos Zener. En la figura 5.9.a se muestra una fuente cuya corriente de salida está fijada por la tensión base emisor del transistor Q1 y cuyo valor es V I o = BE1 RE

(5.20)

El correcto funcionamiento de este circuito exige que la intensidad de salida Io debe ser suficiente elevada para que la caída de tensión en RE polarice a Q1 en la región lineal, es decir, IoRE>VBE2γ . La independencia de Io con la tensión de alimentación no se logra totalmente ya que Iref depende linealmente de VCC al verificar Iref=(VCC-2VBE)/R1. Una variación en Iref genera a su vez una variación en VBE1=VT ln(Iref/IS ), luego Io no es totalmente insensible a la tensión de alimentación. VCC

R1

Q5

VCC

VZ

Iref

Iref Io

R1

Q3

R2 Io

Q2 Q1

Q4

Q1

Q2

RE a)

b)

Figura 5.9. Fuentes de corriente independientes de la tensión de alimentación definidas por a) VBE y b ) diodo Zener.

Las fuentes de corriente que utilizan diodos Zener utilizan la tensión zener para obtener tensiones de referencia necesarias para generar una corriente de referencia independiente de la tensión de alimentación. Además, el coeficiente térmico del diodo Zener permite estabilizar estos circuitos frente a las variaciones de la temperatura. Un ejemplo de esta fuente se indica en la figura 5.9.b. La resistencia R1 polariza al diodo zener y a Q5. Los transistores Q3 y Q4, que actúan como diodos, compensan las tensiones base-emisor de Q5 y Q1. De esta manera, la intensidad que circula por R2, que es prácticamente igual a la intensidad de salida Io debido al espejo de corriente que forman por Q1 y Q2, vale V Io = Z R2

– 94 –

I.S.B.N.:84-607-1933-2

(5.21)

Depósito

Legal:SA-138-2001

Tema 5 5.6.- Fuente de corriente como carga activa Una fuente de corriente además de actuar como circuito de polarización posee una impedancia interna de alto valor que puede ser utilizada como elemento de carga de amplificadores. Con ello se consigue obtener cargas de un alto valor resistivo con un área de ocupación muy inferior con respecto a las resistencias de difusión de ese mismo valor. En la figura 5.10.a se presenta un ejemplo de un amplificador constituido por el transistor Q1 en configuración E-C que tiene una fuente de corriente simple basada en un espejo de corriente de transistores PNP como carga activa. Al estar el colector de Q1 conectado al de Q2, uno de los problemas de este amplificador consiste en asegurar que ninguno de los transistores entran en saturación. En pequeña señal Q1 “ve” como carga la resistencia de salida Zo(=hoe2– 1) del transistor Q2 que corresponde a la resistencia de salida de un espejo de corriente. La expresión de la ganancia en tensión se obtiene a partir del modelo de pequeña señal de este amplificador (se desprecia hre) indicado en la figura 5.10.b y su valor es

AV = −

(

−1 −1 h fe h oe 1 || h oe 2

)

h ie

(5.22)

Las resistencias de carga en este tipo de circuitos son elevadas lo que se traduce en una alta ganancia de tensión. Por ello, con una o dos etapas amplificadoras de estas características se logran ganancias del orden de 100.000 a 1.000.000, impensable con elementos resistivos. VCC

Q2

Q3 vi

Zo vo vi

ib1

Iref

vo hfe1ib1

-1

hoe1

Q1

-1

Zo = hoe2

hie1

R

a)

b)

Figura 5.10. a) Amplificador en EC con carga activa. b ) Modelo de pequeña señal.

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 95 –

Electronica Básica para Ingenieros

Problemas

P5.1

Diseñar un espejo de corriente con transistores NPN y otro con transistores PNP de corrientes de salida 1mA y 0.7mA respectivamente. Dato: hFE >> 1.

VCC

VCC

Iref

RL

R P5.2

P5.3

Calcular el valor de R de la fuente de corriente de la figura 5.1.a para que la intensidad de salida sea de 100µA. Datos: VCC=15 V, hFE >>1. Repetir el problema con hFE=10. Obtener el valor de las corrientes Io1, Io2, Io3 e Io4 del circuito de la figura P5.3. Datos: VCC=15V, R=15kΩ, hFE >>1. Proponer una modificación de este circuito que reduzca al mínimo el problema de las corrientes de polarización de base.

Io Vo

Figura P5.4 P5.5

Determinar el valor de las intensidades de salida de las fuentes de las figuras 5.4.a y 5.4.b en el caso de N=11. Datos: VCC=10V, R=23.2kΩ, ß=40.

P5.6

Obtener la expresión que relaciona Io e Iref en el circuito de la figura P5.6.

VCC

Iref

Io1

VCC

Io2

R

R Io3

Io4

Iref Io

Io

Io

Q2

Q3

QN

Q1

–VCC Figura P5.3 P5.4

Figura P5.6

Obtener el modelo equivalente Norton de la fuente de corriente de la figura P5.4. para ello, se ha medido experimentalmente que para RL=10kΩ la tensión de salida Vo=7.5 V, y que para RL=50kΩ se ha obtenido una Vo=2.5 V. Calcular aproximadamente el rango de valores de RL para que opere el circuito correctamente. Dato: VCC=10 V

– 96 –

P5.7

Calcular el valor de Io de la fuente de corriente de la figura 5.5.a. Datos: (W/L)1= (W/L)2=10, VT=1V, k=100µA/V 2, R=16kΩ, VDD=10V.

P5.8

I.S.B.N.:84-607-1933-2

Calcular el valor de Io del circuito de la figura P5.8.

Depósito

Legal:SA-138-2001

Tema 5 P5.15 Io 2N5457 VGS (off)=-3.5V

Obtener el valor de Io de la fuente de bajo nivel de corriente de la figura P5.15. Despreciar las intensidades de base. Iref=0.1mA, R=1kΩ.

R=1kΩ Iref

Io

Io

R

Figura P5.8 P5.9

Q2

Si en el circuito de la figura P5.9 Iref=1mA, determinar el valor de Io1 e Io2. Datos: (W/L)1=1 (W/L)2=10 y (W/L)3=0.1.

Q1

Figura P5.15

VDD M2

M1

P5.16 M3

Io1

Io2

Iref

En la figura P5.16 se muestra una fuente de corriente cascode basada en transistores NMOS, todos ellos con la misma relación geométrica (W/L)=10. Calcular el valor de la corriente d e salida. Datos: VT=1V, k=33µA/V 2, R=13.5kΩ, VDD=10V.

Figura P5.9

VDD P5.10

Determinar el valor de RE de la fuente de corriente Widlar de la figura 5.6.a para que proporcione una intensidad de salida de 10µA. Datos: V CC=30 V, R1=29.3kΩ.

P5.11

Si en la anterior fuente, la intensidad que circula por R1 es de 1mA y RE=5kΩ, calcular el valor de Io.

P5.12

Diseñar una fuente de corriente Wilson con transistores PNP con una intensidad de salida de 0.8mA.

R Iref

Io

M4

M3

M1

M2

Figura P5.16 P5.13

Calcular el valor de Io de la fuente de corriente de la figura 5.6.b. Datos: (W/L)1=(W/L)2=10,

P5.17

Determinar el valor de Io de la fuente de corriente de la figura 5.9.a. Despreciar las intensidades de base. Datos: VCC=15V, R1=10kΩ y RE=1kΩ.

P5.18

Repetir el problema anterior considerando que

VT=1V, k=100µA/V 2, R1=6k8Ω, RS =330Ω, VDD=10V. P5.14

Calcular la Io y Zo de la fuente de corriente cascode de la figura 5.7.c si los transistores tienen unas características eléctricas similares al BC547B. Datos: VCC=10 V, R=8.6kΩ.

los transistores tienen una IS =10-16 Despreciar las intensidades de base. P5.19

I.S.B.N.:84-607-1933-2

Depósito

A.

Determinar el valor de R2 para que la

Legal:SA-138-2001

– 97 –

Electronica Básica para Ingenieros

intensidad de salida del circuito de la figura 5.9.b sea de 1mA. Despreciar las intensidades de base. Datos: VCC=15 V, VZ=4 V y R1=10kΩ. P5.20

P5.22

Calcular el valor de Io de la fuente de corriente independiente de la tensión de alimentación mostrada en la figura P5.20. Despreciar las intensidades de base. Datos: VCC= 10 V, R=10kΩ, VZ=4 V y N=2. VCC

Q3

Q4

Para el amplificador multietapa con carga activa de la figura 5.22, se pide: a) Calcular las corrientes de colector de todos los transistores. Determinar el valor de la tensión en continua (VDC) a la entrada de Q1 para su correcta polarización. b) Obtener el modelo de tensión equivalente del amplificador. c) Explicar la finalidad del diodo zener. Despreciar las corrientes de base. Datos: NPN: IS =0.5 10- 1 5, hoe=1/100kΩ, hie=5kΩ, hfe=200; PNP: IS =0.7 10- 1 5, hoe=1/80kΩ, hie=6kΩ, hfe=150, R=10kΩ, VCC=10 V y VZ=4 V. VCC

Q5

R Q2

Q4

Q3

vo

N diodos VZ

Q5

Io Vi =v i +VDC Q1

Q1

R

Q2

Figura P5.22 Figura P5.20 P5.23 P5.21

En la fuente de corriente del problema P5.20 determinar el número máximo N de diodos que puede tener ese circuito.

El circuito de la figura P5.23 es una amplificador constituido por dos etapas básicas que utiliza fuentes de intensidad en su polarización. Se pide:

VCC VCC=10V R 2 =R3 =50kΩ R 4 =R7 =5kΩ R 5 =10kΩ R 6 =11k4Ω

R6 R7 Q3

Q4

R4

R1

R2

R3

vo1

vo Io

vi

Q1

Q6

Q5

Q2

R5

Etapa 1

Etapa 2 Figura P5.23

– 98 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 5 a) Para la etapa 1: a.1) Calcular la IC del transistor Q1. a.2) Determinar el valor de R5 que haga entrar al transistor Q1 en saturación. a.3) Modelo equivalente en intensidad de este etapa. b) Para la etapa 2: b.1) Calcular el valor de R1 para que la IB de Q2 sea de 10µA. b.2) Calcular el valor de Io que haga entrar en corte al transistor Q2 . b.3) ¿Existe algún valor de Io que haga entrar al transistor Q 2 en saturación?. ¿Por qué? b.4) Modelo equivalente en tensión de esta etapa. Dato: R1=400kΩ. c) Obtener el modelo equivalente en tensión del amplificador completo a partir de los modelos calculados en a.3 y b.4. Para todos los transistores: NPN: hFE=100, VBE=0.7 V, VCE(sat)=0.2 V, hfe=120, hie=5kΩ, hoe=hre=0. PNP: hFE=80, VEB=0.7 V, VEC(sat)=0.2 V, hfe=70, hie=4kΩ, hoe=hre=0.

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 99 –

Electronica Básica para Ingenieros

– 100 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 6

TEMA 6 Amplificador diferencial

6.1.- Introducción El amplificador diferencial es un circuito que constituye parte fundamental de muchos amplificadores y comparadores y es la etapa clave de la familia lógica ECL. En este tema se describen y analizan diferentes tipos de amplificadores diferenciales basados en dispositivos bipolares y FET. Se abordan técnicas de polarización y análisis de pequeña señal introduciendo los conceptos en modo diferencial y modo común que permiten simplificar el análisis de estos amplificadores. Por último, se presentan y estudian amplificadores diferenciales integrados complejos que resultan muy útiles como introducción a los amplificadores operacionales.

6.2.- Análisis de un amplificador diferencial básico bipolar El amplificador diferencial constituye la etapa de entrada más típica de la mayoría de los amplificadores operaciones y comparadores, siendo además el elemento básico de las puertas digitales de la familia lógica ECL. En la figura 6.1.a aparece la estructura básica de este amplificador. Uno de sus aspectos más importantes es su simetría que le confiere unas características muy especiales de análisis y diseño. Por ello, los transistores Q1 y Q2 deben ser idénticos, aspecto que únicamente se logra cuando el circuito está fabricado en un chip. Realizar este amplificador con componentes discretos pierde sus principales propiedades al romperse esa simetría. A continuación se realiza un análisis de este amplificador, primero en continua y luego en alterna donde se introducen los conceptos de configuración en modo común y modo diferencial. V CC

V CC

RC

RC

IC

vo1

vi1

vo2

~

Recta de carga estática

R C+2RE

Q2

Q1

+

VCC

+

~

vi2

Q

ICQ

IBQ

RE

—V CC

VCEQ

a)

b)

2VCC

VCE

Figura 6.1. a) Amplificador diferencial básico y b ) recta de carga estática.

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 101 –

Electronica Básica para Ingenieros

6.2.1.- Análisis en continua En el caso de que vi1 y vi2 sean componentes de pequeña señal, y suponiendo que hFE>>1, entonces se puede extraer del circuito de la figura 6.1.a la siguiente relación 0 ≈ VBE + (I E1 + I E 2 )R E − VCC

(6.1)

La simetría del circuito y el hecho de que Q1 y Q2 son transistores idénticos hace que IE1=IE2=IE de forma que V − VBE I E ≈ I C = CC 2R E

(6.2)

La ecuación de recta de carga estática se obtiene aplicando KVL a la malla colector-emisor de los transistores: 2 VCC ≈ VCE + I C ( R C + 2 R E )

(6.3)

Esta recta se encuentra dibujada en la figura 6.1.b. La situación del punto de trabajo define los límites de variación de señal de entrada y el rango de funcionamiento lineal permisible. La máxima amplitud de salida se consigue cuando VCEQ=VCC.

6.2.2.- Análisis de las configuraciones en modo común y diferencial La simetría del amplificador diferencial permite simplificar su análisis convirtiendo las tensiones de entrada en tensiones de entrada de modo común y modo diferencial. Además, estos conceptos están en consonancia con las aplicaciones típicas del amplificador operacional que se suele utilizar para amplificar la diferencia entre las dos señales de entrada. La tensión de entrada en modo diferencial (vid) y modo común (vic) se definen como v id = v i1 − v i 2  v i1 + v i 2  v ic = 2

o

v i1 = v id / 2 + v ic  v i 2 = ±v id / 2 + v ic

VCC

RC

RC vo1

vo2 Q1

Q2

RE (6.4)

+

+

~

A su vez, estas tensiones vid y vic dan lugar a dos tensiones de salida, en modo diferencial (vod) y modo común (voc), definidas de una manera similar como vod = vo1 − vo2  vo1 + vo2  voc = 2

VCC

vid/2

~ VCC vic

o

vo1 = vod / 2 + voc  vo2 = ±vod / 2 + voc

(6.5)

–vid/2

~

Figura 6 . 2. Amplificador diferencial con tensiones en modo diferencial y modo común.

Con la definición de las tensiones en modo diferencial y modo común, el amplificador diferencial tiene dos ganancias, una en modo diferencial (Ad) y otra en modo común (Ac) definidas como

– 102 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 6 v A d = od v id

v y A c = oc v ic

(6.6)

La aplicación de los estos conceptos permite transformar el circuito de la figura 6.1.a en el de la figura 6.2. Este nuevo circuito presenta unas propiedades de simetría que facilita su análisis mediante la aplicación del principio de superposición a las entradas en modo diferencial y común independientemente.

• Ganancia en modo diferencial En la figura 6.3 se muestra el circuito equivalente simplificado del amplificador diferencial cuando únicamente se considera modo diferencial a la entrada. El análisis del circuito establece las siguientes ecuaciones v id / 2 = i b1h ie − i b 2 h ie − v id / 2 ⇒ v id = (i b1 − i b 2 )h ie  v e = (i b1 + i b 2 )(1 + h fe )R E v / 2 = i h + v  id b1 ie e

RC

RC ib1

+ vid/2

~

vod/2

–vod/2

hfeib1

hie

(6.7)

hfeib2 ve

ib2

+

~

–vid/2

hie

RE

Figura 6.3. Circuito de pequeña señal simplificado del amplificador diferencial en modo diferencial (hoe=hre=0).

Resolviendo las ecuaciones de 6.7 se llega fácilmente a la siguiente relación

(i b1 + i b2 )(h ie / 2 + (1 + h fe )R E ) = 0

(6.8)

siendo la única solución posible i b1 = − i b 2

(6.9)

resultando que ve = 0

(6.10)

La ecuación (6.10) indica que la tensión de pequeña señal en el emisor de los transistores es nula, es decir, que ese nudo se comporta como un nudo de masa virtual; no hay que confundirla con la masa real del circuito. Por consiguiente, analizar el circuito de la figura 6.3 es equivalente a analizar los circuitos equivalentes del amplificador diferencial en modo diferencial mostrados en las figuras 6.4.a y 6.4.b. La ganancia en tensión en modo diferencial de este amplificador es v /2 h R A d = od = − fe C v id / 2 h ie

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

(6.11)

– 103 –

Electronica Básica para Ingenieros

La impedancia de entrada del circuito de la figura 6.4 es Zi=hie. Por consiguiente, la impedancia de entrada vista a través de los dos terminales de entrada diferencial es Z id = 2 h ie .

(6.12)

RC

RC

+ vid/2

vid/2

vod/2

ib1

+

vod/2

~

Q1

hfeib1

hie

~ Masa virtual

Masa virtual

a) Figura 6.4.

b)

Circuitos equivalente del amplificador diferencial en modo diferencial a) en alterna, b ) en pequeña señal (hoe=hre=0).

• Ganancia en modo común En la figura 6.5 aparece el circuito equivalente del amplificador diferencial cuando únicamente se considera modo común a la entrada. Para obtener un circuito más simplificado se va a determinar en primer lugar las impedancias equivalentes Ze1 y Ze2 vista a través de los emisores de los transistores Q1 y Q2. Estas impedancias se definen como v ve Z e1 = e = i e1 i b1 + h fe i b1

y Z e2 =

ib1

+

~ hie

(6.13)

RC

RC vic

ve ve = i e 2 i b 2 + h fe i b 2

voc

voc

hfeib1

ib2

hfeib2

+

~

vic

ve ie1 Ze1

ie2

RE

Ze2

Figura 6.5. Amplificador diferencial en modo común. (hoe=hre=0).

Analizando el circuito de la figura 6.5 se obtiene la siguiente ecuación v ic = i b1h ie − i b 2 h ie + v ic

(6.14)

i b1 = i b 2

(6.15)

que permite demostrar que

– 104 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 6 Por otra parte, la tensión ve se puede expresar como v e = (i b1 + h fe i b1 + i b 2 + h fe i b 2 )R E

(6.16)

RC

RC voc vic + vic

ib1

+

~

Q1

hie

voc hfeib1

~ 2RE

Figura 6.6.

2RE

a) b) Circuitos equivalente del amplificador diferencial en modo común a) en alterna, b ) en pequeña señal (hoe=hre=0).

y utilizando las ecuaciones 6.13, 6.14 y 6.15 fácilmente se demuestra que Z e1 = Z e 2 = 2 R E

(6.17)

Luego, los emisores de Q1 y Q2 “ven” una resistencia equivalente expresada en 6.17 de forma que el circuito de la figura 6.5 se transforma en los circuitos equivalentes más sencillos mostrados en la figuras 6.6.a y 6.6.b. Fácilmente se demuestra que la ganancia en modo común es v v h fe R C A c = o1 = oc = − v ic v ic h ie + 2 R E (1 + h fe )

(6.18)

• Relación de rechazo en modo común Un amplificador diferencial ideal tiene una tensión de salida proporcional a vid y no depende de la componente en modo común (Ac=0). En la práctica no sucede así y para medir esa desviación se introduce el concepto de relación de rechazo en modo común RRMC; en inglés common-mode rejection ratio o CMRR. Se define la RRMC como la relación entre la ganancia en modo diferencial y modo común RRMC =

Ad Ac

(6.19)

que a veces se expresa en decibelios como A  RRMC (dB) = 20 log10  d   Ac 

(6.20)

6.3.- Amplificador diferencial bipolar con fuente de corriente En la etapa diferencial anterior una RRMC muy elevada exige una RE grande; en el caso ideal RRMC→∞ si

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 105 –

Electronica Básica para Ingenieros

RE→∞. Sin embargo, la polarización del transistor es fuertemente dependiente del valor de esta resistencia. Una alternativa que se utiliza en la práctica consiste en sustituir la resistencia RE por una fuente de corriente. De esta manera, la polarización del circuito puede realizarse con facilidad y la RRMC es muy elevada ya que una fuente de corriente presenta una impedancia interna muy alta. VCC

VCC IC1 IC2 IEE

RC

RC vo1

IEE/2

Q2

Q1

+ vi1

vo2

~

lineal

+

~

0

vi2

–2VT 0 +2V T

IEE a)

vid

b)

Figura 6.7. a) Amplificador diferencial polarizado con fuente de corriente. b ) Característica de transferencia del circuito.

En la figura 6.7.a se muestra un amplificador diferencial polarizado con una fuente de corriente de valor IEE. Esta corriente se reparte simétricamente en ambos transistores resultando que en continua I I C1 ≈ I C2 ≈ EE 2

(6.21)

Cuando se aplica una tensión de entrada diferencial, la suma de corriente en ambos transistores se mantiene constante a IEE, es decir, I C1 + I C2 = I EE

(6.22)

Esto significa que un incremento de corriente en un transistor origina una disminución de corriente en la misma proporción en el otro transistor. La gráfica de la figura 6.7.b presenta la característica de transferencia del amplificador cuando se aplica una tensión en modo diferencial. Este circuito opera con tensiones máximas de entrada en modo diferencial bajas; del orden de 100mV~4VT. Superado este valor uno de los transistores se corta y por el otro circula toda la corriente IEE. Las características de transferencia son lineales en una pequeña región de operación (±2VT). Una modificación de este amplificador para que trabaje con tensiones en modo diferencial mayores consiste en añadir una resistencia de emisor tal como se describe en la figura 6.8.a. Este circuito mantiene la simetría de un amplificador diferencial aumentando el rango de tensiones de entrada. Este efecto se puede observar claramente en la figura 6.8.b en donde la característica de transferencia tiene un rango de entrada lineal mayor según aumenta RE. El inconveniente es que la ganancia en modo diferencial disminuye. Para este circuito, se puede demostrar que si hre=hoe=0, la ganancia en modo diferencial vale Ad = ±

h fe R C h ie + (1 + h fe )R E

(6.23)

Valores razonables de RE deben estar comprendidos entre 50 a 100Ω ya que con valores grandes la Ad se reduce excesivamente.

– 106 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 6

VCC

vo2 Q2

Q1

+

IC1 IC2 IEE

RC

RC

vo1

vi1

VCC

~ RE

IEE/2

+

~

RE >

vi2

0

RE IEE

Figura 6.8.

0

vid

a) b) a) Amplificador diferencial con resistencia de emisor. b ) Característica de transferencia del circuito para diferentes valores de resistencia de emisor.

6.3.1.- Amplificador diferencial con carga activa Las fuentes de corriente pueden ser utilizadas como carga activa en un amplificador diferencial. El espejo de corriente es el circuito que mejor se adapta al tener una resistencia interna no demasiado elevada la cual elimina problemas de polarización y mantiene una ganancia muy alta. La figura 6.9.a muestra la estructura de un amplificador diferencial que tiene una carga activa constituida por el espejo de corriente formado por los transistores PNP Q3, Q4 y Q5. Por necesidades de polarización la intensidad de referencia de este espejo tiene que ser la mitad de IEE ya que las intensidades de colector de Q1 y Q4, y Q2 y Q3 deben ser idénticas. Fácilmente se puede comprobar aplicando las propiedades de simetría del amplificador diferencial que la ganancia en modo diferencial es A d = − h fe

−1 −1 h oep || h oen

h ie

(6.24)

donde hoep y hoen es la resistencia de salida de un transistor PNP y NPN respectivamente. VCC

VCC Q4

Q4

Q5

vo1

IEE/2

vi1

~

vo

vo2 Q2

Q1

+

Q3

Q3

IEE/2 IEE/2

~

vi2

vi1

Q2

Q1

+

+

~

+

~

vi2

IEE

IEE a)

b)

Figura 6.9. Amplificador diferencial con a) carga activa y b ) carga activa modificada.

En la figura 6.9.b se presenta un amplificador diferencial con una carga activa constituida por un espejo de corriente (Q3,Q4) que necesita menos dispositivos que el caso anterior. Tiene una única salida que proporciona

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 107 –

Electronica Básica para Ingenieros

una conversión de entrada diferencial-salida simple (differential to single-ended conversion) y, aunque en principio se rompe la simetría del amplificador diferencial, este circuito tiene una ganancia en modo diferencial que se aproxima al valor expresado en la ecuación 6.24. 6.3.2.- Ejemplo de un amplificador diferencial bipolar complejo En este apartado se va a realizar una análisis simplificado un amplificador diferencial completo de la figura 6.10 constituido por varias etapas amplificadoras conectadas en cascada. Básicamente, es un amplificador operacional formado por una etapa diferencial de entrada (Q1,Q2), otra etapa diferencial intermedia (Q7,Q8) y la etapa de salida en configuración de seguidor de emisor (Q9). V CC

Q5

R C1

V CC=10V R C1=10kΩ R D=18.6kΩ R E=10kΩ R C2=17.2kΩ

Q6

R C1 Q7

Q8

hie=5kΩ hfe=200 hie=hre=0 Q1

+ vi1

Q2

~

Z9

+

~

vi2

Q9

RD R C2

Q3

vo

RE

Q4

–VCC Figura 6.10. Amplificador diferencial completo.

• Análisis DC. El análisis en continua de este amplificador se realiza suponiendo nulas las entradas vi1 y vi2 y despreciando las corrientes de base.. En la polarización de las etapas diferenciales se utiliza dos espejos de corriente, uno basado en transistores NPN (Q3,Q4) y otro en PNP (Q5,Q6), cuya corriente de referencia se fija a través de RD. Si se desprecia las corrientes de base de los transistores se verifica que I C3 ≈ I C 4 ≈ I C5 ≈ I C6 = I EE =

2 VCC − 2 VBE = 1mA RD

(6.25)

Por consiguiente, aplicando el principio de simetría a ambos amplificadores diferenciales I I C1 ≈ I C2 ≈ I C 7 ≈ I C8 = EE = 0.5mA 2

(6.26)

vo ≈ I C8R C2 + 3VD − VBE 9 − VCC = 0 V

(6.27)

Luego, la tensión de salida

es nula en ausencia de señal.

– 108 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 6

RC1 vid2 /2

vod1 /2 vid1 /2

Masas virtuales

Q8

ib1

vod2 /2

Q1

RC2

vid1 /2

vod1 /2

hie

Z9

a)

hfeib2

hie

RC1

vid2 /2 ib2

vod2 /2~vo RC2

hfeib1 b)

Figura 6.11. a) Aplicación del principio de simetría al circuito de la figura 6.10; b ) Modelo equivalente de pequeña señal.

• Análisis de pequeña señal. Al despreciar el parámetro hoe los espejos de corriente son ideales resultando que la ganancia en modo común es nula. Ello permite aplicar los principios de simetría del amplificador diferencial en modo diferencial, reduciendo el análisis de este amplificador al circuito mostrado en la figura 6.11.a. La tensión de salida vo es prácticamente la tensión del colector de Q8 al ser la ganancia en tensión de la etapa de salida prácticamente 1 (se trata de una seguidor de emisor). Además, Q8 tiene como carga la resistencia RC2 y la impedancia de entrada de Q9 que en la figura 6.11.a. se representa por Z9. El valor de Z9 es Z 9 = h ie + (1 + h fe R E ) ≈ 2 MΩ

(6.28)

Por consiguiente, se puede hacer la siguiente aproximación RC2||Z9≅RC2. La ganancia del amplificador de la figura 6.11.a se puede obtener resolviendo el circuito equivalente de la figura 6.11.b. De esta forma, Ad =

v vo v / 2 vod 2 / 2 = od 2 / 2 = od1 = A d1A d 2 = v id1 / 2 v id1 / 2 v id1 / 2 vod1 / 2  − h ( R || h )   − h R  =  fe C1 ie   fe C2  ≈ 92 ⋅ 103 h ie    h ie 

(6.29)

Luego, la ganancia del amplificador completo A OL =

vo 1 vo A = = d ≈ 46 ⋅ 103 v id 2 v id1 / 2 2

(6.30)

La impedancia de entrada en modo diferencial es Zid=2hie=10kΩ, y la impedancia de salida vale Z o = R E ||

R C2 + h ie R C2 + h ie ≅ = 110Ω 1 + h fe 1 + h fe

vi1

+

En la figura 6.12 se muestra el modelo equivalente del amplificador completo.

Zid

vid vi2

(6.31)

+

vo Zo

AOLvid

–

Figura 6 . 1 2. Modelo equivalente simplificado del amplificador de la figura 6.10.

6.4.- Amplificadores diferenciales FET La impedancia de entrada de un amplificador diferencial puede ser muy alta si se utiliza transistores FET. La

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 109 –

Electronica Básica para Ingenieros

figura 6.13.a presenta un amplificador diferencial básico basado en los transistores NMOS, M1 y M2, cuya polarización se realiza a través de una fuente de corriente de valor ISS con una resistencia interna RSS y la figura 6.13.b muestra el circuito equivalente de pequeña señal. Al presentar este amplificador las mismas características de simetría descritas en el amplificador diferencial bipolar se puede utilizar la conversión a señal modo diferencial y modo común. Por similitud, en modo diferencial el terminal fuente de estos transistores se comporta como un nudo de masa virtual y en modo común la resistencia RSS se descompone en dos en paralelo. Aplicando estos principios de simetría es sencillo comprobar que la ganancia en modo diferencial y común vale A d = − gm( R D || rd ) Ac = VDD

vi1

RD

vo2 +

~

~

vo2

+ vi2

+ vgs1

~ vi1

ISS

RD

RD vo1

M2

M1

+

(6.32)

VDD

RD

vo1

−µR D 2 R SS (1 + µ ) + rd + R D

vgs2 rd

gmvgs1

rd

RSS

~ vi2

gmvgs2

RSS

-VSS a)

b)

Figura 6.13.a) Amplificador diferencial simple de transistores NMOS. b ) Circuito equivalente de pequeña señal.

La ganancia de este amplificador puede mejorarse utilizando cargas activas. En las figura 6.14 aparece un amplificador diferencial NMOS con carga activa formado por los transistores M3 y M4. M3 y M4 tienen la puerta y el drenador cortocircuitado de forma que en pequeña señal pueden ser sustituidos por un elemento resistivo de valor rdl||1/gml (subíndice l de load). Las expresiones de la Ad y Ac son similares a las descritas en la ecuación 6.32 sustituyendo la RD por la carga equivalente VDD VDD rdl||1/gml. La tecnología CMOS permite realizar también amplificadores diferenciales con carga activa. El amplificador de la figura 6.15.a utiliza un espejo de corriente de transistores PMOS como carga activa y el de la figura 6.15.b otro espejo de corriente autopolarizado con salida simple que realiza una conversión salida simple-entrada diferencial. Em ambos casos se puede demostrar que, en primera aproximación, las ganancias en modo diferencial y común valen A d = ±g mi ( rdl || rdi ) y A c =

– 110 –

−1 r 2g mi R SS 1 + dl   rdi 

(6.33)

I.S.B.N.:84-607-1933-2

M3

rdl||1/gml M4

vo1 + vi1

vo2 M2

M1

~

+

~ ISS

vi2

RSS -VSS

Figura 6 . 1 4 . Amplificador diferencial NMOS con carga activa.

Depósito

Legal:SA-138-2001

Tema 6 siendo el subíndice l relacionado con M3 y M4 y el subíndice i con M1 y M2. VDD

VDD

M3

M4

M5

M4

M3 vo2

vo1

vo

IDD + vi1

M2

M1

~

~ ISS

vi2

vi1

M2

M1

+

+

~ ISS

RSS

+

~

vi2

RSS -VSS

-VSS a)

b)

Figura 6.15. Amplificador diferencial CMOS con a) espejo de corriente y b ) autopolarizado.

Los transistores JFET al tener una tecnología +VCC compatible con los BJT pueden ser fabricados simultáneamente en un circuito integrado. Con ello, se combina las características de ambos dispositivos como son su alta impedancia de entrada (JFET) y linealidad y altas Q10 Q9 Q8 prestaciones (BJT). En la figura 6.16 se muestra un ejemplo práctico correspondiente a la etapa de entrada del amplificador operacional TL080 de Texas Instruments que vi1 vi2 IEE Q6 Q7 utiliza PJFET como transistores de entrada de la etapa diferencial y transistores bipolares para polarización y amplificación. La etapa de entrada diferencial está Q3 vo constituida por Q6 y Q7 cuya carga activa lo forma la Q4 fuente de corriente Q1 y Q2; las corrientes de entrada son Q2 Q5 Q1 del orden de pA. Q4 actúa como amplificador en configuración seguidor de emisor con objeto de introducir una carga de muy alto valor a Q7 y servir de etapa de interfase con la siguiente etapa amplificadora basada en Q5. Q3 introduce una carga similar a Q4 para mantener la -V CC simetría de la etapa diferencial. Q8, Q9 y Q10 son fuentes 100kΩ de corriente (Widlar y espejo de corriente respectivamente) OFFSET NULL -V CC para polarización del circuito. Como es frecuente en los Figura 6.16. Etapa de entrada del TL080 basada en amplificadores operacionales, factores de disimetría en la JFET con corrección de offset. etapa diferencial hace que en ausencia de señal de entrada la salida no sea nula, en contra de lo que debe suceder en teoría (offset null). Para corregir este efecto, algunos amplificadores tienen salidas al exterior que mediante un potenciómetro variable se corrige el desequilibrio de la etapa diferencial y se anula este efecto. En la figura se indica la situación y valor típico del potenciómetro.

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 111 –

Electronica Básica para Ingenieros

Problemas

P6.1

Para el amplificador diferencial de la figura P6.1, se pide: a) La tensión vo1 y vo2 en DC. b) Ganancia en modo diferencial y común. c) Si vi1=1.02V senwt y vi2=1.025V senwt, determinar la vod, voc, vo1 y vo2. Datos: hFE=100, hfe=100, hie=3333Ω, hre=hoe=0. VCC

VCC

RC

RC

vo1 Q2

VCC +

~

vi1

En la figura P6.3 se muestra un amplificador diferencial con carga activa (transistores Q6 y Q7). ¿Qué ventajas e incovenientes presenta una carga activa frente a una carga resistiva?. Para este circuito, se pide: a) el valor adecuado de R2 para que el circuito se encuentre polarizado correctamente. Despreciar las corrientes de base. b) Ad y Ac. Datos: NPN: hie=5kΩ, hfe=100, hoe= 1/50kΩ, hre~0. PNP: hie=6kΩ, hfe=60, hoe= 1/50kΩ, hre~0.

vo2 Q1

+

P6.3

~

Q6

Q5

vi2

Q7

RE VCC=15 V RC=RE=10kΩ

vo1

R1 R2

vi1

Q2

Q1

+

–VCC

vo2

~

+

~

vi2

Figura P6.1 P6.2

Repetir el problema P6.1 con el circuito de la figura P6.2. VCC

RC

vo1 + vi1

Q4

Q3

–VCC

VCC VCC=15 V RC=6kΩ RE1=330Ω RE2=8kΩ

RC vo2

Q1

Q2

RE1

RE1

Figura P6.3 P6.4

+

~

~

Calcular la tensión vo1 y vo2 en continua y la Ad del amplificador diferencial basado en un par Darlington de la figura P6.4. Datos: hFE=90, hie=5kΩ, hfe=100, hre=hoe=0.

vi2

RE2 –VCC Figura P6.2

– 112 –

R1 =10kΩ VCC=10V

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 6 V CC

V CC

RC

VDD

RC

RS

~

vi2

RE

~ VDD

RG1

R B1 RB2

Figura P6.6

Comprobar que aplicando el principio de simetría el amplificador diferencial de la figura P6.5 verifica las siguientes expresiones. Nota: hre=hoe=0. y Ac = −

VCC

NMOS: k=66µA/V 2,VT=1V, 1mΩ– 1, rd1=rd2=100kΩ;

h fe R C h ie + (1 + h fe )2 R E

VDD vo2

vi1

Q2

~

M3

M5

RL Q1

~

M4 vo2

vo1

+ vi2

R +

RE

vi1

–VCC

M1

~ IEE

+ vi2

IEE=1mA VDD=5 V

Calcular la ID de los transistores NMOS del amplificador diferencial de la figura P6.6. Determinar la Ad y la tensión de salida vo1 cuando vi1=2V+0.1V senwt y vi2=2V. Datos: k=33µA/V 2,VT=1V, W 1=W2=10µm, W 3=20µm, L 1=L2=L3=4µm.

I.S.B.N.:84-607-1933-2

M2

~

Figura P6.5 P6.6

gm1=gm2=

PMOS: k=33µA/V 2, VT=-1V, gm3=gm4= gm5=0.5mΩ- 1, rd3=rd4=rd5=150kΩ.

RC

vo1 +

Determinar el valor de la resistencia R para que que el circuito de la figura P6.7 esté polarizado correctamente. Calcular el valor de la Ad. Datos: W 1=W2=15µm, W 3=W4=W5=30µm, L1=L2=L3=L4=L5=4µm

P6.7

VCC

RC

VDD=5V RC=2kΩ RG1=RG2=25kΩ

–VDD

VEE

R h fe  R C || L   2  Ad = − h ie

M3

vi2

RG2

Figura P6.4 P6.5

+

~

RE

RD

M2

M1

+ vi1

V CC=12V V EE=–6V R C=5kΩ R E=50Ω R D=1k3Ω R B1=1k3Ω R B2=2k9Ω RS=10kΩ

vo2

+

Q1

~

RC

vo1

RS

+ v i1

RC

vo2

v o1

Depósito

Figura P6.7 P6.8

Calcular la tensión vo1 y vo2 en continua y la y A2=vo2/ii del relación A1=vo1/ii amplificador de la figura P6.8. Datos: hfe=100, hie=2kΩ. Nota: Despreciar las intensidades de base frente al resto de las

Legal:SA-138-2001

– 113 –

Electronica Básica para Ingenieros

intensidades del circuito.

la vo.

VCC RB1

RC

RB1

RC

Datos: NPN: hfe=200, hie=5kΩ, hoe-1=50kΩ, hre=0; PNP: hfe=150, hie=3kΩ, hoe-1=50kΩ, hre=0 Nota: Considerar únicamente el parámetro hoe en los transistores Q2, Q3, Q10 y Q11. En el resto se tomará como nulo.

RS vo2

ii

vo1

RE

RB2

V CC=9 V RC=2.6kΩ

RB2

RB1 =3kΩ RE=500Ω

Comprobar el valor de las tensiones indicadas en el esquema del amplificador operacional MC1530 de la figura P6.10. Nota: Despreciar las intensidades de base.

P6.11

La figura P6.11 muestra el esquema de un amplificador operacional sencillo. Se pide: a) Calcular las intensidades que circula por cada uno de los transistores y el valor de vo en continua. Utilizar los principios de simetría de los amplificadores diferenciales. Despreciar la IB frente a IC (IB>> SR, entonces la distorsión es muy grande respondiendo el OA con una señal similar a la indicada en la figura 8.15.

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

– 147 –

Electronica Básica para Ingenieros

La máxima frecuencia ƒMAX con que puede operar un OA no depende solamente del ancho de banda (ƒc), sino que puede estar limitada por el SR. Para determinar esa frecuencia, se resuelve las siguientes desigualdades

ƒC ≤

SR ⇒ ƒ MAX = ƒ C VA 2 π

ƒC >

8.5.4.-

(lim ita el ancho de banda )

SR SR ⇒ ƒ MAX = VA 2 π VA 2 π

(lim ita el SR ) (8.26)

Otros parámetros

Rango de tensión de entrada o input voltage range. Máxima diferencia de tensión a la entrada del OA. El OA 741 tiene un rango de entrada de ± 13V. Máxima variación de rango de tensión de salida o maximun peak output voltage swing. Indica para una alimentación de ±15V, el valor de tensión más alta que se puede esperar a la salida del OA. El OA 741 es de ±14 V. Resistencia y capacidad de entrada o input resistence and capacitance. Resistencia y capacidad equivalente en lazo abierto vista a través de los terminales de entrada. Para el OA 741 es de 2MΩ y 1.4pF, respectivamente. Resistencia de salida o output resistence. El OA 741 tiene una resistencia de salida de 75Ω. Consumo de potencia o total power dissipation. Consumo de potencia DC en ausencia de señal y para una tensión de alimentación de ±15V. El OA 741 es de 50mW. Máxima corriente de salida o output short circuit current. Corriente máxima de salida limitada por el circuito de protección. El OA 741 tiene 25mA. Variación máxima de la tensión de salida o output voltage swing. Es la amplitud pico-pico máxima que se puede conseguir sin que se produzca recorte. El OA 741 es de ±13 a ±14 V para VCC=±15 V.

– 148 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 8

Problemas Nota: Si no se indica lo contrario, se debe utilizar el modelo ideal del OA. P8.1

Para el circuito de la figura P8.1, se pide: a) Obtener la expresión de la tensión de salida Vo en términos de las tensiones de entrada V1 y V2. b) Calcular y representar gráficamente el valor de Vo si V1=0.3 V senwt y V2=1 V. c) Si el OA es capaz de proporcionar una intensidad de salida máxima de 50mA, determinar el rango de valores permitidos de RL.

R 1 =1MΩ R 2 =100kΩ R 3 =100kΩ R L=10kΩ Vi

R3 Vo

R1

RL R2 Figura P8.3.a V1

R1

R2

R1 V1 V2

R3

R2

RL

R 1 =1kΩ R 2 =5kΩ R 3 =5kΩ R 4 =1kΩ R L=10kΩ

Vo

R4

RL

Figura P8.3.b

R4

V1

Figura P8.1 P8.2

V1 V2

Vo

R3

V2

Calcular el valor de Vo del circuito de la figura P8.2 si V1=0.5V y V2=0.4 V senwt. Nota: Aplicar superposición y considerar frecuencias medias.

C

R1

R5 R3

R2 Vo

R 1 =1kΩ R 2 =5kΩ R 3 =2kΩ R 4 =10kΩ R L=10kΩ

R 1 =1kΩ R 2 =5kΩ R 3 =5kΩ R 4 =1kΩ R 5 =5kΩ R L=4kΩ C=100nF

RL

V2

R1 R3

R2

R 1 =10kΩ R 2 =20kΩ R 3 =100kΩ R 4 =1kΩ R 5 =10kΩ R 6 =10kΩ

Vo

R5

R4

R6

Figura P8.3.c

V1

R1

R2

R2

R4 V2

R1

Vo

R2

Figura P8.2 P8.3

En los circuitos de la figuras P8.3(.a hasta .h), determinar la tensión de salida Vo en términos de las tensiones de entrada.

I.S.B.N.:84-607-1933-2

Depósito

R1 =1MΩ R2 =10kΩ

Legal:SA-138-2001

R2 R2

Figura P8.3.d

– 149 –

Electronica Básica para Ingenieros R1

Vi

Vi R1 Vo

R 1 =1kΩ R 2 =40kΩ R 3 =100kΩ R 4 =40kΩ R 5 =1kΩ R 6 =10kΩ

R 1 =1kΩ R 2 =5kΩ

R5 R6

R3 R2

R2

R1

R4

IL

R2

ZL Figura P8.3.e Figura P8.4 2R 1

2R 2 10R 2

P8.5

10R 1

2R 1

10R 2

Vi

Para el circuito de la figura P8.5, representar gráficamente Vo en función de la resistencia variable especificada a través del parámetro ß, 0 ≤ ß ≤1.

Vo

R1

R4

2R 2

R1

R2 Vo

1-ß Figura P8.3.f

VCC

VZ

R3

ß

RL

R1 R1

R 1 =2kΩ R 4 =10kΩ VCC=15V

R2

R1

Vi

R2 R 1=10kΩ R 2=5kΩ

P8.6

R1

R2

Figura P8.3.g R1

R 1 =100kΩ R 2 =5kΩ R L=10kΩ V1

R2

R1

V2 R1

R1

R1

Vo

R2 R2

RL

Figura P8.3.h

P8.4

El circuito de la figura P8.4 es una fuente de corriente Howland. Demostrar que la IL es independiente del valor de ZL y obtener la relación entre Vi e IL.

– 150 –

R 3 =5kΩ VZ=2.5V

Figura P8.5

Vo

R1

R 2 =1kΩ R L=5kΩ

I.S.B.N.:84-607-1933-2

En el circuito de la figura P8.6, el amplificador diferencial cuya Ad=100 permite medir la diferencia de temperatura entre dos hornos. Para ello, se utiliza un puente de equilibrado con dos termistores R1 y R2 que se encuentran dentro de cada horno que tienen una temperatura de T1 y T2, respectivamente. Los termistores en su rango lineal se comportan como resistencias dependientes de la temperatura que verifican la siguiente relación: R= Ke•T0.98, donde T es la temperatura en ºK y Ke=100Ω/ºK. Si en el primer horno la temperatura es de T1=250ºK y en el segundo T2=300ºK, calcular el valor de Vo. Proponer un amplificador diferencial que tenga una Zi=∞ y Ad=100.

Depósito

Legal:SA-138-2001

Tema 8

VCC R1

P8.9

T1

R3 Vo

Ad R3

R2 T2

R 3 =10kΩ VCC=1V

Figura P8.6 P8.7

Demostrar que el circuito de la figura P8.7 se comporta como una fuente de intensidad controlada por la tensión de entrada Vi, Vi > 0. Dato: hFE=5.

El circuito de la figura P8.9 es un amplificador no inversor cuya ganancia G se programa digitalmente desde G=1 hasta G=8 en incrementos de valor 1 a través de las líneas de entrada D1, D2 y D3. Este amplificador está constituido por un multiplexor que conecta el terminal – del OA a uno de los nudos de la cadena de resistencias en función del estado lógico de D1, D2 y D3, según se indica en la tabla. Si R1=1kΩ, y tanto el multiplexor como el OA se consideran ideales, determinar R2 a R8 que fijen la ganancia G del amplificador al valor especificado en la tabla.

VCC Vi

Vo

ZL Io

Vi

D1 D2

Multiplexor

D3

VCC=15V R E=10kΩ

1

R1

RE

Comprobar que el circuito de la figura P8.8 se comporta como una fuente de intensidad de valor Io. Determinar Io y el rango de valores de RL para que el circuito funcione correctamente. Dato: hFE=100.

RE

VZ

R3

4

R4

D2 0 0 1 1 0 0 1 1

5

R5

D3 0 1 0 1 0 1 0 1

6

R6

Pos. 1 2 3 4 5 6 7 8

R

R8

G 8 7 6 5 4 3 2 1

R

Vi

Io

RL

RL

Zi Figura P8.10

Figura P8.8

I.S.B.N.:84-607-1933-2

R7

8

Obtener la expresión de la impedancia de entrada Zi del circuito de la figura P8.10.

R

VCC=15V VZ=2.5V R E=10kΩ R=33kΩ

7

Figura P8.9 P8.10

VCC

R2

3

D1 0 0 0 0 1 1 1 1

Figura P8.7 P8.8

2

Depósito

Legal:SA-138-2001

– 151 –

Electronica Básica para Ingenieros

R1

R2

R3 RG Ii R3

RG

Vo

R1

RL R2

Figura P8.11

P8.11

P8.12

El circuito de la figura P8.11 es un convertidor corriente-tensión. Obtener la expresión que relaciona la tensión de salida Vo con la corriente de entrada Ii. Para el amplificador de la figura P8.12, se pide: a) Obtener Vo en función de V1 y V2. ¿De qué tipo de circuito se trata?. b) Calcular el rango de valores de RG para que la ganancia (en módulo) esté comprendida entre 10 y 100. Datos: R1=R2=10kΩ, R3=RL=3kΩ.

R

C Vi

Vo

R=10kΩ C=0.47µF R L=10kΩ R p =10kΩ

RL Rp

Vi T=1ms

0.5V

t –0.5V

V1

R1

R2

R2 RG

Figura P8.13 Vo

V2 R 1

R2

R2

Representar gráficamente las tensiones de salida Vo1 y Vo2 entre t=0 y t=0.5s de los circuitos integradores conectados en cascada de la figura P8.14, supuesto Vi= 1V. Nota: Asumir que los condensadores inicialmente están descargados.

P8.14

R3 RL

Figura P8.12 P8.13

La entrada del amplificador diferenciador de la figura P8.13 es una onda triangular simétrica de 1kHz. Representar gráficamente la forma de onda de salida.

C1 C2

Vi R1 R 1 =50kΩ C 1 =0.5µF R 2 =50kΩ C 2 =1µF

Vo1

R2

Figura P8.14

– 152 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Vo2

Tema 8

V1 R R

R R

R

Vo

V2 R

Figura P8.15.a

nR

Vi

R

R R

Vo

Figura P8.15.b

P8.15

Obtener las funciones analógicas de los circuitos de las figuras P8.15.a y P8.15.b. Comprobar la compatibilidad de los signos de las tensiones.

VCC

Vi R1 Q1

P8.16

Diseñar un circuito basado en AO’s que realice la función analógica Vo∝(Vx)2 •(Vy)3 , siendo Vx y Vy dos señales analógicas de entrada; el circuito debe funcionar correctamente con tensiones positivas. Nota: Poner todas las resistencias utilizadas en términos de una resistencia genérica R.

P8.17

Obtener Vo en función de Vi del amplificador logarítmico de la figura P8.17 suponiendo que ambos transistores son idénticos.

I.S.B.N.:84-607-1933-2

Depósito

VCC=12V R 1=10kΩ R 2=3kΩ R 3=1kΩ R 4=10kΩ R 5=1kΩ R 6=30kΩ

R4

Q2

R3

Vo

R2 R5

R6

Figura P8.17 P8.18

Los amplificadores inversor y no inversor de las figuras P8.18.a y P8.18.b han sido realizados con el amplificador operacional 741. Si Vi es una onda sinusoidal de 0.4 V de amplitud, calcular la frecuencia máxima de

Legal:SA-138-2001

– 153 –

Electronica Básica para Ingenieros

operación de ambos amplificadores especificando si está limitada por la frecuencia de corte superior o por el Slew-Rate. Determinar la amplitud de entrada para la cual la frecuencia de corte del amplificador y la frecuencia limitada por el Slew-Rate coinciden. Vi R1 R 1 =5kΩ R 2 =100kΩ

R2 741

Vo

Figura P8.19

Figura P8.18.a

Obtener la curva de transferencia en tensión (VTC) de los circuitos de las figura P8.20.a a P8.20.d. Datos: V d=0.7 V.

P8.20 R1

R2 741

Vi

Vo R 1 =5kΩ R 2 =30kΩ

Figura P8.18.b P8.19

La figura P8.19 incluye a parte de las características eléctricas proporcionadas por el fabricante del amplificador operacional TL081C. a) ¿Qué representa el término Unity Gain Bandwith y cómo se puede obtener a partir de la gráfica de respuesta en frecuencia? b) Obtener su frecuencia de corte superior e inferior utilizando los datos proporcionados en la tabla. c) Repetir el problema P8.18 si se reemplaza el 741 por el TL081C. d) Se desea construir un amplificador de audio con este OA. Determinar la máxima ganancia de este amplificador si su ancho de banda debe ser de 20kHz.

R 1 =10kΩ R 2 =100kΩ R L=1kΩ

R1

R2 Vo

R1

Vi

RL R2 Figura P8.20.a Vi

R1

R2

R 1 =5kΩ R 2 =50kΩ VZ=4.3V

Vo VZ

Figura P8.20.b R1

Vi

R1

R2

VZ R 1 =10kΩ R 2 =30kΩ VZ=4.3V Figura P8.20.c

– 154 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Vo

Tema 8 pueden ser sustituidos por una llave cerrada cuando se aplica un "1" lógico a su puerta y una llave abierta en caso contrario.

Vi R

R

R

R=10kΩ R

R

Vo

R

D Vo

Vi RL

Figura P8.20.d

P8.21

R

Para el circuito de la figura P8.21, se pide: a) Obtener la curva de transferencia en tensión (VTC) supuesto los diodos ideales (Vd=0). b) Obtener la VTC supuesto los diodos con una Vd=0.7V. c) Utilizando los resultados de b), representar gráficamente la Vo para la Vi descrita en la gráfica de la figura.

R

R=33kΩ RL=12kΩ

Vi

t

D "1"

R3 "0" R4

t

R5

Figura P8.22 Vo

R1

Vi

P8.23 R 1 =R2 =15kΩ R 3 =R5 =10kΩ R 4 =1kΩ

R2 Vi 1V

10ms

20ms

t

–1 V Figura P8.21

P8.22

El circuito de la figura P8.22 tiene dos líneas de entrada: una analógica, Vi, y otra digital, D que puede ser "0" o "1". Se pide: a) Expresar Vo en función de Vi y D. b) Representar gráficamente Vo para las señales Vi y D indicadas en la figura. Nota: Los transistores NMOS son ideales y

I.S.B.N.:84-607-1933-2

Depósito

En la figura P8.23 se muestra un circuito Sample&Hold (muestreo y mantenimiento) que es un elemento importante de los convertidores Analógico-Digitales. Este circuito permite muestrear una señal analógica de entrada (Vi) en sincronismo con una señal digital CLK. En este caso, el transistor NMOS puede ser sustituido por una llave ideal controlada por CLK que permite realizar dos operaciones: hold (mantenimiento del dato analógico en el condensador C) si CLK=0 y transistor NMOS cortado, y sample (muestreo del dato de entrada) si CLK=1 y transistor conduce. Representar gráficamente la señal de salida (Vo) para la señal de entrada Vi y CLK indicada en la figura. Nota: Despreciar los tiempos de carga y descarga del condensador C y considerar al transistor NMOS ideal.

Legal:SA-138-2001

– 155 –

Electronica Básica para Ingenieros

CLK Vo Vi C

Vi

t

CLK "1" "0" t Figura P8.23

– 156 –

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Tema 9

TEMA 9 Comparadores de tensión

9.1.- Introducción: El OA como comparador Los comparadores son circuitos no lineales que, como su nombre indica, sirven para comparar dos señales (una de las cuales generalmente es una tensión de referencia) y determinar cuál de ellas es mayor o menor. La tensión de salida tiene dos estados (binaria) y se comporta como un convertidor analógico-digital de 1 bit. Su utilización en las aplicaciones de generación de señal, detección, modulación de señal, etc, es muy importante y constituye un bloque analógico básico en muchos circuitos. La función del comparador es comparar dos tensiones obteniéndose como resultado una tensión alta (VOH) o baja (VOL). En la figura 9.1.a se presenta el símbolo para representar comparadores que es el mismo que el utilizado para amplificadores operacionales. La operación de un comparador, representado en la VTC de la figura 9.1.b, se puede expresar como: Vo = VOL V = V OH  o

si Vp < Vn si Vp > Vn

(9.1)

En el caso de que la tensión Vn esté fijada a 0, entonces la tensión de salida Vo=VOL o Vo=VOH en función de si Vp0, respectivamente. El comparador acepta señales analógicas a la entrada y proporciona señales binarias a la salida. Este elemento constituye un nexo de unión entre el mundo analógico y digital. Vo VOH Vn

Vo Vp

VOL a)

Vd =Vp -V n

b) Figura 9.1. Comparador de tensión: a) Símbolo, b ) VTC.

Los OAs pueden actuar como comparadores cuando la ganancia diferencial en lazo abierto sea alta (>10.000) y la velocidad no sea un factor crítico. Como ejemplo, el OA 741 se comporta como un elemento de entrada lineal si la tensión de entrada en modo diferencia está comprendida entre los valores –65µV Vn (Q en CORTE)

(9.3)

La gráfica de la figura 9.5 indica la VTC de las configuraciones de las figuras 9.4.a y 9.4.b proporcionadas por el fabricante. El seguidor de emisor presenta una polaridad contraria a la de resistencia de colector y su rango de tensiones de entrada en modo diferencial es mucho mayor. Figura 9.5. VTC de las configuraciones de la figura 9.4.

Este comparador tiene versiones de baja potencia inferiores a 500µW

– 159 –

Electronica Básica para Ingenieros

(LP311), duales (LH2311) y con entrada JFET (LF311). 9.2.2.- Familia 339 La serie 339 de National Semiconductor es otra familia de comparadores muy utilizada cuando el coste es crítico ya que un mismo encapsulado contiene varios comparadores cada uno de ellos con dos entradas y una salida en colector abierto. La tensión de alimentación es común y todos los comparadores disipan potencia aunque solo se utilice uno de ellos. La figura 9.6 contiene la distribución circuital del encapsulado del “quad” LM339 y las principales características de este comparador descritas por el fabricante. La intensidad máxima de salida es de 16mA (typ) con 6mA (min). Esta familia tiene diferentes versiones como el LP339 de bajo consumo ( V  R1   i  Z  R1 + R 2 

→ LED ON → LED OFF (9.4)

9.3.2.- Detector de ventana El detector de ventana, también llamado comparador de ventana, permite determinar si una tensión de entrada está comprendida dentro de un rango de tensiones. El circuito puede ser construido fácilmente mediante dos comparadores y dos tensiones de referencia que definen el límite superior (VTH) e inferior (VTL). En el circuito de la figura 9.8 se presenta un comparador de ventana basado en el LM339 y su VTC. Si se verifica que VTL>R4. Dato:VCC=10 V, R4=3kΩ.

VCC R2 (ideal) R3

Vi

Vo

R1

R4

VCC=10V R 1 =10kΩ R 2 =R3 =5kΩ R 4 =4kΩ

Figura P9.1.c

R2

Vi

VZ VZ

Vo

R1

VZ=6.3V R 1 =R2 =1kΩ Figura P9.1.d

– 166 –

Tema 9 Vi R3

Vo

Vo Vi

R1

R VZ

R=10kΩ

R2

R 1 =10kΩ R2 =100Ω R 3 =1kΩ V Z=3.6V VR=1V

Vs VR Figura P9.6

Figura P9.10

Obtener la VTC del disparador Schmitt noinversor de la figura P9.8 suponiendo que R4>>R5.

P9.8

P9.11

Representar la VTC del circuito rectificador de la figura P9.11. Dato: Vd=0.7V.

VCC

R2

R2

R5

R1

Vo

339

Vi R3

Vi VCC=5V R 1 =R2 =2kΩ R 3 =10kΩ R 4 =100kΩ R 5 =1.5Ω

R4

R1 R 1 =10kΩ R 2 =20kΩ

Vo

Figura P9.11

Figura P9.8

Obtener la VTC del comparador de ventana de la figura P9.9 basado en OA ideales.

P9.9

VTH

Vo

Vi

RL VLH

VZ

Figura P9.9 P9.10

En la figura P9.10 se muestra un rectificador de media-onda. Representan gráficamente la salida Vo y Vs para una entrada Vi=2 V senwt. Datos: El OA tiene una Ad=10.000 y el diodo Vd=0.7V.

– 167 –

Electronica Básica para Ingenieros

– 168 –

Apéndice

Apéndice

Hojas de características de componentes • Transistor de pequeña señal NPN BC546/548 • Transistor de pequeña señal NPN 2N3903/04 • Transistor de pequeña señal PNP 2N3905/06 • JFET de canal N 2N5457 • JFET de canal P 2N5460/62 • Amplificador operacional OA741 • Regulador de tensión ajustable positivo LM117/317 • Regulador de tensión ajustable negativo LM137/337 • SIDAC MKP3V129/240 • SBS MBS4991/2/3 • SCR 2N5060 • PUT 2N6027/28 • UJT 2N2646 • TRIAC MAC218A

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.1 A.6 A.12 A.17 A.20 A.23 A.29 A.33 A.36 A.38 A.40 A.42 A.44 A.45

Electronica Básica para Ingenieros

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

BC546/548

Apéndice

BC546/548

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.1

Electronica Básica para Ingenieros

BC546/548

A.2

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

BC546/548

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.3

Electronica Básica para Ingenieros

BC546/548

A.4

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

BC546/548

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.5

Electronica Básica para Ingenieros

A.6

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice 2N3903/04

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.7

Electronica Básica para Ingenieros

2N3903/04

A.8

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N3903/04

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.9

Electronica Básica para Ingenieros

2N3903/04

A.10

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N3903/04

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.11

Electronica Básica para Ingenieros

2N3903/04

A.12

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N3905/06

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.13

Electronica Básica para Ingenieros

2N3905/06

A.14

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N3905/06

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.15

Electronica Básica para Ingenieros

2N3905/06

A.16

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N3905/06

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.17

Electronica Básica para Ingenieros

2N5457

A.18

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N5457

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.19

Electronica Básica para Ingenieros

2N5457

A.20

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N5460/62

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.21

Electronica Básica para Ingenieros

2N5460/62

A.22

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N5460/62

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.23

Electronica Básica para Ingenieros

OA741

A.24

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

OA741

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.25

Electronica Básica para Ingenieros

OA741

A.26

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

OA741

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.27

Electronica Básica para Ingenieros

OA741

A.28

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

OA741

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.29

Electronica Básica para Ingenieros

LM117/317

A.30

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

LM117/317

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.31

Electronica Básica para Ingenieros

LM117/317

A.32

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

LM117/317

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.33

Electronica Básica para Ingenieros

LM137/337

A.34

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

LM137/337

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.35

Electronica Básica para Ingenieros

LM137/337

A.36

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

MKP3V129/240

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.37

Electronica Básica para Ingenieros

MKP3V129/240

A.38

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

MBS4991/2/3

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.39

Electronica Básica para Ingenieros

MBS4991/2/3

A.40

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N5060

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.41

Electronica Básica para Ingenieros

A.42

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice 2N5060

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.43

Electronica Básica para Ingenieros

2N6027/28

A.44

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

2N6027/28

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.45

Electronica Básica para Ingenieros

2N2646

A.46

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

Apéndice

MAC218A

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001

A.47

Electronica Básica para Ingenieros

MAC218A

A.48

I.S.B.N.:84-607-1933-2

Depósito

Legal:SA-138-2001






  
  
 


      


 
 
 
 
 
    


 

 
















 
!
"


#

$



%&
$

'(
$



%&
$

'( 
$

θ







$)!


 









 



   


  

 

 

 


η































Ω Ω


















µ




 




µ


 
  
  





 



 




 

Ω









     

  •  

 ••• 
 !






   




 
    
     
   
    


     

  




 










!"#





$%"# &'"#



$%"# &'"#

θ


 #(













 



   








η η
















 






α α



  





  

 

 

 

 


 







 

Ω Ω

 

 

°°






 










 














 




µ










 



µ











Ω

 











Ω











     

  •  

 ••• 
 !

2N2647

SILICON PN UNIJUNCTION TRANSISTOR

DESCRIPTION: The 2N2647 is a Unijunction Transistor Used in General Purpose Pulse, Timing, Sense and Trigger Application

PACKAGE STYLE TO-18 (MOD)

MAXIMUM RATINGS IC

2.0 A (PULSED)

VCE

30 V

PDISS

300 m W @ TC = 25 OC

TJ

-65 OC to +125 OC

TSTG

-65 OC to +150 OC

θJC

33 OC/W

CHARACTERISTICS SYMBOL

NONEd

O

TC = 25 C

TEST CONDITIONS

η

V

= 10 V

rBB

V

= 3.0 V

B2B1

B2B1

MINIMUM

TYPICAL

MAXIMUM

UNITS

0.68

0.82

---

4.7

9.1

Ω KΩ

0.1

0.9

%/°°C

α

VB2B1 = 3.0 V

VEB1(SAT)

V

= 10 V

I = 50 mA E

3.0

V

V

= 10 V

I = 50 mA E

20

mA

V

= 30 V

I =0 B1

V

= 25 V

V

= 20 V

R = 100 Ω B2

8.0

V

= 20 V

R = 20 Ω B1

6.0

rBB

B2B1

IB2(MOD)

B2B1

IB2EO

B2E

IP

B2B1

IV

B2B1

VOB1

B2B1

O

TA = -55 to 125 C

7.0

200

nA

2.0

µA

18

mA V



     

  •  

 ••• 
 !



Order this document by 2N3055/D

SEMICONDUCTOR TECHNICAL DATA



      

    . . . designed for general–purpose switching and amplifier applications.

*Motorola Preferred Device

• DC Current Gain — hFE = 20 – 70 @ IC = 4 Adc • Collector–Emitter Saturation Voltage — VCE(sat) = 1.1 Vdc (Max) @ IC = 4 Adc • Excellent Safe Operating Area

15 AMPERE POWER TRANSISTORS COMPLEMENTARY SILICON 60 VOLTS 115 WATTS

ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ MAXIMUM RATINGS

Rating

Symbol

Value

Unit

Collector–Emitter Voltage

VCEO

60

Vdc

Collector–Emitter Voltage

VCER

70

Vdc

Collector–Base Voltage

VCB

100

Vdc

Emitter–Base Voltage

VEB

7

Vdc

Collector Current — Continuous

IC

15

Adc

Base Current

IB

7

Adc

Total Power Dissipation @ TC = 25_C Derate above 25_C

PD

115 0.657

Watts W/_C

TJ, Tstg

– 65 to + 200

_C

Symbol

Max

Unit

RθJC

1.52

_C/W

Operating and Storage Junction Temperature Range

CASE 1–07 TO–204AA (TO–3)

THERMAL CHARACTERISTICS Characteristic

Thermal Resistance, Junction to Case

PD, POWER DISSIPATION (WATTS)

160 140 120 100 80 60 40 20 0

0

25

50 75 100 125 150 TC, CASE TEMPERATURE (°C)

175

200

Figure 1. Power Derating

Preferred devices are Motorola recommended choices for future use and best overall value.

 Motorola, Inc. 1995 Motorola Bipolar Power Transistor Device Data

1

  

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ v v ELECTRICAL CHARACTERISTICS (TC = 25°C unless otherwise noted) Characteristic

Symbol

Min

Max

Unit

Collector–Emitter Sustaining Voltage (1) (IC = 200 mAdc, IB = 0)

VCEO(sus)

60

—

Vdc

Collector–Emitter Sustaining Voltage (1) (IC = 200 mAdc, RBE = 100 Ohms)

VCER(sus)

70

—

Vdc

Collector Cutoff Current (VCE = 30 Vdc, IB = 0)

ICEO

—

0.7

mAdc

Collector Cutoff Current (VCE = 100 Vdc, VBE(off) = 1.5 Vdc) (VCE = 100 Vdc, VBE(off) = 1.5 Vdc, TC = 150_C)

ICEX

— —

1.0 5.0

Emitter Cutoff Current (VBE = 7.0 Vdc, IC = 0)

IEBO

—

5.0

20 5.0

70 —

—

1.1 3.0

*OFF CHARACTERISTICS

mAdc

mAdc

*ON CHARACTERISTICS (1)

DC Current Gain (IC = 4.0 Adc, VCE = 4.0 Vdc) (IC = 10 Adc, VCE = 4.0 Vdc)

hFE

—

Collector–Emitter Saturation Voltage (IC = 4.0 Adc, IB = 400 mAdc) (IC = 10 Adc, IB = 3.3 Adc)

VCE(sat)

Vdc

Base–Emitter On Voltage (IC = 4.0 Adc, VCE = 4.0 Vdc)

VBE(on)

—

1.5

Vdc

Is/b

2.87

—

Adc

Current Gain — Bandwidth Product (IC = 0.5 Adc, VCE = 10 Vdc, f = 1.0 MHz)

fT

2.5

—

MHz

*Small–Signal Current Gain (IC = 1.0 Adc, VCE = 4.0 Vdc, f = 1.0 kHz)

hfe

15

120

—

*Small–Signal Current Gain Cutoff Frequency (VCE = 4.0 Vdc, IC = 1.0 Adc, f = 1.0 kHz)

fhfe

10

—

kHz

SECOND BREAKDOWN

Second Breakdown Collector Current with Base Forward Biased (VCE = 40 Vdc, t = 1.0 s, Nonrepetitive)

DYNAMIC CHARACTERISTICS

* Indicates Within JEDEC Registration. (2N3055) (1) Pulse Test: Pulse Width 300 µs, Duty Cycle

2.0%.

2N3055, MJ2955 20 IC, COLLECTOR CURRENT (AMP)

50 µs 10

dc

1 ms

6 4 500 µs

2

250 µs

1 0.6 0.4 0.2

BONDING WIRE LIMIT THERMALLY LIMITED @ TC = 25°C (SINGLE PULSE) SECOND BREAKDOWN LIMIT 6

10 20 40 VCE, COLLECTOR–EMITTER VOLTAGE (VOLTS)

There are two limitations on the power handling ability of a transistor: average junction temperature and second breakdown. Safe operating area curves indicate IC – VCE limits of the transistor that must be observed for reliable operation; i.e., the transistor must not be subjected to greater dissipation than the curves indicate. The data of Figure 2 is based on TC = 25_C; TJ(pk) is variable depending on power level. Second breakdown pulse limits are valid for duty cycles to 10% but must be derated for temperature according to Figure 1.

60

Figure 2. Active Region Safe Operating Area

2

Motorola Bipolar Power Transistor Device Data

   NPN 2N3055

PNP MJ2955

500

200

300

VCE = 4.0 V

TJ = 150°C

VCE = 4.0 V hFE , DC CURRENT GAIN

hFE , DC CURRENT GAIN

200 25°C 100 – 55°C

70 50 30 20 10 7.0 5.0

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (AMP)

5.0 7.0

25°C

100 70

– 55°C

50 30 20

10

10

TJ = 150°C

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (AMP)

5.0 7.0

10

VCE , COLLECTOR–EMITTER VOLTAGE (VOLTS)

VCE , COLLECTOR–EMITTER VOLTAGE (VOLTS)

Figure 3. DC Current Gain

2.0 TJ = 25°C 1.6 IC = 1.0 A

4.0 A

8.0 A

1.2

0.8

0.4

0 5.0

10

20

50 100 200 500 IB, BASE CURRENT (mA)

1000 2000

5000

2.0 TJ = 25°C 1.6 IC = 1.0 A

4.0 A

8.0 A

1.2

0.8

0.4

0 5.0

10

20

50 100 200 500 IB, BASE CURRENT (mA)

1000 2000

5000

Figure 4. Collector Saturation Region

1.4

2.0 TJ = 25°C

1.2

TJ = 25°C

0.8

V, VOLTAGE (VOLTS)

V, VOLTAGE (VOLTS)

1.6 1.0 VBE(sat) @ IC/IB = 10

0.6

VBE @ VCE = 4.0 V

0.4

1.2

VBE(sat) @ IC/IB = 10 VBE @ VCE = 4.0 V

0.8

0.4 0.2 0

VCE(sat) @ IC/IB = 10

VCE(sat) @ IC/IB = 10 0.1

0.2

0.3

0.5 0.7

1.0

2.0

3.0

5.0 7.0

10

0

0.1

IC, COLLECTOR CURRENT (AMPERES)

0.2

0.3

0.5

1.0

2.0

3.0

5.0

10

IC, COLLECTOR CURRENT (AMP)

Figure 5. “On” Voltages

Motorola Bipolar Power Transistor Device Data

3

   PACKAGE DIMENSIONS

A N

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. ALL RULES AND NOTES ASSOCIATED WITH REFERENCED TO–204AA OUTLINE SHALL APPLY.

C –T– E D

K

2 PL

0.13 (0.005) U

T Q

M

M

Y

M

–Y–

L

V

SEATING PLANE

2

H

G

B

M

T Y

1

–Q– 0.13 (0.005)

M

DIM A B C D E G H K L N Q U V

INCHES MIN MAX 1.550 REF ––– 1.050 0.250 0.335 0.038 0.043 0.055 0.070 0.430 BSC 0.215 BSC 0.440 0.480 0.665 BSC ––– 0.830 0.151 0.165 1.187 BSC 0.131 0.188

MILLIMETERS MIN MAX 39.37 REF ––– 26.67 6.35 8.51 0.97 1.09 1.40 1.77 10.92 BSC 5.46 BSC 11.18 12.19 16.89 BSC ––– 21.08 3.84 4.19 30.15 BSC 3.33 4.77

STYLE 1: PIN 1. BASE 2. EMITTER CASE: COLLECTOR

CASE 1–07 TO–204AA (TO–3) ISSUE Z

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in different applications. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us: USA / EUROPE: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, Toshikatsu Otsuki, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–3521–8315

MFAX: [email protected] – TOUCHTONE (602) 244–6609 INTERNET: http://Design–NET.com

HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

4

◊

Motorola Bipolar Power Transistor Device Data

*2N3055/D*

2N3055/D

MOTOROLA

Order this document by 2N3903/D

SEMICONDUCTOR TECHNICAL DATA

General Purpose Transistors

2N3903 2N3904*

NPN Silicon

*Motorola Preferred Device

COLLECTOR 3 2 BASE 1 EMITTER

1 2

3

MAXIMUM RATINGS Rating

Symbol

Value

Unit

Collector – Emitter Voltage

VCEO

40

Vdc

Collector – Base Voltage

VCBO

60

Vdc

Emitter – Base Voltage

VEBO

6.0

Vdc

Collector Current — Continuous

IC

200

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

625 5.0

mW mW/°C

Total Device Dissipation @ TC = 25°C Derate above 25°C

PD

1.5 12

Watts mW/°C

TJ, Tstg

– 55 to +150

°C

Symbol

Max

Unit

Operating and Storage Junction Temperature Range

CASE 29–04, STYLE 1 TO–92 (TO–226AA)

THERMAL CHARACTERISTICS(1) Characteristic Thermal Resistance, Junction to Ambient

RqJA

200

°C/W

Thermal Resistance, Junction to Case

RqJC

83.3

°C/W

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Symbol

Min

Max

Unit

Collector – Emitter Breakdown Voltage (2) (IC = 1.0 mAdc, IB = 0)

V(BR)CEO

40

—

Vdc

Collector – Base Breakdown Voltage (IC = 10 mAdc, IE = 0)

V(BR)CBO

60

—

Vdc

Emitter – Base Breakdown Voltage (IE = 10 mAdc, IC = 0)

V(BR)EBO

6.0

—

Vdc

Base Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

IBL

—

50

nAdc

Collector Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

ICEX

—

50

nAdc

Characteristic

OFF CHARACTERISTICS

1. Indicates Data in addition to JEDEC Requirements. 2. Pulse Test: Pulse Width 300 ms; Duty Cycle 2.0%.

v

v

Preferred devices are Motorola recommended choices for future use and best overall value.

REV 2

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1996

1

2N3903 2N3904 ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) (Continued) Characteristic

Symbol

Min

Max

2N3903 2N3904

20 40

— —

(IC = 1.0 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

35 70

— —

(IC = 10 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

50 100

150 300

(IC = 50 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

30 60

— —

(IC = 100 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

15 30

— —

— —

0.2 0.3

0.65 —

0.85 0.95

250 300

— —

Unit

ON CHARACTERISTICS DC Current Gain(1) (IC = 0.1 mAdc, VCE = 1.0 Vdc)

hFE

Collector – Emitter Saturation Voltage(1) (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc

VCE(sat)

Base – Emitter Saturation Voltage(1) (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc)

VBE(sat)

—

Vdc

Vdc

SMALL– SIGNAL CHARACTERISTICS Current – Gain — Bandwidth Product (IC = 10 mAdc, VCE = 20 Vdc, f = 100 MHz)

fT 2N3903 2N3904

MHz

Output Capacitance (VCB = 5.0 Vdc, IE = 0, f = 1.0 MHz)

Cobo

—

4.0

pF

Input Capacitance (VEB = 0.5 Vdc, IC = 0, f = 1.0 MHz)

Cibo

—

8.0

pF

1.0 1.0

8.0 10

0.1 0.5

5.0 8.0

50 100

200 400

1.0

40

— —

6.0 5.0

td

—

35

ns

tr

—

35

ns

ts

— —

175 200

ns

tf

—

50

ns

Input Impedance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Voltage Feedback Ratio (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Small–Signal Current Gain (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz)

X 10– 4

hre 2N3903 2N3904 hfe 2N3903 2N3904

Output Admittance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Noise Figure (IC = 100 mAdc, VCE = 5.0 Vdc, RS = 1.0 k Ω, f = 1.0 kHz)

kΩ

hie 2N3903 2N3904

hoe

—

NF 2N3903 2N3904

mmhos dB

SWITCHING CHARACTERISTICS Delay Time Rise Time Storage Time

((VCC = 3.0 Vdc, VBE = 0.5 Vdc, IC = 10 mAdc, IB1 = 1.0 mAdc) (VCC = 3.0 Vdc, IC = 10 mAdc, IB1 = IB2 = 1.0 mAdc)

Fall Time 1. Pulse Test: Pulse Width

2

v 300 ms; Duty Cycle v 2.0%.

2N3903 2N3904

Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N3903 2N3904 DUTY CYCLE = 2% 300 ns

+3 V +10.9 V

10 < t1 < 500 ms 275

t1

DUTY CYCLE = 2%

+3 V +10.9 V 275

10 k

10 k 0

– 0.5 V

CS < 4 pF*

< 1 ns

CS < 4 pF*

1N916 – 9.1 V′

< 1 ns

* Total shunt capacitance of test jig and connectors

Figure 1. Delay and Rise Time Equivalent Test Circuit

Figure 2. Storage and Fall Time Equivalent Test Circuit

TYPICAL TRANSIENT CHARACTERISTICS

TJ = 25°C TJ = 125°C 10

5000 2000

5.0

Q, CHARGE (pC)

CAPACITANCE (pF)

VCC = 40 V IC/IB = 10

3000

7.0

Cibo 3.0 Cobo

2.0

1000 700 500 QT

300 200

QA

1.0 0.1

0.2 0.3

0.5 0.7 1.0

2.0 3.0

5.0 7.0 10

20 30 40

100 70 50

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

REVERSE BIAS VOLTAGE (VOLTS)

IC, COLLECTOR CURRENT (mA)

Figure 3. Capacitance

Figure 4. Charge Data

Motorola Small–Signal Transistors, FETs and Diodes Device Data

200

3

2N3903 2N3904 500

500 IC/IB = 10

100 70

tr @ VCC = 3.0 V

50 30 20

VCC = 40 V IC/IB = 10

300 200 t r, RISE TIME (ns)

TIME (ns)

300 200

40 V

100 70 50 30 20

15 V 10 7 5

10 2.0 V

td @ VOB = 0 V 1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

IC, COLLECTOR CURRENT (mA)

Figure 5. Turn – On Time

Figure 6. Rise Time

IC/IB = 10

200

500

t′s = ts – 1/8 tf IB1 = IB2

VCC = 40 V IB1 = IB2

300 200 IC/IB = 20 t f , FALL TIME (ns)

t s′ , STORAGE TIME (ns)

IC/IB = 20

200

IC, COLLECTOR CURRENT (mA)

500 300 200

7 5

100 70 IC/IB = 20

50

IC/IB = 10

30 20

100 70 50

10

10

7 5

7 5

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

200

IC/IB = 10

30 20

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

IC, COLLECTOR CURRENT (mA)

IC, COLLECTOR CURRENT (mA)

Figure 7. Storage Time

Figure 8. Fall Time

200

TYPICAL AUDIO SMALL– SIGNAL CHARACTERISTICS NOISE FIGURE VARIATIONS (VCE = 5.0 Vdc, TA = 25°C, Bandwidth = 1.0 Hz) 12

f = 1.0 kHz

SOURCE RESISTANCE = 200 W IC = 0.5 mA

8 6

SOURCE RESISTANCE = 1.0 k IC = 50 mA

4 2 0 0.1

SOURCE RESISTANCE = 500 W IC = 100 mA 0.2

0.4

1.0

2.0

IC = 1.0 mA

12 NF, NOISE FIGURE (dB)

NF, NOISE FIGURE (dB)

10

4

14

SOURCE RESISTANCE = 200 W IC = 1.0 mA

IC = 0.5 mA

10

IC = 50 mA

8 IC = 100 mA

6 4 2

4.0

10

20

40

100

0

0.1

0.2

0.4

1.0

2.0

4.0

10

20

f, FREQUENCY (kHz)

RS, SOURCE RESISTANCE (k OHMS)

Figure 9.

Figure 10.

40

100

Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N3903 2N3904 h PARAMETERS (VCE = 10 Vdc, f = 1.0 kHz, TA = 25°C) 100 hoe, OUTPUT ADMITTANCE (m mhos)

h fe , CURRENT GAIN

300

200

100 70 50

30

0.1

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0

50

20 10 5

2 1

10

0.1

0.2

Figure 11. Current Gain

h re , VOLTAGE FEEDBACK RATIO (X 10 –4 )

h ie , INPUT IMPEDANCE (k OHMS)

10 5.0

2.0 1.0 0.5

0.1

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0

10

5.0

10

Figure 12. Output Admittance

20

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0

10 7.0 5.0 3.0 2.0

1.0 0.7 0.5

10

0.1

Figure 13. Input Impedance

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

Figure 14. Voltage Feedback Ratio

h FE, DC CURRENT GAIN (NORMALIZED)

TYPICAL STATIC CHARACTERISTICS 2.0 TJ = +125°C

VCE = 1.0 V

+25°C

1.0 0.7

– 55°C

0.5 0.3 0.2

0.1 0.1

0.2

0.3

0.5

0.7

1.0

2.0

3.0

5.0

7.0

10

20

30

50

70

100

200

IC, COLLECTOR CURRENT (mA)

Figure 15. DC Current Gain

Motorola Small–Signal Transistors, FETs and Diodes Device Data

5

VCE, COLLECTOR EMITTER VOLTAGE (VOLTS)

2N3903 2N3904 1.0 TJ = 25°C 0.8

IC = 1.0 mA

10 mA

30 mA

100 mA

0.6

0.4

0.2

0 0.01

0.02

0.03

0.05

0.07

0.1

0.2

0.3

0.5

0.7

1.0

2.0

3.0

5.0

7.0

10

IB, BASE CURRENT (mA)

Figure 16. Collector Saturation Region

1.0

1.2 TJ = 25°C VBE(sat) @ IC/IB =10

0.8 VBE @ VCE =1.0 V 0.6 0.4 VCE(sat) @ IC/IB =10

6

qVC FOR VCE(sat) 0

– 55°C TO +25°C

– 0.5 – 55°C TO +25°C – 1.0 +25°C TO +125°C

qVB FOR VBE(sat)

– 1.5

0.2 0

+25°C TO +125°C

0.5 COEFFICIENT (mV/ °C)

V, VOLTAGE (VOLTS)

1.0

1.0

2.0

5.0

10

20

50

100

200

– 2.0

0

20

40

60

80

100

120

140

160

IC, COLLECTOR CURRENT (mA)

IC, COLLECTOR CURRENT (mA)

Figure 17. “ON” Voltages

Figure 18. Temperature Coefficients

180 200

Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N3903 2N3904 PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K D J

X X G H V

C

1

SECTION X–X

N N

CASE 029–04 (TO–226AA) ISSUE AD

Motorola Small–Signal Transistors, FETs and Diodes Device Data

DIM A B C D F G H J K L N P R V

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 1: PIN 1. EMITTER 2. BASE 3. COLLECTOR

7

2N3903 2N3904

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA / EUROPE / Locations Not Listed: Motorola Literature Distribution; P.O. Box 5405; Denver, Colorado 80217. 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 81–3–3521–8315

MFAX: [email protected] – TOUCHTONE 602–244–6609 INTERNET: http://Design–NET.com

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

8

◊

2N3903/D Motorola Small–Signal Transistors, FETs and Diodes Device Data



Order this document by 2N3905/D

SEMICONDUCTOR TECHNICAL DATA

  

   

PNP Silicon

*Motorola Preferred Device

COLLECTOR 3 2 BASE 1 EMITTER 1 2

MAXIMUM RATINGS Rating

Symbol

Value

Unit

Collector – Emitter Voltage

VCEO

40

Vdc

Collector – Base Voltage

VCBO

40

Vdc

Emitter – Base Voltage

VEBO

5.0

Vdc

Collector Current — Continuous

IC

200

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

625 5.0

mW mW/°C

Total Power Dissipation @ TA = 60°C

PD

250

mW

Total Device Dissipation @ TC = 25°C Derate above 25°C

PD

1.5 12

Watts mW/°C

TJ, Tstg

– 55 to +150

°C

Operating and Storage Junction Temperature Range

3

CASE 29–04, STYLE 1 TO–92 (TO–226AA)

THERMAL CHARACTERISTICS(1) Symbol

Max

Unit

Thermal Resistance, Junction to Ambient

Characteristic

RqJA

200

°C/W

Thermal Resistance, Junction to Case

RqJC

83.3

°C/W

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Characteristic

Symbol

Min

Max

Unit

Collector – Emitter Breakdown Voltage (2) (IC = 1.0 mAdc, IB = 0)

V(BR)CEO

40

—

Vdc

Collector – Base Breakdown Voltage (IC = 10 mAdc, IE = 0)

V(BR)CBO

40

—

Vdc

Emitter – Base Breakdown Voltage (IE = 10 mAdc, IC = 0)

V(BR)EBO

5.0

—

Vdc

Base Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

IBL

—

50

nAdc

Collector Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

ICEX

—

50

nAdc

OFF CHARACTERISTICS

1. Indicates Data in addition to JEDEC Requirements. 2. Pulse Test: Pulse Width 300 ms; Duty Cycle 2.0%.

v

v

Preferred devices are Motorola recommended choices for future use and best overall value.

REV 2

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1996

1

  ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) (Continued) Characteristic

Symbol

Min

Max

2N3905 2N3906

30 60

— —

(IC = 1.0 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

40 80

— —

(IC = 10 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

50 100

150 300

(IC = 50 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

30 60

— —

(IC = 100 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

15 30

— —

— —

0.25 0.4

0.65 —

0.85 0.95

200 250

— —

Unit

ON CHARACTERISTICS(1) DC Current Gain (IC = 0.1 mAdc, VCE = 1.0 Vdc)

hFE

Collector – Emitter Saturation Voltage (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc

VCE(sat)

Base – Emitter Saturation Voltage (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc)

VBE(sat)

—

Vdc

Vdc

SMALL– SIGNAL CHARACTERISTICS Current – Gain — Bandwidth Product (IC = 10 mAdc, VCE = 20 Vdc, f = 100 MHz)

fT 2N3905 2N3906

MHz

Output Capacitance (VCB = 5.0 Vdc, IE = 0, f = 1.0 MHz)

Cobo

—

4.5

pF

Input Capacitance (VEB = 0.5 Vdc, IC = 0, f = 1.0 MHz)

Cibo

—

10.0

pF

0.5 2.0

8.0 12

0.1 0.1

5.0 10

50 100

200 400

1.0 3.0

40 60

— —

5.0 4.0

td

—

35

ns

tr

—

35

ns

2N3905 2N3906

ts

— —

200 225

ns

2N3905 2N3906

tf

— —

60 75

ns

Input Impedance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Voltage Feedback Ratio (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Small–Signal Current Gain (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Output Admittance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Noise Figure (IC = 100 mAdc, VCE = 5.0 Vdc, RS = 1.0 k Ω, f = 1.0 kHz)

kΩ

hie 2N3905 2N3906

X 10– 4

hre 2N3905 2N3906 hfe 2N3905 2N3906

—

mmhos

hoe 2N3905 2N3906 NF 2N3905 2N3906

dB

SWITCHING CHARACTERISTICS Delay Time Rise Time

((VCC = 3.0 Vdc,, VBE = 0.5 Vdc,, IC = 10 mAdc, IB1 = 1.0 mAdc)

Storage Time

Fall Time

1. Pulse Test: Pulse Width

2

(VCC = 3.0 Vdc, IC = 10 mAdc, IB1 = IB2 = 1.0 mAd

v 300 ms; Duty Cycle v 2.0%.

Motorola Small–Signal Transistors, FETs and Diodes Device Data

  3V

3V < 1 ns

+9.1 V 275

275

< 1 ns 10 k

+0.5 V

10 k 0 CS < 4 pF*

10.6 V

300 ns DUTY CYCLE = 2%

CS < 4 pF*

1N916 10 < t1 < 500 ms DUTY CYCLE = 2%

t1

10.9 V

* Total shunt capacitance of test jig and connectors

Figure 1. Delay and Rise Time Equivalent Test Circuit

Figure 2. Storage and Fall Time Equivalent Test Circuit

TYPICAL TRANSIENT CHARACTERISTICS

10

5000

7.0

3000 2000 Cobo

5.0

Q, CHARGE (pC)

CAPACITANCE (pF)

TJ = 25°C TJ = 125°C

Cibo 3.0 2.0

VCC = 40 V IC/IB = 10

1000 700 500 300 200

QT QA

1.0 0.1

0.2 0.3

0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 REVERSE BIAS (VOLTS)

100 70 50

20 30 40

1.0

2.0 3.0

Figure 3. Capacitance

5.0 7.0 10 20 30 50 70 100 IC, COLLECTOR CURRENT (mA)

200

Figure 4. Charge Data

500

500 IC/IB = 10

300 200

VCC = 40 V IB1 = IB2

300 200

tr @ VCC = 3.0 V 15 V

30 20

t f , FALL TIME (ns)

TIME (ns)

IC/IB = 20 100 70 50

100 70 50 30 20

IC/IB = 10

40 V 10 7 5

2.0 V td @ VOB = 0 V 1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

200

10 7 5

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

IC, COLLECTOR CURRENT (mA)

IC, COLLECTOR CURRENT (mA)

Figure 5. Turn – On Time

Figure 6. Fall Time

Motorola Small–Signal Transistors, FETs and Diodes Device Data

200

3

  TYPICAL AUDIO SMALL– SIGNAL CHARACTERISTICS NOISE FIGURE VARIATIONS (VCE = – 5.0 Vdc, TA = 25°C, Bandwidth = 1.0 Hz) 12

SOURCE RESISTANCE = 200 W IC = 1.0 mA

4.0

f = 1.0 kHz

SOURCE RESISTANCE = 200 W IC = 0.5 mA

3.0

SOURCE RESISTANCE = 2.0 k IC = 50 mA

2.0 SOURCE RESISTANCE = 2.0 k IC = 100 mA

1.0

0 0.1

0.2

0.4

IC = 1.0 mA

10 NF, NOISE FIGURE (dB)

NF, NOISE FIGURE (dB)

5.0

IC = 0.5 mA 8 6 IC = 50 mA

4

IC = 100 mA

2

1.0 2.0 4.0 10 f, FREQUENCY (kHz)

20

40

0

100

0.1

0.2

0.4 1.0 2.0 4.0 10 20 Rg, SOURCE RESISTANCE (k OHMS)

Figure 7.

40

100

Figure 8.

h PARAMETERS (VCE = – 10 Vdc, f = 1.0 kHz, TA = 25°C) 100 hoe, OUTPUT ADMITTANCE (m mhos)

h fe , DC CURRENT GAIN

300

200

100 70 50

70 50 30 20

10 7

30

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5

5.0 7.0 10

0.1

0.2

Figure 9. Current Gain 10 h re , VOLTAGE FEEDBACK RATIO (X 10 –4 )

h ie , INPUT IMPEDANCE (k OHMS)

10 7.0 5.0 3.0 2.0 1.0 0.7 0.5

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

Figure 11. Input Impedance

4

5.0 7.0 10

Figure 10. Output Admittance

20

0.3 0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0 7.0 10

7.0 5.0 3.0 2.0

1.0 0.7 0.5

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0 7.0 10

Figure 12. Voltage Feedback Ratio

Motorola Small–Signal Transistors, FETs and Diodes Device Data

 

h FE, DC CURRENT GAIN (NORMALIZED)

TYPICAL STATIC CHARACTERISTICS 2.0 TJ = +125°C

VCE = 1.0 V

+25°C

1.0 0.7

– 55°C

0.5 0.3 0.2

0.1 0.1

0.2

0.3

0.5

0.7

1.0

2.0 3.0 5.0 7.0 10 IC, COLLECTOR CURRENT (mA)

20

30

70

50

100

200

VCE, COLLECTOR EMITTER VOLTAGE (VOLTS)

Figure 13. DC Current Gain 1.0 TJ = 25°C 0.8

IC = 1.0 mA

10 mA

30 mA

100 mA

0.6

0.4

0.2

0 0.01

0.02

0.03

0.05

0.07

0.1

0.2 0.3 0.5 IB, BASE CURRENT (mA)

0.7

1.0

2.0

3.0

5.0

7.0

10

Figure 14. Collector Saturation Region

TJ = 25°C

V, VOLTAGE (VOLTS)

0.8

q V , TEMPERATURE COEFFICIENTS (mV/ °C)

1.0 VBE(sat) @ IC/IB = 10 VBE @ VCE = 1.0 V

0.6

0.4 VCE(sat) @ IC/IB = 10

0.2

0

1.0

2.0

50 5.0 10 20 IC, COLLECTOR CURRENT (mA)

100

200

Figure 15. “ON” Voltages

Motorola Small–Signal Transistors, FETs and Diodes Device Data

1.0 0.5

qVC FOR VCE(sat)

0

+25°C TO +125°C

– 55°C TO +25°C

– 0.5 +25°C TO +125°C – 1.0 – 55°C TO +25°C

qVB FOR VBE(sat)

– 1.5 – 2.0

0

20

40

60 80 100 120 140 IC, COLLECTOR CURRENT (mA)

160

180 200

Figure 16. Temperature Coefficients

5

  PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K DIM A B C D F G H J K L N P R V

D J

X X G H V

C

1

SECTION X–X

N N

CASE 029–04 (TO–226AA) ISSUE AD

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 1: PIN 1. EMITTER 2. BASE 3. COLLECTOR

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA / EUROPE / Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447 or 602–303–5454

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–81–3521–8315

MFAX: [email protected] – TOUCHTONE 602–244–6609 INTERNET: http://Design–NET.com

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

6

◊

2N3905/D Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N5060 Series Preferred Device

Sensitive Gate Silicon Controlled Rectifiers Reverse Blocking Thyristors Annular PNPN devices designed for high volume consumer applications such as relay and lamp drivers, small motor controls, gate drivers for larger thyristors, and sensing and detection circuits. Supplied in an inexpensive plastic TO-226AA (TO-92) package which is readily adaptable for use in automatic insertion equipment. • Sensitive Gate Trigger Current — 200 µA Maximum • Low Reverse and Forward Blocking Current — 50 µA Maximum, TC = 110°C • Low Holding Current — 5 mA Maximum • Passivated Surface for Reliability and Uniformity • Device Marking: Device Type, e.g., 2N5060, Date Code

http://onsemi.com

SCRs 0.8 AMPERES RMS 30 thru 200 VOLTS

G A

MAXIMUM RATINGS (TJ = 25°C unless otherwise noted) Rating

Symbol

Peak Repetitive Off–State Voltage(1) (TJ = 40 to 110°C, Sine Wave, 50 to 60 Hz, Gate Open) 2N5060 2N5061 2N5062 2N5064

VDRM, VRRM

On-State Current RMS (180° Conduction Angles; TC = 80°C)

IT(RMS)

*

Value

Unit Volts

30 60 100 200

*Average On-State Current (180° Conduction Angles) (TC = 67°C) (TC = 102°C)

IT(AV)

*Peak Non-repetitive Surge Current, TA = 25°C (1/2 cycle, Sine Wave, 60 Hz)

ITSM

0.8

Amp

10

PIN ASSIGNMENT 1 A2s

*Forward Peak Gate Power (Pulse Width 1.0 µsec; TA = 25°C)

PGM

0.1

Watt

PG(AV)

0.01

Watt

*Forward Peak Gate Current (Pulse Width 1.0 µsec; TA = 25°C)

IGM

1.0

Amp

*Reverse Peak Gate Voltage (Pulse Width 1.0 µsec; TA = 25°C)

VRGM

5.0

Volts

*Operating Junction Temperature Range

TJ

–40 to +110

°C

Tstg

–40 to +150

°C

v

*Storage Temperature Range

3

Amps

0.4

v

2

TO–92 (TO–226AA) CASE 029 STYLE 10

0.51 0.255

I2t

*Forward Average Gate Power (TA = 25°C, t = 8.3 ms)

1

Amp

Circuit Fusing Considerations (t = 8.3 ms)

v

K

Cathode

2

Gate

3

Anode

ORDERING INFORMATION See detailed ordering and shipping information in the package dimensions section on page 7 of this data sheet. Preferred devices are recommended choices for future use and best overall value.

*Indicates JEDEC Registered Data. (1) VDRM and VRRM for all types can be applied on a continuous basis. Ratings apply for zero or negative gate voltage; however, positive gate voltage shall not be applied concurrent with negative potential on the anode. Blocking voltages shall not be tested with a constant current source such that the voltage ratings of the devices are exceeded.

 Semiconductor Components Industries, LLC, 2000

May, 2000 – Rev. 4

1

Publication Order Number: 2N5060/D

2N5060 Series THERMAL CHARACTERISTICS Symbol

Max

Unit

*Thermal Resistance, Junction to Case(1)

Characteristic

RθJC

75

°C/W

Thermal Resistance, Junction to Ambient

RθJA

200

°C/W

—

+230*

°C

*Lead Solder Temperature (Lead Length 1/16″ from case, 10 s Max)

q

ELECTRICAL CHARACTERISTICS (TC = 25°C unless otherwise noted) Characteristic

Symbol

Min

Typ

Max

Unit

*Peak Repetitive Forward or Reverse Blocking Current(2) (VAK = Rated VDRM or VRRM) TC = 25°C TC = 110°C

IDRM, IRRM — —

— —

10 50

µA µA

—

—

1.7

Volts

— —

— —

200 350

— —

— —

0.8 1.2

0.1

—

—

IH

— —

— —

5.0 10

td tr

— —

3.0 0.2

— —

OFF CHARACTERISTICS

ON CHARACTERISTICS *Peak Forward On–State Voltage(3) (ITM = 1.2 A peak @ TA = 25°C)

VTM

Gate Trigger Current (Continuous dc)(4) *(VAK = 7 Vdc, RL = 100 Ohms) Gate Trigger Voltage (Continuous dc)(4) *(VAK = 7 Vdc, RL = 100 Ohms)

TC = 25°C TC = –40°C

*Gate Non–Trigger Voltage (VAK = Rated VDRM, RL = 100 Ohms) Holding Current (4) *(VAK = 7 Vdc, initiating current = 20 mA)

VGT VGD

TC = 110°C TC = 25°C TC = –40°C

Volts Volts mA µs

Turn-On Time Delay Time Rise Time (IGT = 1 mA, VD = Rated VDRM, Forward Current = 1 A, di/dt = 6 A/µs Turn-Off Time (Forward Current = 1 A pulse, Pulse Width = 50 µs, 0.1% Duty Cycle, di/dt = 6 A/µs, dv/dt = 20 V/µs, IGT = 1 mA)

µA

IGT TC = 25°C TC = –40°C

µs

tq

2N5060, 2N5061 2N5062, 2N5064

— —

10 30

— —

—

30

—

DYNAMIC CHARACTERISTICS Critical Rate of Rise of Off–State Voltage (Rated VDRM, Exponential)

dv/dt

V/µs

*Indicates JEDEC Registered Data. (1) This measurement is made with the case mounted “flat side down” on a heat sink and held in position by means of a metal clamp over the curved surface. (2) RGK = 1000 Ω is included in measurement. (3) Forward current applied for 1 ms maximum duration, duty cycle 1%. (4) RGK current is not included in measurement.

p

http://onsemi.com 2

2N5060 Series Voltage Current Characteristic of SCR + Current

Symbol

Parameter

VDRM IDRM

Peak Repetitive Off State Forward Voltage

VRRM IRRM

Peak Repetitive Off State Reverse Voltage

Anode + VTM

on state

Peak Forward Blocking Current

IH

IRRM at VRRM

Peak Reverse Blocking Current

VTM IH

Peak on State Voltage Holding Current

Reverse Blocking Region (off state) Reverse Avalanche Region

+ Voltage IDRM at VDRM Forward Blocking Region (off state)

Anode –

130 120

CASE MEASUREMENT POINT – CENTER OF FLAT PORTION

110 100

dc 90 80

α = 30°

70

60°

90°

120°

130

a

α = CONDUCTION ANGLE

180°

60

TA , MAXIMUM ALLOWABLE AMBIENT TEMPERATURE ( °C)

TC , MAXIMUM ALLOWABLE CASE TEMPERATURE (°C)

CURRENT DERATING

50

α

α = CONDUCTION ANGLE 110 TYPICAL PRINTED CIRCUIT BOARD MOUNTING

90

70

dc

50 α = 30°

60°

90° 120°

180°

30 0

0.1

0.2

0.3

0.4

0.5

0

0.1

0.2

0.3

IT(AV), AVERAGE ON-STATE CURRENT (AMP)

IT(AV), AVERAGE ON-STATE CURRENT (AMP)

Figure 1. Maximum Case Temperature

Figure 2. Maximum Ambient Temperature

http://onsemi.com 3

0.4

2N5060 Series CURRENT DERATING

10 ITSM , PEAK SURGE CURRENT (AMP)

5.0

3.0 2.0

TJ = 110°C

1.0 0.7

5.0

3.0 2.0

0.5 1.0 1.0

3.0

5.0 7.0

10

20

30

50 70

100

NUMBER OF CYCLES

Figure 4. Maximum Non–Repetitive Surge Current

0.2

0.8 0.1 0.07 0.05

0.03 0.02

120° a α = CONDUCTION ANGLE α = 30°

0.6

60°

180°

90°

0.4 dc 0.2

0.01

0 0

r(t), TRANSIENT THERMAL RESISTANCE NORMALIZED

2.0

0.3

P(AV), MAXIMUM AVERAGE POWER DISSIPATION (WATTS)

i T , INSTANTANEOUS ON-STATE CURRENT (AMP)

25°C

7.0

0.5

1.0

1.5

2.0

2.5

0

0.3

0.2

0.1

0.5

0.4

vT, INSTANTANEOUS ON-STATE VOLTAGE (VOLTS)

IT(AV), AVERAGE ON-STATE CURRENT (AMP)

Figure 3. Typical Forward Voltage

Figure 5. Power Dissipation

1.0 0.5

0.2 0.1 0.05

0.02 0.01 0.002

0.005

0.01

0.02

0.05

0.1

0.2

0.5

t, TIME (SECONDS)

Figure 6. Thermal Response

http://onsemi.com 4

1.0

2.0

5.0

10

20

2N5060 Series

I GT , GATE TRIGGER CURRENT (NORMALIZED)

TYPICAL CHARACTERISTICS

VAK = 7.0 V RL = 100 RGK = 1.0 k

0.7

0.6

0.5

0.4 0.3 – 75

–50

–25

0

25

50

75

200 VAK = 7.0 V RL = 100

100 50 2N5062-64 20 10 5.0 2N5060-61 2.0 1.0 0.5 0.2

100 110

–75

–50

–25

0

25

50

75

TJ, JUNCTION TEMPERATURE (°C)

TJ, JUNCTION TEMPERATURE (°C)

Figure 7. Typical Gate Trigger Voltage

Figure 8. Typical Gate Trigger Current

4.0 I H , HOLDING CURRENT (NORMALIZED)

VG , GATE TRIGGER VOLTAGE (VOLTS)

0.8

VAK = 7.0 V RL = 100 RGK = 1.0 k

3.0 2.0

2N5060,61

1.0 0.8

2N5062-64 0.6 0.4 –75

–50

–25

0

25

50

75

TJ, JUNCTION TEMPERATURE (°C)

Figure 9. Typical Holding Current

http://onsemi.com 5

100 110

100 110

2N5060 Series TO–92 EIA RADIAL TAPE IN FAN FOLD BOX OR ON REEL H2A

H2A

H2B

H2B

H W2 H4 H5

T1 L1

H1 W1 W

L

T T2

F1 F2 P2

D

P2

P1

P

Figure 10. Device Positioning on Tape Specification Inches Symbol

Item

Millimeter

Min

Max

Min

Max

0.1496

0.1653

3.8

4.2

D

Tape Feedhole Diameter

D2

Component Lead Thickness Dimension

0.015

0.020

0.38

0.51

Component Lead Pitch

0.0945

0.110

2.4

2.8

F1, F2 H

Bottom of Component to Seating Plane

H1

Feedhole Location

.059

.156

1.5

4.0

0.3346

0.3741

8.5

9.5 1.0

H2A

Deflection Left or Right

0

0.039

0

H2B

Deflection Front or Rear

0

0.051

0

1.0

0.7086

0.768

18

19.5

H4

Feedhole to Bottom of Component

H5

Feedhole to Seating Plane

0.610

0.649

15.5

16.5

L

Defective Unit Clipped Dimension

0.3346

0.433

8.5

11

L1

Lead Wire Enclosure

0.09842

—

2.5

—

P

Feedhole Pitch

0.4921

0.5079

12.5

12.9

P1

Feedhole Center to Center Lead

0.2342

0.2658

5.95

6.75

First Lead Spacing Dimension

0.1397

0.1556

3.55

3.95

0.06

0.08

0.15

0.20

—

0.0567

—

1.44

P2 T

Adhesive Tape Thickness

T1

Overall Taped Package Thickness

T2

Carrier Strip Thickness

0.014

0.027

0.35

0.65

W

Carrier Strip Width

0.6889

0.7481

17.5

19

W1

Adhesive Tape Width

0.2165

0.2841

5.5

6.3

W2

Adhesive Tape Position

.0059

0.01968

.15

0.5

NOTES: 1. Maximum alignment deviation between leads not to be greater than 0.2 mm. 2. Defective components shall be clipped from the carrier tape such that the remaining protrusion (L) does not exceed a maximum of 11 mm. 3. Component lead to tape adhesion must meet the pull test requirements. 4. Maximum non–cumulative variation between tape feed holes shall not exceed 1 mm in 20 pitches. 5. Holddown tape not to extend beyond the edge(s) of carrier tape and there shall be no exposure of adhesive. 6. No more than 1 consecutive missing component is permitted. 7. A tape trailer and leader, having at least three feed holes is required before the first and after the last component. 8. Splices will not interfere with the sprocket feed holes.

http://onsemi.com 6

2N5060 Series ORDERING & SHIPPING INFORMATION: 2N5060 Series packaging options, Device Suffix U.S. 2N5060,61,62,64 2N5060,61,62,64RLRA 2N5060,64RLRM

Europe Equivalent

Shipping

Description of TO92 Tape Orientation

2N5060RL1

Bulk in Box (5K/Box) Radial Tape and Reel (2K/Reel) Radial Tape and Fan Fold Box (2K/Box)

N/A, Bulk Round side of TO92 and adhesive tape visible Flat side of TO92 and adhesive tape visible

PACKAGE DIMENSIONS

TO–92 (TO–226AA) CASE 029–11 ISSUE AJ

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L SEATING PLANE

K

DIM A B C D G H J K L N P R V

D

X X G

J

H V

C SECTION X–X

1

N N

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.021 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

STYLE 10: PIN 1. CATHODE 2. GATE 3. ANODE

http://onsemi.com 7

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.407 0.533 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

2N5060 Series

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: [email protected] Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich Time) Email: ONlit–[email protected] French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time) Email: ONlit–[email protected] English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time) Email: [email protected] EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781 *Available from Germany, France, Italy, England, Ireland

CENTRAL/SOUTH AMERICA: Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST) Email: ONlit–[email protected] ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001–800–4422–3781 Email: ONlit–[email protected] JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031 Phone: 81–3–5740–2745 Email: [email protected] ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local Sales Representative.

http://onsemi.com 8

2N5060/D

MMBF5457 MMBF5458 MMBF5459

2N5457 2N5458 2N5459

G

D G

S

TO-92

S

SOT-23

D

Mark: 6D / 61S / 6L

N-Channel General Purpose Amplifier This device is a low level audio amplifier and switching transistors, and can be used for analog switching applications. Sourced from Process 55.

Absolute Maximum Ratings* Symbol

TA = 25°C unless otherwise noted

Parameter

VDG

Drain-Gate Voltage

VGS

Gate-Source Voltage

IGF

Forward Gate Current

TJ, Tstg

Operating and Storage Junction Temperature Range

Value

Units

25

V

- 25

V

10

mA

-55 to +150

°C

*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired. NOTES: 1) These ratings are based on a maximum junction temperature of 150 degrees C. 2) These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

Thermal Characteristics Symbol PD

TA = 25°C unless otherwise noted

Characteristic

RθJC

Total Device Dissipation Derate above 25°C Thermal Resistance, Junction to Case

RθJA

Thermal Resistance, Junction to Ambient

*Device mounted on FR-4 PCB 1.6" X 1.6" X 0.06."

ã 1997 Fairchild Semiconductor Corporation

Max

Units

2N5457 625 5.0 83.3

*MMBF5457 350 2.8

200

357

mW mW/°C °C/W °C/W

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

Discrete POWER & Signal Technologies

(continued)

Electrical Characteristics Symbol

TA = 25°C unless otherwise noted

Parameter

Test Conditions

Min

Typ

Max Units

OFF CHARACTERISTICS V(BR)GSS

Gate-Source Breakdown Voltage

IG = 10 µA, VDS = 0

IGSS

Gate Reverse Current

VGS(off)

Gate-Source Cutoff Voltage

VGS

Gate-Source Voltage

VGS = -15 V, VDS = 0 VGS = -15 V, VDS = 0, TA = 100°C VDS = 15 V, ID = 10 nA 2N5457 2N5458 2N5459 VDS = 15 V, ID = 100 µA 2N5457 VDS = 15 V, ID = 200 µA 2N5458 VDS = 15 V, ID = 400 µA 2N5459

- 25

V - 1.0 - 200 - 6.0 - 7.0 - 8.0

nA nA V V V V V V

3.0 6.0 9.0

5.0 9.0 16

mA mA mA

10

5000 5500 6000 50

µmhos µmhos µmhos µmhos

- 0.5 - 1.0 - 2.0 - 2.5 - 3.5 - 4.5

ON CHARACTERISTICS IDSS

Zero-Gate Voltage Drain Current*

VDS = 15 V, VGS = 0

2N5457 2N5458 2N5459

1.0 2.0 4.0

SMALL SIGNAL CHARACTERISTICS Forward Transfer Conductance*

gos

Output Conductance*

VDS = 15 V, VGS = 0, f = 1.0 kHz 2N5457 2N5458 2N5459 VDS = 15 V, VGS = 0, f = 1.0 kHz

Ciss

Input Capacitance

VDS = 15 V, VGS = 0, f = 1.0 MHz

4.5

7.0

pF

Crss

Reverse Transfer Capacitance

VDS = 15 V, VGS = 0, f = 1.0 MHz

1.5

3.0

pF

NF

Noise Figure

VDS = 15 V, VGS = 0, f = 1.0 kHz, RG = 1.0 megohm, BW = 1.0 Hz

3.0

dB

gfs

1000 1500 2000

*Pulse Test: Pulse Width £ 300 ms, Duty Cycle £ 2%

Typical Characteristics Transfer Characteristics

Transfer Characteristics

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

N-Channel General Purpose Amplifier

(continued)

Typical Characteristics

(continued)

Transfer Characteristics

Common Drain-Source

Output Conductance vs. Drain Current

Transfer Characteristics

Parameter Interaction

Transconductance vs. Drain Current

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

N-Channel General Purpose Amplifier

(continued)

Typical Characteristics

(continued)

Channel Resistance vs. Temperature

Noise Voltage vs. Frequency

Leakage Current vs. Voltage

Capacitance vs. Voltage

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

N-Channel General Purpose Amplifier



Order this document by 2N5460/D

SEMICONDUCTOR TECHNICAL DATA

 

P–Channel — Depletion

    

2 DRAIN

3 GATE

1 SOURCE

MAXIMUM RATINGS Rating Drain – Gate Voltage

Symbol

Value

Unit

VDG

40

Vdc

VGSR

40

Vdc

IG(f)

10

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

350 2.8

mW mW/°C

Junction Temperature Range

TJ

– 65 to +135

°C

Tstg

– 65 to +150

°C

Reverse Gate – Source Voltage Forward Gate Current

Storage Channel Temperature Range

1 2

3

CASE 29–04, STYLE 7 TO–92 (TO–226AA)

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Characteristic

Symbol

Min

Typ

Max

Unit

V(BR)GSS

40

—

—

Vdc

2N5460, 2N5461, 2N5462

—

—

5.0

nAdc

2N5460, 2N5461, 2N5462

—

—

1.0

µAdc

0.75 1.0 1.8

— — —

6.0 7.5 9.0

Vdc

0.5 0.8 1.5

— — —

4.0 4.5 6.0

OFF CHARACTERISTICS Gate – Source Breakdown Voltage (IG = 10 µAdc, VDS = 0) Gate Reverse Current (VGS = 20 Vdc, VDS = 0) (VGS = 30 Vdc, VDS = 0) (VGS = 20 Vdc, VDS = 0, TA = 100°C) (VGS = 30 Vdc, VDS = 0, TA = 100°C)

2N5460, 2N5461, 2N5462 IGSS

Gate – Source Cutoff Voltage (VDS = 15 Vdc, ID = 1.0 µAdc)

2N5460 2N5461 2N5462

Gate – Source Voltage (VDS = 15 Vdc, ID = 0.1 mAdc) (VDS = 15 Vdc, ID = 0.2 mAdc) (VDS = 15 Vdc, ID = 0.4 mAdc)

2N5460 2N5461 2N5462

VGS(off)

VGS

Vdc

ON CHARACTERISTICS Zero – Gate –Voltage Drain Current (VDS = 15 Vdc, VGS = 0, f = 1.0 kHz)

2N5460 2N5461 2N5462

IDSS

– 1.0 – 2.0 – 4.0

— — —

– 5.0 – 9.0 – 16

mAdc

2N5460 2N5461 2N5462

yfs

1000 1500 2000

— — —

4000 5000 6000

mmhos

Output Admittance (VDS = 15 Vdc, VGS = 0, f = 1.0 kHz)

yos

—

—

75

mmhos

Input Capacitance (VDS = 15 Vdc, VGS = 0, f = 1.0 MHz)

Ciss

—

5.0

7.0

pF

Reverse Transfer Capacitance (VDS = 15 Vdc, VGS = 0, f = 1.0 MHz)

Crss

—

1.0

2.0

pF

Noise Figure (VDS = 15 Vdc, VGS = 0, RG = 1.0 Megohm, f = 100 Hz, BW = 1.0 Hz)

NF

—

1.0

2.5

dB

Equivalent Short–Circuit Input Noise Voltage (VDS = 15 Vdc, VGS = 0, f = 100 Hz, BW = 1.0 Hz)

en

—

60

115

nVń ǸHz

SMALL– SIGNAL CHARACTERISTICS Forward Transfer Admittance (VDS = 15 Vdc, VGS = 0, f = 1.0 kHz)

FUNCTIONAL CHARACTERISTICS

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1997

1

    FORWARD TRANSFER ADMITTANCE versus DRAIN CURRENT

4.0 VDS = 15 V

I D, DRAIN CURRENT (mA)

3.5 3.0 2.5 TA = – 55°C

2.0

25°C

1.5

125°C 1.0 0.5 0 0

0.2

0.4 0.6 0.8 1.0 1.2 1.4 1.6 VGS, GATE–SOURCE VOLTAGE (VOLTS)

1.8

2.0

Yfs FORWARD TRANSFER ADMITTANCE (m mhos)

DRAIN CURRENT versus GATE SOURCE VOLTAGE 4000 3000 2000

1000 700 500 VDS = 15 V f = 1.0 kHz

300 200 0.2

10

I D, DRAIN CURRENT (mA)

8.0 TA = – 55°C

7.0 6.0

25°C 125°C

5.0 4.0 3.0 2.0 1.0

4.0

0

0.5

1.5 2.0 2.5 3.0 1.0 VGS, GATE–SOURCE VOLTAGE (VOLTS)

3.5

4.0

7000 5000 3000 2000

1000 VDS = 15 V f = 1.0 kHz

700 500 0.5

0.7

1.0

2.0 3.0 ID, DRAIN CURRENT (mA)

5.0

7.0

Figure 5. VGS(off) = 4.0 Volts

16

Yfs FORWARD TRANSFER ADMITTANCE (m mhos)

Figure 2. VGS(off) = 4.0 Volts

10000

VDS = 15 V

14 I D, DRAIN CURRENT (mA)

3.0

10000

VDS = 15 V

9.0

12 TA = – 55°C

10 8.0

25°C 125°C

6.0 4.0 2.0 0 0

1.0

2.0 3.0 4.0 5.0 6.0 VGS, GATE–SOURCE VOLTAGE (VOLTS)

Figure 3. VGS(off) = 5.0 Volts

2

2.0

Figure 4. VGS(off) = 2.0 Volts Yfs FORWARD TRANSFER ADMITTANCE (m mhos)

Figure 1. VGS(off) = 2.0 Volts

0

1.0 0.5 0.7 ID, DRAIN CURRENT (mA)

0.3

7.0

8.0

7000 5000 3000 2000

1000 VDS = 15 V f = 1.0 kHz

700 500 0.5

0.7

1.0

2.0 3.0 ID, DRAIN CURRENT (mA)

5.0

7.0

10

Figure 6. VGS(off) = 5.0 Volts

Motorola Small–Signal Transistors, FETs and Diodes Device Data

    10 VDS = 15 V f = 1.0 kHz

8.0

300 200 IDSS = 3.0 mA 100 70 50

6.0 mA 10 mA

30

7.0 6.0

Ciss

5.0 4.0 3.0 2.0

20 10 0.1

f = 1.0 MHz VGS = 0

9.0 C, CAPACITANCE (pF)

r oss , OUTPUT RESISTANCE (k ohms)

1000 700 500

Coss

1.0

Crss

0 0.2

0.5 1.0 2.0 ID, DRAIN CURRENT (mA)

5.0

0

10

Figure 7. Output Resistance versus Drain Current

40

Figure 8. Capacitance versus Drain–Source Voltage

5.0

10 VDS = 15 V VGS = 0 RG = 1.0 Megohm

4.0

3.0

2.0

9.0 NF, NOISE FIGURE (dB)

NF, NOISE FIGURE (dB)

10 20 30 VDS, DRAIN–SOURCE VOLTAGE (VOLTS)

1.0

VDS = 15 V VGS = 0 f = 100 Hz

8.0 7.0 6.0 5.0 4.0 3.0 2.0 1.0

0 10

20 30 50

100 200 300 500 1000 2000 3000 f, FREQUENCY (Hz)

0 1.0

10,000

Figure 9. Noise Figure versus Frequency

10 100 1000 RS, SOURCE RESISTANCE (k Ohms)

Figure 10. Noise Figure versus Source Resistance

COMMON SOURCE y PARAMETERS FOR FREQUENCIES BELOW 30 MHz

vi Crss Ciss

10,000

ross

Coss

| yfs | vi

yis = jω Ciss yos = jω Cosp * + 1/ross yfs = yfs | yrs = –jω Crss

* Cosp is Coss in parallel with Series Combination of Ciss and Crss.

NOTE: 1. Graphical data is presented for dc conditions. Tabular data is given for pulsed conditions (Pulse Width = 630 ms, Duty Cycle = 10%).

Figure 11. Equivalent Low Frequency Circuit

Motorola Small–Signal Transistors, FETs and Diodes Device Data

3

    PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K DIM A B C D F G H J K L N P R V

D

X X G

J

H V

C SECTION X–X

1

N N

CASE 029–04 (TO–226AA) ISSUE AD

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 7: PIN 1. SOURCE 2. DRAIN 3. GATE

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. Mfax is a trademark of Motorola, Inc. How to reach us: USA / EUROPE / Locations Not Listed: Motorola Literature Distribution; P.O. Box 5405, Denver, Colorado 80217. 303–675–2140 or 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 81–3–3521–8315

Mfax: [email protected] – TOUCHTONE 602–244–6609 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, – US & Canada ONLY 1–800–774–1848 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298 INTERNET: http://motorola.com/sps

4

◊

2N5460/D Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N6027, 2N6028 Preferred Device

Programmable Unijunction Transistor

Programmable Unijunction Transistor Triggers Designed to enable the engineer to “program’’ unijunction characteristics such as RBB, η, IV, and IP by merely selecting two resistor values. Application includes thyristor–trigger, oscillator, pulse and timing circuits. These devices may also be used in special thyristor applications due to the availability of an anode gate. Supplied in an inexpensive TO–92 plastic package for high–volume requirements, this package is readily adaptable for use in automatic insertion equipment. • Programmable — RBB, η, IV and IP • Low On–State Voltage — 1.5 Volts Maximum @ IF = 50 mA • Low Gate to Anode Leakage Current — 10 nA Maximum • High Peak Output Voltage — 11 Volts Typical • Low Offset Voltage — 0.35 Volt Typical (RG = 10 k ohms) • Device Marking: Logo, Device Type, e.g., 2N6027, Date Code

http://onsemi.com

PUTs 40 VOLTS 300 mW

G A

K

MAXIMUM RATINGS (TJ = 25°C unless otherwise noted) Rating

Symbol

Value

Unit

PF 1/θJA

300 4.0

mW mW/°C

*DC Forward Anode Current Derate Above 25°C

IT

150 2.67

mA mA/°C

*DC Gate Current

IG

*Power Dissipation Derate Above 25°C

"50

Repetitive Peak Forward Current 100 µs Pulse Width, 1% Duty Cycle *20 µs Pulse Width, 1% Duty Cycle

ITRM

Non–Repetitive Peak Forward Current 10 µs Pulse Width

ITSM

5.0

*Gate to Cathode Forward Voltage

VGKF

40

*Gate to Cathode Reverse Voltage

VGKR

*5.0

*Gate to Anode Reverse Voltage

VGAR

40

*Anode to Cathode Voltage(1) Operating Junction Temperature Range *Storage Temperature Range

1

Amps

PIN ASSIGNMENT 1

Amps

3

TO–92 (TO–226AA) CASE 029 STYLE 16

mA

1.0 2.0

2

Anode

2

Gate

3

Cathode

Volts Volts Volts

VAK

"40

TJ

–50 to +100

°C

Tstg

–55 to +150

°C

Volts

ORDERING INFORMATION See detailed ordering and shipping information in the package dimensions section on page 7 of this data sheet. Preferred devices are recommended choices for future use and best overall value.

*Indicates JEDEC Registered Data (1) Anode positive, RGA = 1000 ohms Anode negative, RGA = open

 Semiconductor Components Industries, LLC, 2000

May, 2000 – Rev. 2

1

Publication Order Number: 2N6027/D

2N6027, 2N6028 THERMAL CHARACTERISTICS Symbol

Max

Unit

Thermal Resistance, Junction to Case

Characteristic

RθJC

75

°C/W

Thermal Resistance, Junction to Ambient

RθJA

200

°C/W

TL

260

°C

Maximum Lead Temperature for Soldering Purposes ( 1/16″ from case, 10 secs max)

t

ELECTRICAL CHARACTERISTICS (TC = 25°C unless otherwise noted.) Characteristic *Peak Current (VS = 10 Vdc, RG = 1 MΩ) (VS = 10 Vdc, RG = 10 k ohms) *Offset Voltage (VS = 10 Vdc, RG = 1 MΩ) (VS = 10 Vdc, RG = 10 k ohms) *Valley Current (VS = 10 Vdc, RG = 1 MΩ) (VS = 10 Vdc, RG = 10 k ohms) (VS = 10 Vdc, RG = 200 ohms)

Fig. No.

Symbol

2,9,11

IP

2N6027 2N6028 2N6027 2N6028 1

Typ

Max

— — — —

1.25 0.08 4.0 0.70

2.0 0.15 5.0 1.0

0.2 0.2 0.2

0.70 0.50 0.35

1.6 0.6 0.6

— — 70 25 1.5 1.0

18 18 150 150 — —

50 25 — — — —

— —

1.0 3.0

10 —

Volts

µA

IV

2N6027 2N6028 2N6027 2N6028 2N6027 2N6028

Unit µA

VT

2N6027 2N6028 (Both Types) 1,4,5

Min

*Gate to Anode Leakage Current (VS = 40 Vdc, TA = 25°C, Cathode Open) (VS = 40 Vdc, TA = 75°C, Cathode Open)

—

Gate to Cathode Leakage Current (VS = 40 Vdc, Anode to Cathode Shorted) *Forward Voltage (IF = 50 mA Peak)(1)

—

IGKS

—

5.0

50

nAdc

1,6

VF

—

0.8

1.5

Volts

*Peak Output Voltage (VG = 20 Vdc, CC = 0.2 µF)

3,7

Vo

6.0

11

—

Volt

Pulse Voltage Rise Time (VB = 20 Vdc, CC = 0.2 µF)

3

tr

—

40

80

ns

*Indicates JEDEC Registered Data (1) Pulse Test: Pulse Width ≤ 300 µsec, Duty Cycle ≤ 2%.

http://onsemi.com 2

IGAO

mA nAdc

2N6027, 2N6028 IA

IA

+VB A G

R2 – VS =

VAK

+

R1 V R1 + R2 B

–VP

VS

VT = VP – VS

RG

VAK

R1

VA

RG = R1 R2 R1 + R2

VS

K

VF VV IGAO

1B – Equivalent Test Circuit for Figure 1A used for electrical characteristics testing (also see Figure 2)

1A – Programmable Unijunction with “Program” Resistors R1 and R2

IP

IV

IF

IA

IC – Electrical Characteristics

Figure 1. Electrical Characterization

Adjust for Turn–on Threshold

100k 1.0%

2N5270

VB 0.01 µF Scope 20

+VB

– IP (SENSE) 100 µV = 1.0 nA +

Put Under Test

+V 510k

16k

Vo 6V

R RG = R/2 VS = VB/2 (See Figure 1)

CC

vo 20 Ω

27k 0.6 V tf

R

Figure 2. Peak Current (IP) Test Circuit

Figure 3. Vo and tr Test Circuit

http://onsemi.com 3

t

2N6027, 2N6028 TYPICAL VALLEY CURRENT BEHAVIOR 500

IV, VALLEY CURRENT (µ A)

IV, VALLEY CURRENT (µ A)

1000

RG = 10 kΩ

100 100 kΩ

1 MΩ

RG = 10 kΩ

100

100 kΩ 1 MΩ

10 10

5

10

15

5 –50

20

–25

VS, SUPPLY VOLTAGE (VOLTS)

Figure 4. Effect of Supply Voltage

Vo, PEAK OUTPUT VOLTAGE (VOLTS)

V F, PEAK FORWARD VOLTAGE (VOLTS)

+75

25 TA = 25°C

2.0 1.0 0.5 0.2 0.1 0.05 0.02 0.01 0.01

+50

0.02

0.05

0.1

0.2

0.5

+100

Figure 5. Effect of Temperature

10 5.0

+25

0

TA, AMBIENT TEMPERATURE (°C)

1.0

2.0

20

15

10 1000 pF 5.0

0 0

5.0

CC = 0.2 µF

TA = 25°C (SEE FIGURE 3)

5.0

10

15

20

25

30

IF, PEAK FORWARD CURRENT (AMP)

VS, SUPPLY VOLTAGE (VOLTS)

Figure 6. Forward Voltage

Figure 7. Peak Output Voltage

A

E

RT

R2 P N P N

G

K

+

B2

A G

RBB = R1 + R2 R1 η= R1 + R2 R1

R2 G

A

R1

CC K

K B1

Circuit Symbol

Equivalent Circuit with External “Program” Resistors R1 and R2

Figure 8. Programmable Unijunction

http://onsemi.com 4

Typical Application

35

40

2N6027, 2N6028 TYPICAL PEAK CURRENT BEHAVIOR 2N6027 100 50

5.0

IP, PEAK CURRENT ( µA)

IP, PEAK CURRENT ( µA)

10

3.0 2.0 1.0 RG = 10 kΩ 0.5 0.3 0.2

100 kΩ 1.0 MΩ

TA = 25°C (SEE FIGURE 2)

20

VS = 10 VOLTS (SEE FIGURE 2)

10 5.0 2.0 1.0 0.5

RG = 10 kΩ 100 kΩ 1.0 MΩ

0.2 0.1 5.0

10

15

0.1 –50

20

–25

0

+25

+50

+75

VS, SUPPLY VOLTAGE (VOLTS)

TA, AMBIENT TEMPERATURE (°C)

Figure 9. Effect of Supply Voltage and RG

Figure 10. Effect of Temperature and RG

+100

10

1.0 0.7 0.5

5.0 IP, PEAK CURRENT ( µA)

IP, PEAK CURRENT ( µA)

2N6028

RG = 10 kΩ 0.3 0.2 0.1 0.07 0.05

100 kΩ

1.0 MΩ TA = 25°C (SEE FIGURE 2)

0.03 0.02

2.0

VS = 10 VOLTS (SEE FIGURE 2)

1.0 0.5 0.2

RG = 10 kΩ

0.1 0.05

100 kΩ 1.0 MΩ

0.02 0.01 5.0

10

15

0.01 –50

20

VS, SUPPLY VOLTAGE (VOLTS)

–25

0

+25

+50

+75

TA, AMBIENT TEMPERATURE (°C)

Figure 11. Effect of Supply Voltage and RG

Figure 12. Effect of Temperature and RG

http://onsemi.com 5

+100

2N6027, 2N6028 TO–92 EIA RADIAL TAPE IN FAN FOLD BOX OR ON REEL H2A

H2A

H2B

H2B

H W2 H4 H5

T1 L1

H1 W1 W

L

T T2

F1 F2 P2

D

P2

P1

P

Figure 13. Device Positioning on Tape Specification Inches Symbol

Item

Millimeter

Min

Max

Min

Max

0.1496

0.1653

3.8

4.2

D

Tape Feedhole Diameter

D2

Component Lead Thickness Dimension

0.015

0.020

0.38

0.51

Component Lead Pitch

0.0945

0.110

2.4

2.8

F1, F2 H

Bottom of Component to Seating Plane

H1

Feedhole Location

.059

.156

1.5

4.0

0.3346

0.3741

8.5

9.5 1.0

H2A

Deflection Left or Right

0

0.039

0

H2B

Deflection Front or Rear

0

0.051

0

1.0

0.7086

0.768

18

19.5

H4

Feedhole to Bottom of Component

H5

Feedhole to Seating Plane

0.610

0.649

15.5

16.5

L

Defective Unit Clipped Dimension

0.3346

0.433

8.5

11

L1

Lead Wire Enclosure

0.09842

—

2.5

—

P

Feedhole Pitch

0.4921

0.5079

12.5

12.9

P1

Feedhole Center to Center Lead

0.2342

0.2658

5.95

6.75

First Lead Spacing Dimension

0.1397

0.1556

3.55

3.95

0.06

0.08

0.15

0.20

—

0.0567

—

1.44

P2 T

Adhesive Tape Thickness

T1

Overall Taped Package Thickness

T2

Carrier Strip Thickness

0.014

0.027

0.35

0.65

W

Carrier Strip Width

0.6889

0.7481

17.5

19

W1

Adhesive Tape Width

0.2165

0.2841

5.5

6.3

W2

Adhesive Tape Position

.0059

0.01968

.15

0.5

NOTES: 1. Maximum alignment deviation between leads not to be greater than 0.2 mm. 2. Defective components shall be clipped from the carrier tape such that the remaining protrusion (L) does not exceed a maximum of 11 mm. 3. Component lead to tape adhesion must meet the pull test requirements. 4. Maximum non–cumulative variation between tape feed holes shall not exceed 1 mm in 20 pitches. 5. Holddown tape not to extend beyond the edge(s) of carrier tape and there shall be no exposure of adhesive. 6. No more than 1 consecutive missing component is permitted. 7. A tape trailer and leader, having at least three feed holes is required before the first and after the last component. 8. Splices will not interfere with the sprocket feed holes.

http://onsemi.com 6

2N6027, 2N6028 ORDERING & SHIPPING INFORMATION: 2N6027 and 2N6028 packaging options, Device Suffix Europe Equivalent

U.S. 2N6027, 2N6028 2N6027, 2N6028RLRA

2N6027RL1 2N6028RLRM 2N6028RLRP

Shipping

Description of TO92 Tape Orientation

Bulk in Box (5K/Box) Radial Tape and Reel (2K/Reel) Radial Tape and Reel (2K/Reel) Radial Tape and Fan Fold Box (2K/Box) Radial Tape and Fan Fold Box (2K/Box)

N/A, Bulk Round side of TO92 and adhesive tape visible Flat side of TO92 and adhesive tape visible Flat side of TO92 and adhesive tape visible Round side of TO92 and adhesive tape visible

PACKAGE DIMENSIONS

TO–92 (TO–226AA) CASE 029–11 ISSUE AJ A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L SEATING PLANE

K

DIM A B C D G H J K L N P R V

D

X X G

J

H V

C SECTION X–X

1

N N

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.021 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

STYLE 16: PIN 1. ANODE 2. GATE 3. CATHODE

http://onsemi.com 7

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.407 0.533 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

2N6027, 2N6028

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: [email protected] Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich Time) Email: ONlit–[email protected] French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time) Email: ONlit–[email protected] English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time) Email: [email protected] EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781 *Available from Germany, France, Italy, England, Ireland

CENTRAL/SOUTH AMERICA: Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST) Email: ONlit–[email protected] ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001–800–4422–3781 Email: ONlit–[email protected] JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549 Phone: 81–3–5740–2745 Email: [email protected] ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local Sales Representative.

http://onsemi.com 8

2N6027/D

 

Order this document by 2N6426/D

SEMICONDUCTOR TECHNICAL DATA

 

 

NPN Silicon

*Motorola Preferred Device

COLLECTOR 3 BASE 2

EMITTER 1

1 2

MAXIMUM RATINGS Symbol

Value

Unit

Collector – Emitter Voltage

Rating

VCEO

40

Vdc

Collector – Base Voltage

VCBO

40

Vdc

Emitter – Base Voltage

VEBO

12

Vdc

Collector Current — Continuous

IC

500

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

625 5.0

mW mW/°C

Total Device Dissipation @ TC = 25°C Derate above 25°C

PD

1.5 12

Watts mW/°C

TJ, Tstg

– 55 to +150

°C

Symbol

Max

Unit

Thermal Resistance, Junction to Ambient

RqJA

200

°C/W

Thermal Resistance, Junction to Case

RqJC

83.3

°C/W

Operating and Storage Junction Temperature Range

3

CASE 29–04, STYLE 1 TO–92 (TO–226AA)

THERMAL CHARACTERISTICS Characteristic

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Symbol

Min

Typ

Max

Unit

Collector – Emitter Breakdown Voltage (1) (IC = 10 mAdc, VBE = 0)

V(BR)CEO

40

—

—

Vdc

Collector – Base Breakdown Voltage (IC = 100 mAdc, IE = 0)

V(BR)CBO

40

—

—

Vdc

Emitter – Base Breakdown Voltage (IE = 10 mAdc, IC = 0)

V(BR)EBO

12

—

—

Vdc

Collector Cutoff Current (VCE = 25 Vdc, IB = 0)

ICES

—

—

1.0

mAdc

Collector Cutoff Current (VCB= 30 Vdc, IE = 0)

ICBO

—

—

50

nAdc

Emitter Cutoff Current (VEB= 10 Vdc, IC = 0)

IEBO

—

—

50

nAdc

Characteristic

OFF CHARACTERISTICS

1. Pulse Test: Pulse Width

v 300 ms; Duty Cycle v 2.0%.

Preferred devices are Motorola recommended choices for future use and best overall value.

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1996

1

  ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) (Continued) Symbol

Min

Typ

Max

2N6426 2N6427

20,000 10,000

— —

200,000 100,000

(IC = 100 mAdc, VCE = 5.0 Vdc)

2N6426 2N6427

30,000 20,000

— —

300,000 200,000

(IC = 500 mAdc, VCE = 5.0 Vdc)

2N6426 2N6427

20,000 14,000

— —

200,000 140,000

— —

0.71 0.9

1.2 1.5

Characteristic

Unit

ON CHARACTERISTICS DC Current Gain(1) (IC = 10 mAdc, VCE = 5.0 Vdc)

hFE

—

Collector – Emitter Saturation Voltage (IC = 50 mAdc, IB = 0.5 mAdc) (IC = 500 mAdc, IB = 0.5 mAdc

VCE(sat)

Vdc

Base – Emitter Saturation Voltage (IC = 500 mAdc, IB = 0.5 mAdc)

VBE(sat)

—

1.52

2.0

Vdc

Base – Emitter On Voltage (IC = 50 mAdc, VCE = 5.0 Vdc)

VBE(on)

—

1.24

1.75

Vdc

Output Capacitance (VCB = 10 Vdc, IE = 0, f = 1.0 MHz)

Cobo

—

5.4

7.0

pF

Input Capacitance (VEB = 1.0 Vdc, IC = 0, f = 1.0 MHz)

Cibo

—

10

15

pF

100 50

— —

2000 1000

20,000 10,000

— —

— —

1.5 1.3

2.4 2.4

— —

SMALL– SIGNAL CHARACTERISTICS

Input Impedance (IC = 10 mAdc, VCE = 5.0 Vdc, f = 1.0 kHz)

hie 2N6426 2N6427

Small–Signal Current Gain (IC = 10 mAdc, VCE = 5.0 Vdc, f = 1.0 kHz)

kΩ

hfe 2N6426 2N6427

Current – Gain — High Frequency (IC = 10 mAdc, VCE = 5.0 Vdc, f = 100 MHz)

—

|hfe| 2N6426 2N6427

—

Output Admittance (IC = 10 mAdc, VCE = 5.0 Vdc, f = 1.0 kHz)

hoe

—

—

1000

mmhos

Noise Figure (IC = 1.0 mAdc, VCE = 5.0 Vdc, RS = 100 kΩ, f = 1.0 kHz)

NF

—

3.0

10

dB

1. Pulse Test: Pulse Width

v 300 ms; Duty Cycle v 2.0%. RS

in en

IDEAL TRANSISTOR

Figure 1. Transistor Noise Model

2

Motorola Small–Signal Transistors, FETs and Diodes Device Data

  NOISE CHARACTERISTICS (VCE = 5.0 Vdc, TA = 25°C) 500

2.0 BANDWIDTH = 1.0 Hz RS ≈ 0 i n, NOISE CURRENT (pA)

en, NOISE VOLTAGE (nV)

200

BANDWIDTH = 1.0 Hz

100 10 µA 50 100 µA 20 IC = 1.0 mA 10

1.0 0.7 0.5

IC = 1.0 mA

0.3 0.2 100 µA

0.1 0.07 0.05

10 µA

0.03 5.0 10 20

50 100 200

500 1 k 2 k 5 k 10 k 20 k f, FREQUENCY (Hz)

0.02 10 20

50 k 100 k

50 100 200

50 k 100 k

Figure 3. Noise Current

200

14 BANDWIDTH = 10 Hz TO 15.7 kHz 12 BANDWIDTH = 10 Hz TO 15.7 kHz

100

NF, NOISE FIGURE (dB)

VT, TOTAL WIDEBAND NOISE VOLTAGE (nV)

Figure 2. Noise Voltage

500 1 k 2 k 5 k 10 k 20 k f, FREQUENCY (Hz)

IC = 10 µA

70 50

100 µA

30 20

1.0 mA 10

1.0

2.0

10 10 µA 8.0 100 µA

6.0 4.0

IC = 1.0 mA

2.0

5.0

10 20 50 100 200 RS, SOURCE RESISTANCE (kΩ)

500

100 0

Figure 4. Total Wideband Noise Voltage

Motorola Small–Signal Transistors, FETs and Diodes Device Data

0 1.0

2.0

5.0

10 20 50 100 200 RS, SOURCE RESISTANCE (kΩ)

500

100 0

Figure 5. Wideband Noise Figure

3

  SMALL–SIGNALCHARACTERISTICS 20 |h fe |, SMALL–SIGNAL CURRENT GAIN

4.0 TJ = 25°C

C, CAPACITANCE (pF)

10 7.0

Cibo Cobo

5.0

3.0

2.0 0.04

0.1

0.2 0.4 1.0 2.0 4.0 10 VR, REVERSE VOLTAGE (VOLTS)

20

2.0

1.0 0.8 0.6 0.4

0.2 0.5

40

200 k

hFE, DC CURRENT GAIN

TJ = 125°C

25°C

30 k 20 k 10 k 7.0 k 5.0 k

– 55°C VCE = 5.0 V

3.0 k 2.0 k 5.0 7.0

10

20 30 50 70 100 200 300 IC, COLLECTOR CURRENT (mA)

500

RθV, TEMPERATURE COEFFICIENTS (mV/°C)

TJ = 25°C V, VOLTAGE (VOLTS)

1.4 VBE(sat) @ IC/IB = 1000 1.2 VBE(on) @ VCE = 5.0 V 1.0

0.8 VCE(sat) @ IC/IB = 1000 0.6 20 30 50 70 100 200 300 IC, COLLECTOR CURRENT (mA)

Figure 10. “On” Voltages

4

0.5 10 20 50 100 200 IC, COLLECTOR CURRENT (mA)

500

TJ = 25°C 2.5 IC = 10 mA

50 mA

250 mA

500 mA

2.0

1.5

1.0

0.5 0.1 0.2

0.5 1.0 2.0 5.0 10 20 50 100 200 IB, BASE CURRENT (µA)

500 1000

Figure 9. Collector Saturation Region

1.6

10

2.0

3.0

Figure 8. DC Current Gain

5.0 7.0

1.0

Figure 7. High Frequency Current Gain

VCE , COLLECTOR–EMITTER VOLTAGE (VOLTS)

Figure 6. Capacitance

100 k 70 k 50 k

VCE = 5.0 V f = 100 MHz TJ = 25°C

500

– 1.0

– 2.0

*APPLIES FOR IC/IB ≤ hFE/3.0

25°C TO 125°C

*RqVC FOR VCE(sat) – 55°C TO 25°C

– 3.0 25°C TO 125°C – 4.0

qVB FOR VBE – 5.0

– 55°C TO 25°C

– 6.0 5.0 7.0 10

20 30 50 70 100 200 300 IC, COLLECTOR CURRENT (mA)

500

Figure 11. Temperature Coefficients

Motorola Small–Signal Transistors, FETs and Diodes Device Data

  r(t), TRANSIENT THERMAL RESISTANCE (NORMALIZED)

1.0 0.7 0.5

D = 0.5 0.2

0.3 0.2 0.1

0.05

SINGLE PULSE

0.1 0.07 0.05

SINGLE PULSE ZθJC(t) = r(t) • RθJC TJ(pk) – TC = P(pk) ZθJC(t) ZθJA(t) = r(t) • RθJA TJ(pk) – TA = P(pk) ZθJA(t)

0.03 0.02 0.01 0.1

0.2

0.5

1.0

2.0

5.0

10

20 50 t, TIME (ms)

100

200

500

1.0 k

2.0 k

5.0 k

10 k

Figure 12. Thermal Response

IC, COLLECTOR CURRENT (mA)

1.0 k 700 500 300 200

FIGURE A

1.0 ms

tP TA = 25°C

TC = 25°C

100 µs

PP

1.0 s

100 70 50

PP

t1

30

CURRENT LIMIT THERMAL LIMIT SECOND BREAKDOWN LIMIT

20 10 0.4 0.6

1/f DUTY CYCLE

1.0 2.0 4.0 6.0 10 20 VCE, COLLECTOR–EMITTER VOLTAGE (VOLTS)

Figure 13. Active Region Safe Operating Area

40

+ t1 f + ttP1

PEAK PULSE POWER = PP

Design Note: Use of Transient Thermal Resistance Data

Motorola Small–Signal Transistors, FETs and Diodes Device Data

5

  PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K D J

X X G H V

C

1

SECTION X–X

N N

CASE 029–04 (TO–226AA) ISSUE AD

DIM A B C D F G H J K L N P R V

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 1: PIN 1. EMITTER 2. BASE 3. COLLECTOR

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in different applications. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us: USA/EUROPE: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, Toshikatsu Otsuki, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–3521–8315

MFAX: [email protected] – TOUCHTONE (602) 244–6609 INTERNET: http://Design–NET.com

HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

6

◊



Motorola Small–Signal Transistors, FETs and Diodes Device Data 2N6426/D






  
  
 


      


 
 
 
 
 
    


 

 
















 
!
"


#

$



%&
$

'(
$



%&
$

'( 
$

θ







$)!


 









 



   


  

 

 

 


η































Ω Ω


















µ




 




µ


 
  
  





 



 




 

Ω









     

  •  

 ••• 
 !






   




 
    
     
   
    


     

  




 










!"#





$%"# &'"#



$%"# &'"#

θ


 #(













 



   








η η
















 






α α



  





  

 

 

 

 


 







 

Ω Ω

 

 

°°






 










 














 




µ










 



µ











Ω

 











Ω











     

  •  

 ••• 
 !

2N2647

SILICON PN UNIJUNCTION TRANSISTOR

DESCRIPTION: The 2N2647 is a Unijunction Transistor Used in General Purpose Pulse, Timing, Sense and Trigger Application

PACKAGE STYLE TO-18 (MOD)

MAXIMUM RATINGS IC

2.0 A (PULSED)

VCE

30 V

PDISS

300 m W @ TC = 25 OC

TJ

-65 OC to +125 OC

TSTG

-65 OC to +150 OC

θJC

33 OC/W

CHARACTERISTICS SYMBOL

NONEd

O

TC = 25 C

TEST CONDITIONS

η

V

= 10 V

rBB

V

= 3.0 V

B2B1

B2B1

MINIMUM

TYPICAL

MAXIMUM

UNITS

0.68

0.82

---

4.7

9.1

Ω KΩ

0.1

0.9

%/°°C

α

VB2B1 = 3.0 V

VEB1(SAT)

V

= 10 V

I = 50 mA E

3.0

V

V

= 10 V

I = 50 mA E

20

mA

V

= 30 V

I =0 B1

V

= 25 V

V

= 20 V

R = 100 Ω B2

8.0

V

= 20 V

R = 20 Ω B1

6.0

rBB

B2B1

IB2(MOD)

B2B1

IB2EO

B2E

IP

B2B1

IV

B2B1

VOB1

B2B1

O

TA = -55 to 125 C

7.0

200

nA

2.0

µA

18

mA V



     

  •  

 ••• 
 !



Order this document by 2N3055/D

SEMICONDUCTOR TECHNICAL DATA



      

    . . . designed for general–purpose switching and amplifier applications.

*Motorola Preferred Device

• DC Current Gain — hFE = 20 – 70 @ IC = 4 Adc • Collector–Emitter Saturation Voltage — VCE(sat) = 1.1 Vdc (Max) @ IC = 4 Adc • Excellent Safe Operating Area

15 AMPERE POWER TRANSISTORS COMPLEMENTARY SILICON 60 VOLTS 115 WATTS

ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎ MAXIMUM RATINGS

Rating

Symbol

Value

Unit

Collector–Emitter Voltage

VCEO

60

Vdc

Collector–Emitter Voltage

VCER

70

Vdc

Collector–Base Voltage

VCB

100

Vdc

Emitter–Base Voltage

VEB

7

Vdc

Collector Current — Continuous

IC

15

Adc

Base Current

IB

7

Adc

Total Power Dissipation @ TC = 25_C Derate above 25_C

PD

115 0.657

Watts W/_C

TJ, Tstg

– 65 to + 200

_C

Symbol

Max

Unit

RθJC

1.52

_C/W

Operating and Storage Junction Temperature Range

CASE 1–07 TO–204AA (TO–3)

THERMAL CHARACTERISTICS Characteristic

Thermal Resistance, Junction to Case

PD, POWER DISSIPATION (WATTS)

160 140 120 100 80 60 40 20 0

0

25

50 75 100 125 150 TC, CASE TEMPERATURE (°C)

175

200

Figure 1. Power Derating

Preferred devices are Motorola recommended choices for future use and best overall value.

 Motorola, Inc. 1995 Motorola Bipolar Power Transistor Device Data

1

  

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ v v ELECTRICAL CHARACTERISTICS (TC = 25°C unless otherwise noted) Characteristic

Symbol

Min

Max

Unit

Collector–Emitter Sustaining Voltage (1) (IC = 200 mAdc, IB = 0)

VCEO(sus)

60

—

Vdc

Collector–Emitter Sustaining Voltage (1) (IC = 200 mAdc, RBE = 100 Ohms)

VCER(sus)

70

—

Vdc

Collector Cutoff Current (VCE = 30 Vdc, IB = 0)

ICEO

—

0.7

mAdc

Collector Cutoff Current (VCE = 100 Vdc, VBE(off) = 1.5 Vdc) (VCE = 100 Vdc, VBE(off) = 1.5 Vdc, TC = 150_C)

ICEX

— —

1.0 5.0

Emitter Cutoff Current (VBE = 7.0 Vdc, IC = 0)

IEBO

—

5.0

20 5.0

70 —

—

1.1 3.0

*OFF CHARACTERISTICS

mAdc

mAdc

*ON CHARACTERISTICS (1)

DC Current Gain (IC = 4.0 Adc, VCE = 4.0 Vdc) (IC = 10 Adc, VCE = 4.0 Vdc)

hFE

—

Collector–Emitter Saturation Voltage (IC = 4.0 Adc, IB = 400 mAdc) (IC = 10 Adc, IB = 3.3 Adc)

VCE(sat)

Vdc

Base–Emitter On Voltage (IC = 4.0 Adc, VCE = 4.0 Vdc)

VBE(on)

—

1.5

Vdc

Is/b

2.87

—

Adc

Current Gain — Bandwidth Product (IC = 0.5 Adc, VCE = 10 Vdc, f = 1.0 MHz)

fT

2.5

—

MHz

*Small–Signal Current Gain (IC = 1.0 Adc, VCE = 4.0 Vdc, f = 1.0 kHz)

hfe

15

120

—

*Small–Signal Current Gain Cutoff Frequency (VCE = 4.0 Vdc, IC = 1.0 Adc, f = 1.0 kHz)

fhfe

10

—

kHz

SECOND BREAKDOWN

Second Breakdown Collector Current with Base Forward Biased (VCE = 40 Vdc, t = 1.0 s, Nonrepetitive)

DYNAMIC CHARACTERISTICS

* Indicates Within JEDEC Registration. (2N3055) (1) Pulse Test: Pulse Width 300 µs, Duty Cycle

2.0%.

2N3055, MJ2955 20 IC, COLLECTOR CURRENT (AMP)

50 µs 10

dc

1 ms

6 4 500 µs

2

250 µs

1 0.6 0.4 0.2

BONDING WIRE LIMIT THERMALLY LIMITED @ TC = 25°C (SINGLE PULSE) SECOND BREAKDOWN LIMIT 6

10 20 40 VCE, COLLECTOR–EMITTER VOLTAGE (VOLTS)

There are two limitations on the power handling ability of a transistor: average junction temperature and second breakdown. Safe operating area curves indicate IC – VCE limits of the transistor that must be observed for reliable operation; i.e., the transistor must not be subjected to greater dissipation than the curves indicate. The data of Figure 2 is based on TC = 25_C; TJ(pk) is variable depending on power level. Second breakdown pulse limits are valid for duty cycles to 10% but must be derated for temperature according to Figure 1.

60

Figure 2. Active Region Safe Operating Area

2

Motorola Bipolar Power Transistor Device Data

   NPN 2N3055

PNP MJ2955

500

200

300

VCE = 4.0 V

TJ = 150°C

VCE = 4.0 V hFE , DC CURRENT GAIN

hFE , DC CURRENT GAIN

200 25°C 100 – 55°C

70 50 30 20 10 7.0 5.0

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (AMP)

5.0 7.0

25°C

100 70

– 55°C

50 30 20

10

10

TJ = 150°C

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (AMP)

5.0 7.0

10

VCE , COLLECTOR–EMITTER VOLTAGE (VOLTS)

VCE , COLLECTOR–EMITTER VOLTAGE (VOLTS)

Figure 3. DC Current Gain

2.0 TJ = 25°C 1.6 IC = 1.0 A

4.0 A

8.0 A

1.2

0.8

0.4

0 5.0

10

20

50 100 200 500 IB, BASE CURRENT (mA)

1000 2000

5000

2.0 TJ = 25°C 1.6 IC = 1.0 A

4.0 A

8.0 A

1.2

0.8

0.4

0 5.0

10

20

50 100 200 500 IB, BASE CURRENT (mA)

1000 2000

5000

Figure 4. Collector Saturation Region

1.4

2.0 TJ = 25°C

1.2

TJ = 25°C

0.8

V, VOLTAGE (VOLTS)

V, VOLTAGE (VOLTS)

1.6 1.0 VBE(sat) @ IC/IB = 10

0.6

VBE @ VCE = 4.0 V

0.4

1.2

VBE(sat) @ IC/IB = 10 VBE @ VCE = 4.0 V

0.8

0.4 0.2 0

VCE(sat) @ IC/IB = 10

VCE(sat) @ IC/IB = 10 0.1

0.2

0.3

0.5 0.7

1.0

2.0

3.0

5.0 7.0

10

0

0.1

IC, COLLECTOR CURRENT (AMPERES)

0.2

0.3

0.5

1.0

2.0

3.0

5.0

10

IC, COLLECTOR CURRENT (AMP)

Figure 5. “On” Voltages

Motorola Bipolar Power Transistor Device Data

3

   PACKAGE DIMENSIONS

A N

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. ALL RULES AND NOTES ASSOCIATED WITH REFERENCED TO–204AA OUTLINE SHALL APPLY.

C –T– E D

K

2 PL

0.13 (0.005) U

T Q

M

M

Y

M

–Y–

L

V

SEATING PLANE

2

H

G

B

M

T Y

1

–Q– 0.13 (0.005)

M

DIM A B C D E G H K L N Q U V

INCHES MIN MAX 1.550 REF ––– 1.050 0.250 0.335 0.038 0.043 0.055 0.070 0.430 BSC 0.215 BSC 0.440 0.480 0.665 BSC ––– 0.830 0.151 0.165 1.187 BSC 0.131 0.188

MILLIMETERS MIN MAX 39.37 REF ––– 26.67 6.35 8.51 0.97 1.09 1.40 1.77 10.92 BSC 5.46 BSC 11.18 12.19 16.89 BSC ––– 21.08 3.84 4.19 30.15 BSC 3.33 4.77

STYLE 1: PIN 1. BASE 2. EMITTER CASE: COLLECTOR

CASE 1–07 TO–204AA (TO–3) ISSUE Z

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in different applications. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us: USA / EUROPE: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, Toshikatsu Otsuki, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–3521–8315

MFAX: [email protected] – TOUCHTONE (602) 244–6609 INTERNET: http://Design–NET.com

HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

4

◊

Motorola Bipolar Power Transistor Device Data

*2N3055/D*

2N3055/D

MOTOROLA

Order this document by 2N3903/D

SEMICONDUCTOR TECHNICAL DATA

General Purpose Transistors

2N3903 2N3904*

NPN Silicon

*Motorola Preferred Device

COLLECTOR 3 2 BASE 1 EMITTER

1 2

3

MAXIMUM RATINGS Rating

Symbol

Value

Unit

Collector – Emitter Voltage

VCEO

40

Vdc

Collector – Base Voltage

VCBO

60

Vdc

Emitter – Base Voltage

VEBO

6.0

Vdc

Collector Current — Continuous

IC

200

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

625 5.0

mW mW/°C

Total Device Dissipation @ TC = 25°C Derate above 25°C

PD

1.5 12

Watts mW/°C

TJ, Tstg

– 55 to +150

°C

Symbol

Max

Unit

Operating and Storage Junction Temperature Range

CASE 29–04, STYLE 1 TO–92 (TO–226AA)

THERMAL CHARACTERISTICS(1) Characteristic Thermal Resistance, Junction to Ambient

RqJA

200

°C/W

Thermal Resistance, Junction to Case

RqJC

83.3

°C/W

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Symbol

Min

Max

Unit

Collector – Emitter Breakdown Voltage (2) (IC = 1.0 mAdc, IB = 0)

V(BR)CEO

40

—

Vdc

Collector – Base Breakdown Voltage (IC = 10 mAdc, IE = 0)

V(BR)CBO

60

—

Vdc

Emitter – Base Breakdown Voltage (IE = 10 mAdc, IC = 0)

V(BR)EBO

6.0

—

Vdc

Base Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

IBL

—

50

nAdc

Collector Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

ICEX

—

50

nAdc

Characteristic

OFF CHARACTERISTICS

1. Indicates Data in addition to JEDEC Requirements. 2. Pulse Test: Pulse Width 300 ms; Duty Cycle 2.0%.

v

v

Preferred devices are Motorola recommended choices for future use and best overall value.

REV 2

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1996

1

2N3903 2N3904 ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) (Continued) Characteristic

Symbol

Min

Max

2N3903 2N3904

20 40

— —

(IC = 1.0 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

35 70

— —

(IC = 10 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

50 100

150 300

(IC = 50 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

30 60

— —

(IC = 100 mAdc, VCE = 1.0 Vdc)

2N3903 2N3904

15 30

— —

— —

0.2 0.3

0.65 —

0.85 0.95

250 300

— —

Unit

ON CHARACTERISTICS DC Current Gain(1) (IC = 0.1 mAdc, VCE = 1.0 Vdc)

hFE

Collector – Emitter Saturation Voltage(1) (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc

VCE(sat)

Base – Emitter Saturation Voltage(1) (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc)

VBE(sat)

—

Vdc

Vdc

SMALL– SIGNAL CHARACTERISTICS Current – Gain — Bandwidth Product (IC = 10 mAdc, VCE = 20 Vdc, f = 100 MHz)

fT 2N3903 2N3904

MHz

Output Capacitance (VCB = 5.0 Vdc, IE = 0, f = 1.0 MHz)

Cobo

—

4.0

pF

Input Capacitance (VEB = 0.5 Vdc, IC = 0, f = 1.0 MHz)

Cibo

—

8.0

pF

1.0 1.0

8.0 10

0.1 0.5

5.0 8.0

50 100

200 400

1.0

40

— —

6.0 5.0

td

—

35

ns

tr

—

35

ns

ts

— —

175 200

ns

tf

—

50

ns

Input Impedance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Voltage Feedback Ratio (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Small–Signal Current Gain (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz)

X 10– 4

hre 2N3903 2N3904 hfe 2N3903 2N3904

Output Admittance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Noise Figure (IC = 100 mAdc, VCE = 5.0 Vdc, RS = 1.0 k Ω, f = 1.0 kHz)

kΩ

hie 2N3903 2N3904

hoe

—

NF 2N3903 2N3904

mmhos dB

SWITCHING CHARACTERISTICS Delay Time Rise Time Storage Time

((VCC = 3.0 Vdc, VBE = 0.5 Vdc, IC = 10 mAdc, IB1 = 1.0 mAdc) (VCC = 3.0 Vdc, IC = 10 mAdc, IB1 = IB2 = 1.0 mAdc)

Fall Time 1. Pulse Test: Pulse Width

2

v 300 ms; Duty Cycle v 2.0%.

2N3903 2N3904

Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N3903 2N3904 DUTY CYCLE = 2% 300 ns

+3 V +10.9 V

10 < t1 < 500 ms 275

t1

DUTY CYCLE = 2%

+3 V +10.9 V 275

10 k

10 k 0

– 0.5 V

CS < 4 pF*

< 1 ns

CS < 4 pF*

1N916 – 9.1 V′

< 1 ns

* Total shunt capacitance of test jig and connectors

Figure 1. Delay and Rise Time Equivalent Test Circuit

Figure 2. Storage and Fall Time Equivalent Test Circuit

TYPICAL TRANSIENT CHARACTERISTICS

TJ = 25°C TJ = 125°C 10

5000 2000

5.0

Q, CHARGE (pC)

CAPACITANCE (pF)

VCC = 40 V IC/IB = 10

3000

7.0

Cibo 3.0 Cobo

2.0

1000 700 500 QT

300 200

QA

1.0 0.1

0.2 0.3

0.5 0.7 1.0

2.0 3.0

5.0 7.0 10

20 30 40

100 70 50

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

REVERSE BIAS VOLTAGE (VOLTS)

IC, COLLECTOR CURRENT (mA)

Figure 3. Capacitance

Figure 4. Charge Data

Motorola Small–Signal Transistors, FETs and Diodes Device Data

200

3

2N3903 2N3904 500

500 IC/IB = 10

100 70

tr @ VCC = 3.0 V

50 30 20

VCC = 40 V IC/IB = 10

300 200 t r, RISE TIME (ns)

TIME (ns)

300 200

40 V

100 70 50 30 20

15 V 10 7 5

10 2.0 V

td @ VOB = 0 V 1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

IC, COLLECTOR CURRENT (mA)

Figure 5. Turn – On Time

Figure 6. Rise Time

IC/IB = 10

200

500

t′s = ts – 1/8 tf IB1 = IB2

VCC = 40 V IB1 = IB2

300 200 IC/IB = 20 t f , FALL TIME (ns)

t s′ , STORAGE TIME (ns)

IC/IB = 20

200

IC, COLLECTOR CURRENT (mA)

500 300 200

7 5

100 70 IC/IB = 20

50

IC/IB = 10

30 20

100 70 50

10

10

7 5

7 5

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

200

IC/IB = 10

30 20

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

IC, COLLECTOR CURRENT (mA)

IC, COLLECTOR CURRENT (mA)

Figure 7. Storage Time

Figure 8. Fall Time

200

TYPICAL AUDIO SMALL– SIGNAL CHARACTERISTICS NOISE FIGURE VARIATIONS (VCE = 5.0 Vdc, TA = 25°C, Bandwidth = 1.0 Hz) 12

f = 1.0 kHz

SOURCE RESISTANCE = 200 W IC = 0.5 mA

8 6

SOURCE RESISTANCE = 1.0 k IC = 50 mA

4 2 0 0.1

SOURCE RESISTANCE = 500 W IC = 100 mA 0.2

0.4

1.0

2.0

IC = 1.0 mA

12 NF, NOISE FIGURE (dB)

NF, NOISE FIGURE (dB)

10

4

14

SOURCE RESISTANCE = 200 W IC = 1.0 mA

IC = 0.5 mA

10

IC = 50 mA

8 IC = 100 mA

6 4 2

4.0

10

20

40

100

0

0.1

0.2

0.4

1.0

2.0

4.0

10

20

f, FREQUENCY (kHz)

RS, SOURCE RESISTANCE (k OHMS)

Figure 9.

Figure 10.

40

100

Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N3903 2N3904 h PARAMETERS (VCE = 10 Vdc, f = 1.0 kHz, TA = 25°C) 100 hoe, OUTPUT ADMITTANCE (m mhos)

h fe , CURRENT GAIN

300

200

100 70 50

30

0.1

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0

50

20 10 5

2 1

10

0.1

0.2

Figure 11. Current Gain

h re , VOLTAGE FEEDBACK RATIO (X 10 –4 )

h ie , INPUT IMPEDANCE (k OHMS)

10 5.0

2.0 1.0 0.5

0.1

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0

10

5.0

10

Figure 12. Output Admittance

20

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0

10 7.0 5.0 3.0 2.0

1.0 0.7 0.5

10

0.1

Figure 13. Input Impedance

0.2

0.3 0.5 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

Figure 14. Voltage Feedback Ratio

h FE, DC CURRENT GAIN (NORMALIZED)

TYPICAL STATIC CHARACTERISTICS 2.0 TJ = +125°C

VCE = 1.0 V

+25°C

1.0 0.7

– 55°C

0.5 0.3 0.2

0.1 0.1

0.2

0.3

0.5

0.7

1.0

2.0

3.0

5.0

7.0

10

20

30

50

70

100

200

IC, COLLECTOR CURRENT (mA)

Figure 15. DC Current Gain

Motorola Small–Signal Transistors, FETs and Diodes Device Data

5

VCE, COLLECTOR EMITTER VOLTAGE (VOLTS)

2N3903 2N3904 1.0 TJ = 25°C 0.8

IC = 1.0 mA

10 mA

30 mA

100 mA

0.6

0.4

0.2

0 0.01

0.02

0.03

0.05

0.07

0.1

0.2

0.3

0.5

0.7

1.0

2.0

3.0

5.0

7.0

10

IB, BASE CURRENT (mA)

Figure 16. Collector Saturation Region

1.0

1.2 TJ = 25°C VBE(sat) @ IC/IB =10

0.8 VBE @ VCE =1.0 V 0.6 0.4 VCE(sat) @ IC/IB =10

6

qVC FOR VCE(sat) 0

– 55°C TO +25°C

– 0.5 – 55°C TO +25°C – 1.0 +25°C TO +125°C

qVB FOR VBE(sat)

– 1.5

0.2 0

+25°C TO +125°C

0.5 COEFFICIENT (mV/ °C)

V, VOLTAGE (VOLTS)

1.0

1.0

2.0

5.0

10

20

50

100

200

– 2.0

0

20

40

60

80

100

120

140

160

IC, COLLECTOR CURRENT (mA)

IC, COLLECTOR CURRENT (mA)

Figure 17. “ON” Voltages

Figure 18. Temperature Coefficients

180 200

Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N3903 2N3904 PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K D J

X X G H V

C

1

SECTION X–X

N N

CASE 029–04 (TO–226AA) ISSUE AD

Motorola Small–Signal Transistors, FETs and Diodes Device Data

DIM A B C D F G H J K L N P R V

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 1: PIN 1. EMITTER 2. BASE 3. COLLECTOR

7

2N3903 2N3904

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA / EUROPE / Locations Not Listed: Motorola Literature Distribution; P.O. Box 5405; Denver, Colorado 80217. 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 81–3–3521–8315

MFAX: [email protected] – TOUCHTONE 602–244–6609 INTERNET: http://Design–NET.com

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

8

◊

2N3903/D Motorola Small–Signal Transistors, FETs and Diodes Device Data



Order this document by 2N3905/D

SEMICONDUCTOR TECHNICAL DATA

  

   

PNP Silicon

*Motorola Preferred Device

COLLECTOR 3 2 BASE 1 EMITTER 1 2

MAXIMUM RATINGS Rating

Symbol

Value

Unit

Collector – Emitter Voltage

VCEO

40

Vdc

Collector – Base Voltage

VCBO

40

Vdc

Emitter – Base Voltage

VEBO

5.0

Vdc

Collector Current — Continuous

IC

200

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

625 5.0

mW mW/°C

Total Power Dissipation @ TA = 60°C

PD

250

mW

Total Device Dissipation @ TC = 25°C Derate above 25°C

PD

1.5 12

Watts mW/°C

TJ, Tstg

– 55 to +150

°C

Operating and Storage Junction Temperature Range

3

CASE 29–04, STYLE 1 TO–92 (TO–226AA)

THERMAL CHARACTERISTICS(1) Symbol

Max

Unit

Thermal Resistance, Junction to Ambient

Characteristic

RqJA

200

°C/W

Thermal Resistance, Junction to Case

RqJC

83.3

°C/W

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Characteristic

Symbol

Min

Max

Unit

Collector – Emitter Breakdown Voltage (2) (IC = 1.0 mAdc, IB = 0)

V(BR)CEO

40

—

Vdc

Collector – Base Breakdown Voltage (IC = 10 mAdc, IE = 0)

V(BR)CBO

40

—

Vdc

Emitter – Base Breakdown Voltage (IE = 10 mAdc, IC = 0)

V(BR)EBO

5.0

—

Vdc

Base Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

IBL

—

50

nAdc

Collector Cutoff Current (VCE = 30 Vdc, VEB = 3.0 Vdc)

ICEX

—

50

nAdc

OFF CHARACTERISTICS

1. Indicates Data in addition to JEDEC Requirements. 2. Pulse Test: Pulse Width 300 ms; Duty Cycle 2.0%.

v

v

Preferred devices are Motorola recommended choices for future use and best overall value.

REV 2

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1996

1

  ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) (Continued) Characteristic

Symbol

Min

Max

2N3905 2N3906

30 60

— —

(IC = 1.0 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

40 80

— —

(IC = 10 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

50 100

150 300

(IC = 50 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

30 60

— —

(IC = 100 mAdc, VCE = 1.0 Vdc)

2N3905 2N3906

15 30

— —

— —

0.25 0.4

0.65 —

0.85 0.95

200 250

— —

Unit

ON CHARACTERISTICS(1) DC Current Gain (IC = 0.1 mAdc, VCE = 1.0 Vdc)

hFE

Collector – Emitter Saturation Voltage (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc

VCE(sat)

Base – Emitter Saturation Voltage (IC = 10 mAdc, IB = 1.0 mAdc) (IC = 50 mAdc, IB = 5.0 mAdc)

VBE(sat)

—

Vdc

Vdc

SMALL– SIGNAL CHARACTERISTICS Current – Gain — Bandwidth Product (IC = 10 mAdc, VCE = 20 Vdc, f = 100 MHz)

fT 2N3905 2N3906

MHz

Output Capacitance (VCB = 5.0 Vdc, IE = 0, f = 1.0 MHz)

Cobo

—

4.5

pF

Input Capacitance (VEB = 0.5 Vdc, IC = 0, f = 1.0 MHz)

Cibo

—

10.0

pF

0.5 2.0

8.0 12

0.1 0.1

5.0 10

50 100

200 400

1.0 3.0

40 60

— —

5.0 4.0

td

—

35

ns

tr

—

35

ns

2N3905 2N3906

ts

— —

200 225

ns

2N3905 2N3906

tf

— —

60 75

ns

Input Impedance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Voltage Feedback Ratio (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Small–Signal Current Gain (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Output Admittance (IC = 1.0 mAdc, VCE = 10 Vdc, f = 1.0 kHz) Noise Figure (IC = 100 mAdc, VCE = 5.0 Vdc, RS = 1.0 k Ω, f = 1.0 kHz)

kΩ

hie 2N3905 2N3906

X 10– 4

hre 2N3905 2N3906 hfe 2N3905 2N3906

—

mmhos

hoe 2N3905 2N3906 NF 2N3905 2N3906

dB

SWITCHING CHARACTERISTICS Delay Time Rise Time

((VCC = 3.0 Vdc,, VBE = 0.5 Vdc,, IC = 10 mAdc, IB1 = 1.0 mAdc)

Storage Time

Fall Time

1. Pulse Test: Pulse Width

2

(VCC = 3.0 Vdc, IC = 10 mAdc, IB1 = IB2 = 1.0 mAd

v 300 ms; Duty Cycle v 2.0%.

Motorola Small–Signal Transistors, FETs and Diodes Device Data

  3V

3V < 1 ns

+9.1 V 275

275

< 1 ns 10 k

+0.5 V

10 k 0 CS < 4 pF*

10.6 V

300 ns DUTY CYCLE = 2%

CS < 4 pF*

1N916 10 < t1 < 500 ms DUTY CYCLE = 2%

t1

10.9 V

* Total shunt capacitance of test jig and connectors

Figure 1. Delay and Rise Time Equivalent Test Circuit

Figure 2. Storage and Fall Time Equivalent Test Circuit

TYPICAL TRANSIENT CHARACTERISTICS

10

5000

7.0

3000 2000 Cobo

5.0

Q, CHARGE (pC)

CAPACITANCE (pF)

TJ = 25°C TJ = 125°C

Cibo 3.0 2.0

VCC = 40 V IC/IB = 10

1000 700 500 300 200

QT QA

1.0 0.1

0.2 0.3

0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 REVERSE BIAS (VOLTS)

100 70 50

20 30 40

1.0

2.0 3.0

Figure 3. Capacitance

5.0 7.0 10 20 30 50 70 100 IC, COLLECTOR CURRENT (mA)

200

Figure 4. Charge Data

500

500 IC/IB = 10

300 200

VCC = 40 V IB1 = IB2

300 200

tr @ VCC = 3.0 V 15 V

30 20

t f , FALL TIME (ns)

TIME (ns)

IC/IB = 20 100 70 50

100 70 50 30 20

IC/IB = 10

40 V 10 7 5

2.0 V td @ VOB = 0 V 1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

200

10 7 5

1.0

2.0 3.0

5.0 7.0 10

20

30

50 70 100

IC, COLLECTOR CURRENT (mA)

IC, COLLECTOR CURRENT (mA)

Figure 5. Turn – On Time

Figure 6. Fall Time

Motorola Small–Signal Transistors, FETs and Diodes Device Data

200

3

  TYPICAL AUDIO SMALL– SIGNAL CHARACTERISTICS NOISE FIGURE VARIATIONS (VCE = – 5.0 Vdc, TA = 25°C, Bandwidth = 1.0 Hz) 12

SOURCE RESISTANCE = 200 W IC = 1.0 mA

4.0

f = 1.0 kHz

SOURCE RESISTANCE = 200 W IC = 0.5 mA

3.0

SOURCE RESISTANCE = 2.0 k IC = 50 mA

2.0 SOURCE RESISTANCE = 2.0 k IC = 100 mA

1.0

0 0.1

0.2

0.4

IC = 1.0 mA

10 NF, NOISE FIGURE (dB)

NF, NOISE FIGURE (dB)

5.0

IC = 0.5 mA 8 6 IC = 50 mA

4

IC = 100 mA

2

1.0 2.0 4.0 10 f, FREQUENCY (kHz)

20

40

0

100

0.1

0.2

0.4 1.0 2.0 4.0 10 20 Rg, SOURCE RESISTANCE (k OHMS)

Figure 7.

40

100

Figure 8.

h PARAMETERS (VCE = – 10 Vdc, f = 1.0 kHz, TA = 25°C) 100 hoe, OUTPUT ADMITTANCE (m mhos)

h fe , DC CURRENT GAIN

300

200

100 70 50

70 50 30 20

10 7

30

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5

5.0 7.0 10

0.1

0.2

Figure 9. Current Gain 10 h re , VOLTAGE FEEDBACK RATIO (X 10 –4 )

h ie , INPUT IMPEDANCE (k OHMS)

10 7.0 5.0 3.0 2.0 1.0 0.7 0.5

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

Figure 11. Input Impedance

4

5.0 7.0 10

Figure 10. Output Admittance

20

0.3 0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0 7.0 10

7.0 5.0 3.0 2.0

1.0 0.7 0.5

0.1

0.2

0.3 0.5 0.7 1.0 2.0 3.0 IC, COLLECTOR CURRENT (mA)

5.0 7.0 10

Figure 12. Voltage Feedback Ratio

Motorola Small–Signal Transistors, FETs and Diodes Device Data

 

h FE, DC CURRENT GAIN (NORMALIZED)

TYPICAL STATIC CHARACTERISTICS 2.0 TJ = +125°C

VCE = 1.0 V

+25°C

1.0 0.7

– 55°C

0.5 0.3 0.2

0.1 0.1

0.2

0.3

0.5

0.7

1.0

2.0 3.0 5.0 7.0 10 IC, COLLECTOR CURRENT (mA)

20

30

70

50

100

200

VCE, COLLECTOR EMITTER VOLTAGE (VOLTS)

Figure 13. DC Current Gain 1.0 TJ = 25°C 0.8

IC = 1.0 mA

10 mA

30 mA

100 mA

0.6

0.4

0.2

0 0.01

0.02

0.03

0.05

0.07

0.1

0.2 0.3 0.5 IB, BASE CURRENT (mA)

0.7

1.0

2.0

3.0

5.0

7.0

10

Figure 14. Collector Saturation Region

TJ = 25°C

V, VOLTAGE (VOLTS)

0.8

q V , TEMPERATURE COEFFICIENTS (mV/ °C)

1.0 VBE(sat) @ IC/IB = 10 VBE @ VCE = 1.0 V

0.6

0.4 VCE(sat) @ IC/IB = 10

0.2

0

1.0

2.0

50 5.0 10 20 IC, COLLECTOR CURRENT (mA)

100

200

Figure 15. “ON” Voltages

Motorola Small–Signal Transistors, FETs and Diodes Device Data

1.0 0.5

qVC FOR VCE(sat)

0

+25°C TO +125°C

– 55°C TO +25°C

– 0.5 +25°C TO +125°C – 1.0 – 55°C TO +25°C

qVB FOR VBE(sat)

– 1.5 – 2.0

0

20

40

60 80 100 120 140 IC, COLLECTOR CURRENT (mA)

160

180 200

Figure 16. Temperature Coefficients

5

  PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K DIM A B C D F G H J K L N P R V

D J

X X G H V

C

1

SECTION X–X

N N

CASE 029–04 (TO–226AA) ISSUE AD

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 1: PIN 1. EMITTER 2. BASE 3. COLLECTOR

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA / EUROPE / Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447 or 602–303–5454

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–81–3521–8315

MFAX: [email protected] – TOUCHTONE 602–244–6609 INTERNET: http://Design–NET.com

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

6

◊

2N3905/D Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N5060 Series Preferred Device

Sensitive Gate Silicon Controlled Rectifiers Reverse Blocking Thyristors Annular PNPN devices designed for high volume consumer applications such as relay and lamp drivers, small motor controls, gate drivers for larger thyristors, and sensing and detection circuits. Supplied in an inexpensive plastic TO-226AA (TO-92) package which is readily adaptable for use in automatic insertion equipment. • Sensitive Gate Trigger Current — 200 µA Maximum • Low Reverse and Forward Blocking Current — 50 µA Maximum, TC = 110°C • Low Holding Current — 5 mA Maximum • Passivated Surface for Reliability and Uniformity • Device Marking: Device Type, e.g., 2N5060, Date Code

http://onsemi.com

SCRs 0.8 AMPERES RMS 30 thru 200 VOLTS

G A

MAXIMUM RATINGS (TJ = 25°C unless otherwise noted) Rating

Symbol

Peak Repetitive Off–State Voltage(1) (TJ = 40 to 110°C, Sine Wave, 50 to 60 Hz, Gate Open) 2N5060 2N5061 2N5062 2N5064

VDRM, VRRM

On-State Current RMS (180° Conduction Angles; TC = 80°C)

IT(RMS)

*

Value

Unit Volts

30 60 100 200

*Average On-State Current (180° Conduction Angles) (TC = 67°C) (TC = 102°C)

IT(AV)

*Peak Non-repetitive Surge Current, TA = 25°C (1/2 cycle, Sine Wave, 60 Hz)

ITSM

0.8

Amp

10

PIN ASSIGNMENT 1 A2s

*Forward Peak Gate Power (Pulse Width 1.0 µsec; TA = 25°C)

PGM

0.1

Watt

PG(AV)

0.01

Watt

*Forward Peak Gate Current (Pulse Width 1.0 µsec; TA = 25°C)

IGM

1.0

Amp

*Reverse Peak Gate Voltage (Pulse Width 1.0 µsec; TA = 25°C)

VRGM

5.0

Volts

*Operating Junction Temperature Range

TJ

–40 to +110

°C

Tstg

–40 to +150

°C

v

*Storage Temperature Range

3

Amps

0.4

v

2

TO–92 (TO–226AA) CASE 029 STYLE 10

0.51 0.255

I2t

*Forward Average Gate Power (TA = 25°C, t = 8.3 ms)

1

Amp

Circuit Fusing Considerations (t = 8.3 ms)

v

K

Cathode

2

Gate

3

Anode

ORDERING INFORMATION See detailed ordering and shipping information in the package dimensions section on page 7 of this data sheet. Preferred devices are recommended choices for future use and best overall value.

*Indicates JEDEC Registered Data. (1) VDRM and VRRM for all types can be applied on a continuous basis. Ratings apply for zero or negative gate voltage; however, positive gate voltage shall not be applied concurrent with negative potential on the anode. Blocking voltages shall not be tested with a constant current source such that the voltage ratings of the devices are exceeded.

 Semiconductor Components Industries, LLC, 2000

May, 2000 – Rev. 4

1

Publication Order Number: 2N5060/D

2N5060 Series THERMAL CHARACTERISTICS Symbol

Max

Unit

*Thermal Resistance, Junction to Case(1)

Characteristic

RθJC

75

°C/W

Thermal Resistance, Junction to Ambient

RθJA

200

°C/W

—

+230*

°C

*Lead Solder Temperature (Lead Length 1/16″ from case, 10 s Max)

q

ELECTRICAL CHARACTERISTICS (TC = 25°C unless otherwise noted) Characteristic

Symbol

Min

Typ

Max

Unit

*Peak Repetitive Forward or Reverse Blocking Current(2) (VAK = Rated VDRM or VRRM) TC = 25°C TC = 110°C

IDRM, IRRM — —

— —

10 50

µA µA

—

—

1.7

Volts

— —

— —

200 350

— —

— —

0.8 1.2

0.1

—

—

IH

— —

— —

5.0 10

td tr

— —

3.0 0.2

— —

OFF CHARACTERISTICS

ON CHARACTERISTICS *Peak Forward On–State Voltage(3) (ITM = 1.2 A peak @ TA = 25°C)

VTM

Gate Trigger Current (Continuous dc)(4) *(VAK = 7 Vdc, RL = 100 Ohms) Gate Trigger Voltage (Continuous dc)(4) *(VAK = 7 Vdc, RL = 100 Ohms)

TC = 25°C TC = –40°C

*Gate Non–Trigger Voltage (VAK = Rated VDRM, RL = 100 Ohms) Holding Current (4) *(VAK = 7 Vdc, initiating current = 20 mA)

VGT VGD

TC = 110°C TC = 25°C TC = –40°C

Volts Volts mA µs

Turn-On Time Delay Time Rise Time (IGT = 1 mA, VD = Rated VDRM, Forward Current = 1 A, di/dt = 6 A/µs Turn-Off Time (Forward Current = 1 A pulse, Pulse Width = 50 µs, 0.1% Duty Cycle, di/dt = 6 A/µs, dv/dt = 20 V/µs, IGT = 1 mA)

µA

IGT TC = 25°C TC = –40°C

µs

tq

2N5060, 2N5061 2N5062, 2N5064

— —

10 30

— —

—

30

—

DYNAMIC CHARACTERISTICS Critical Rate of Rise of Off–State Voltage (Rated VDRM, Exponential)

dv/dt

V/µs

*Indicates JEDEC Registered Data. (1) This measurement is made with the case mounted “flat side down” on a heat sink and held in position by means of a metal clamp over the curved surface. (2) RGK = 1000 Ω is included in measurement. (3) Forward current applied for 1 ms maximum duration, duty cycle 1%. (4) RGK current is not included in measurement.

p

http://onsemi.com 2

2N5060 Series Voltage Current Characteristic of SCR + Current

Symbol

Parameter

VDRM IDRM

Peak Repetitive Off State Forward Voltage

VRRM IRRM

Peak Repetitive Off State Reverse Voltage

Anode + VTM

on state

Peak Forward Blocking Current

IH

IRRM at VRRM

Peak Reverse Blocking Current

VTM IH

Peak on State Voltage Holding Current

Reverse Blocking Region (off state) Reverse Avalanche Region

+ Voltage IDRM at VDRM Forward Blocking Region (off state)

Anode –

130 120

CASE MEASUREMENT POINT – CENTER OF FLAT PORTION

110 100

dc 90 80

α = 30°

70

60°

90°

120°

130

a

α = CONDUCTION ANGLE

180°

60

TA , MAXIMUM ALLOWABLE AMBIENT TEMPERATURE ( °C)

TC , MAXIMUM ALLOWABLE CASE TEMPERATURE (°C)

CURRENT DERATING

50

α

α = CONDUCTION ANGLE 110 TYPICAL PRINTED CIRCUIT BOARD MOUNTING

90

70

dc

50 α = 30°

60°

90° 120°

180°

30 0

0.1

0.2

0.3

0.4

0.5

0

0.1

0.2

0.3

IT(AV), AVERAGE ON-STATE CURRENT (AMP)

IT(AV), AVERAGE ON-STATE CURRENT (AMP)

Figure 1. Maximum Case Temperature

Figure 2. Maximum Ambient Temperature

http://onsemi.com 3

0.4

2N5060 Series CURRENT DERATING

10 ITSM , PEAK SURGE CURRENT (AMP)

5.0

3.0 2.0

TJ = 110°C

1.0 0.7

5.0

3.0 2.0

0.5 1.0 1.0

3.0

5.0 7.0

10

20

30

50 70

100

NUMBER OF CYCLES

Figure 4. Maximum Non–Repetitive Surge Current

0.2

0.8 0.1 0.07 0.05

0.03 0.02

120° a α = CONDUCTION ANGLE α = 30°

0.6

60°

180°

90°

0.4 dc 0.2

0.01

0 0

r(t), TRANSIENT THERMAL RESISTANCE NORMALIZED

2.0

0.3

P(AV), MAXIMUM AVERAGE POWER DISSIPATION (WATTS)

i T , INSTANTANEOUS ON-STATE CURRENT (AMP)

25°C

7.0

0.5

1.0

1.5

2.0

2.5

0

0.3

0.2

0.1

0.5

0.4

vT, INSTANTANEOUS ON-STATE VOLTAGE (VOLTS)

IT(AV), AVERAGE ON-STATE CURRENT (AMP)

Figure 3. Typical Forward Voltage

Figure 5. Power Dissipation

1.0 0.5

0.2 0.1 0.05

0.02 0.01 0.002

0.005

0.01

0.02

0.05

0.1

0.2

0.5

t, TIME (SECONDS)

Figure 6. Thermal Response

http://onsemi.com 4

1.0

2.0

5.0

10

20

2N5060 Series

I GT , GATE TRIGGER CURRENT (NORMALIZED)

TYPICAL CHARACTERISTICS

VAK = 7.0 V RL = 100 RGK = 1.0 k

0.7

0.6

0.5

0.4 0.3 – 75

–50

–25

0

25

50

75

200 VAK = 7.0 V RL = 100

100 50 2N5062-64 20 10 5.0 2N5060-61 2.0 1.0 0.5 0.2

100 110

–75

–50

–25

0

25

50

75

TJ, JUNCTION TEMPERATURE (°C)

TJ, JUNCTION TEMPERATURE (°C)

Figure 7. Typical Gate Trigger Voltage

Figure 8. Typical Gate Trigger Current

4.0 I H , HOLDING CURRENT (NORMALIZED)

VG , GATE TRIGGER VOLTAGE (VOLTS)

0.8

VAK = 7.0 V RL = 100 RGK = 1.0 k

3.0 2.0

2N5060,61

1.0 0.8

2N5062-64 0.6 0.4 –75

–50

–25

0

25

50

75

TJ, JUNCTION TEMPERATURE (°C)

Figure 9. Typical Holding Current

http://onsemi.com 5

100 110

100 110

2N5060 Series TO–92 EIA RADIAL TAPE IN FAN FOLD BOX OR ON REEL H2A

H2A

H2B

H2B

H W2 H4 H5

T1 L1

H1 W1 W

L

T T2

F1 F2 P2

D

P2

P1

P

Figure 10. Device Positioning on Tape Specification Inches Symbol

Item

Millimeter

Min

Max

Min

Max

0.1496

0.1653

3.8

4.2

D

Tape Feedhole Diameter

D2

Component Lead Thickness Dimension

0.015

0.020

0.38

0.51

Component Lead Pitch

0.0945

0.110

2.4

2.8

F1, F2 H

Bottom of Component to Seating Plane

H1

Feedhole Location

.059

.156

1.5

4.0

0.3346

0.3741

8.5

9.5 1.0

H2A

Deflection Left or Right

0

0.039

0

H2B

Deflection Front or Rear

0

0.051

0

1.0

0.7086

0.768

18

19.5

H4

Feedhole to Bottom of Component

H5

Feedhole to Seating Plane

0.610

0.649

15.5

16.5

L

Defective Unit Clipped Dimension

0.3346

0.433

8.5

11

L1

Lead Wire Enclosure

0.09842

—

2.5

—

P

Feedhole Pitch

0.4921

0.5079

12.5

12.9

P1

Feedhole Center to Center Lead

0.2342

0.2658

5.95

6.75

First Lead Spacing Dimension

0.1397

0.1556

3.55

3.95

0.06

0.08

0.15

0.20

—

0.0567

—

1.44

P2 T

Adhesive Tape Thickness

T1

Overall Taped Package Thickness

T2

Carrier Strip Thickness

0.014

0.027

0.35

0.65

W

Carrier Strip Width

0.6889

0.7481

17.5

19

W1

Adhesive Tape Width

0.2165

0.2841

5.5

6.3

W2

Adhesive Tape Position

.0059

0.01968

.15

0.5

NOTES: 1. Maximum alignment deviation between leads not to be greater than 0.2 mm. 2. Defective components shall be clipped from the carrier tape such that the remaining protrusion (L) does not exceed a maximum of 11 mm. 3. Component lead to tape adhesion must meet the pull test requirements. 4. Maximum non–cumulative variation between tape feed holes shall not exceed 1 mm in 20 pitches. 5. Holddown tape not to extend beyond the edge(s) of carrier tape and there shall be no exposure of adhesive. 6. No more than 1 consecutive missing component is permitted. 7. A tape trailer and leader, having at least three feed holes is required before the first and after the last component. 8. Splices will not interfere with the sprocket feed holes.

http://onsemi.com 6

2N5060 Series ORDERING & SHIPPING INFORMATION: 2N5060 Series packaging options, Device Suffix U.S. 2N5060,61,62,64 2N5060,61,62,64RLRA 2N5060,64RLRM

Europe Equivalent

Shipping

Description of TO92 Tape Orientation

2N5060RL1

Bulk in Box (5K/Box) Radial Tape and Reel (2K/Reel) Radial Tape and Fan Fold Box (2K/Box)

N/A, Bulk Round side of TO92 and adhesive tape visible Flat side of TO92 and adhesive tape visible

PACKAGE DIMENSIONS

TO–92 (TO–226AA) CASE 029–11 ISSUE AJ

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L SEATING PLANE

K

DIM A B C D G H J K L N P R V

D

X X G

J

H V

C SECTION X–X

1

N N

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.021 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

STYLE 10: PIN 1. CATHODE 2. GATE 3. ANODE

http://onsemi.com 7

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.407 0.533 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

2N5060 Series

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: [email protected] Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich Time) Email: ONlit–[email protected] French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time) Email: ONlit–[email protected] English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time) Email: [email protected] EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781 *Available from Germany, France, Italy, England, Ireland

CENTRAL/SOUTH AMERICA: Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST) Email: ONlit–[email protected] ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001–800–4422–3781 Email: ONlit–[email protected] JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031 Phone: 81–3–5740–2745 Email: [email protected] ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local Sales Representative.

http://onsemi.com 8

2N5060/D

MMBF5457 MMBF5458 MMBF5459

2N5457 2N5458 2N5459

G

D G

S

TO-92

S

SOT-23

D

Mark: 6D / 61S / 6L

N-Channel General Purpose Amplifier This device is a low level audio amplifier and switching transistors, and can be used for analog switching applications. Sourced from Process 55.

Absolute Maximum Ratings* Symbol

TA = 25°C unless otherwise noted

Parameter

VDG

Drain-Gate Voltage

VGS

Gate-Source Voltage

IGF

Forward Gate Current

TJ, Tstg

Operating and Storage Junction Temperature Range

Value

Units

25

V

- 25

V

10

mA

-55 to +150

°C

*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired. NOTES: 1) These ratings are based on a maximum junction temperature of 150 degrees C. 2) These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

Thermal Characteristics Symbol PD

TA = 25°C unless otherwise noted

Characteristic

RθJC

Total Device Dissipation Derate above 25°C Thermal Resistance, Junction to Case

RθJA

Thermal Resistance, Junction to Ambient

*Device mounted on FR-4 PCB 1.6" X 1.6" X 0.06."

ã 1997 Fairchild Semiconductor Corporation

Max

Units

2N5457 625 5.0 83.3

*MMBF5457 350 2.8

200

357

mW mW/°C °C/W °C/W

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

Discrete POWER & Signal Technologies

(continued)

Electrical Characteristics Symbol

TA = 25°C unless otherwise noted

Parameter

Test Conditions

Min

Typ

Max Units

OFF CHARACTERISTICS V(BR)GSS

Gate-Source Breakdown Voltage

IG = 10 µA, VDS = 0

IGSS

Gate Reverse Current

VGS(off)

Gate-Source Cutoff Voltage

VGS

Gate-Source Voltage

VGS = -15 V, VDS = 0 VGS = -15 V, VDS = 0, TA = 100°C VDS = 15 V, ID = 10 nA 2N5457 2N5458 2N5459 VDS = 15 V, ID = 100 µA 2N5457 VDS = 15 V, ID = 200 µA 2N5458 VDS = 15 V, ID = 400 µA 2N5459

- 25

V - 1.0 - 200 - 6.0 - 7.0 - 8.0

nA nA V V V V V V

3.0 6.0 9.0

5.0 9.0 16

mA mA mA

10

5000 5500 6000 50

µmhos µmhos µmhos µmhos

- 0.5 - 1.0 - 2.0 - 2.5 - 3.5 - 4.5

ON CHARACTERISTICS IDSS

Zero-Gate Voltage Drain Current*

VDS = 15 V, VGS = 0

2N5457 2N5458 2N5459

1.0 2.0 4.0

SMALL SIGNAL CHARACTERISTICS Forward Transfer Conductance*

gos

Output Conductance*

VDS = 15 V, VGS = 0, f = 1.0 kHz 2N5457 2N5458 2N5459 VDS = 15 V, VGS = 0, f = 1.0 kHz

Ciss

Input Capacitance

VDS = 15 V, VGS = 0, f = 1.0 MHz

4.5

7.0

pF

Crss

Reverse Transfer Capacitance

VDS = 15 V, VGS = 0, f = 1.0 MHz

1.5

3.0

pF

NF

Noise Figure

VDS = 15 V, VGS = 0, f = 1.0 kHz, RG = 1.0 megohm, BW = 1.0 Hz

3.0

dB

gfs

1000 1500 2000

*Pulse Test: Pulse Width £ 300 ms, Duty Cycle £ 2%

Typical Characteristics Transfer Characteristics

Transfer Characteristics

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

N-Channel General Purpose Amplifier

(continued)

Typical Characteristics

(continued)

Transfer Characteristics

Common Drain-Source

Output Conductance vs. Drain Current

Transfer Characteristics

Parameter Interaction

Transconductance vs. Drain Current

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

N-Channel General Purpose Amplifier

(continued)

Typical Characteristics

(continued)

Channel Resistance vs. Temperature

Noise Voltage vs. Frequency

Leakage Current vs. Voltage

Capacitance vs. Voltage

2N5457 / 2N5458 / 2N5459 / MMBF5457 / MMBF5458 / MMBF5459

N-Channel General Purpose Amplifier



Order this document by 2N5460/D

SEMICONDUCTOR TECHNICAL DATA

 

P–Channel — Depletion

    

2 DRAIN

3 GATE

1 SOURCE

MAXIMUM RATINGS Rating Drain – Gate Voltage

Symbol

Value

Unit

VDG

40

Vdc

VGSR

40

Vdc

IG(f)

10

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

350 2.8

mW mW/°C

Junction Temperature Range

TJ

– 65 to +135

°C

Tstg

– 65 to +150

°C

Reverse Gate – Source Voltage Forward Gate Current

Storage Channel Temperature Range

1 2

3

CASE 29–04, STYLE 7 TO–92 (TO–226AA)

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Characteristic

Symbol

Min

Typ

Max

Unit

V(BR)GSS

40

—

—

Vdc

2N5460, 2N5461, 2N5462

—

—

5.0

nAdc

2N5460, 2N5461, 2N5462

—

—

1.0

µAdc

0.75 1.0 1.8

— — —

6.0 7.5 9.0

Vdc

0.5 0.8 1.5

— — —

4.0 4.5 6.0

OFF CHARACTERISTICS Gate – Source Breakdown Voltage (IG = 10 µAdc, VDS = 0) Gate Reverse Current (VGS = 20 Vdc, VDS = 0) (VGS = 30 Vdc, VDS = 0) (VGS = 20 Vdc, VDS = 0, TA = 100°C) (VGS = 30 Vdc, VDS = 0, TA = 100°C)

2N5460, 2N5461, 2N5462 IGSS

Gate – Source Cutoff Voltage (VDS = 15 Vdc, ID = 1.0 µAdc)

2N5460 2N5461 2N5462

Gate – Source Voltage (VDS = 15 Vdc, ID = 0.1 mAdc) (VDS = 15 Vdc, ID = 0.2 mAdc) (VDS = 15 Vdc, ID = 0.4 mAdc)

2N5460 2N5461 2N5462

VGS(off)

VGS

Vdc

ON CHARACTERISTICS Zero – Gate –Voltage Drain Current (VDS = 15 Vdc, VGS = 0, f = 1.0 kHz)

2N5460 2N5461 2N5462

IDSS

– 1.0 – 2.0 – 4.0

— — —

– 5.0 – 9.0 – 16

mAdc

2N5460 2N5461 2N5462

yfs

1000 1500 2000

— — —

4000 5000 6000

mmhos

Output Admittance (VDS = 15 Vdc, VGS = 0, f = 1.0 kHz)

yos

—

—

75

mmhos

Input Capacitance (VDS = 15 Vdc, VGS = 0, f = 1.0 MHz)

Ciss

—

5.0

7.0

pF

Reverse Transfer Capacitance (VDS = 15 Vdc, VGS = 0, f = 1.0 MHz)

Crss

—

1.0

2.0

pF

Noise Figure (VDS = 15 Vdc, VGS = 0, RG = 1.0 Megohm, f = 100 Hz, BW = 1.0 Hz)

NF

—

1.0

2.5

dB

Equivalent Short–Circuit Input Noise Voltage (VDS = 15 Vdc, VGS = 0, f = 100 Hz, BW = 1.0 Hz)

en

—

60

115

nVń ǸHz

SMALL– SIGNAL CHARACTERISTICS Forward Transfer Admittance (VDS = 15 Vdc, VGS = 0, f = 1.0 kHz)

FUNCTIONAL CHARACTERISTICS

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1997

1

    FORWARD TRANSFER ADMITTANCE versus DRAIN CURRENT

4.0 VDS = 15 V

I D, DRAIN CURRENT (mA)

3.5 3.0 2.5 TA = – 55°C

2.0

25°C

1.5

125°C 1.0 0.5 0 0

0.2

0.4 0.6 0.8 1.0 1.2 1.4 1.6 VGS, GATE–SOURCE VOLTAGE (VOLTS)

1.8

2.0

Yfs FORWARD TRANSFER ADMITTANCE (m mhos)

DRAIN CURRENT versus GATE SOURCE VOLTAGE 4000 3000 2000

1000 700 500 VDS = 15 V f = 1.0 kHz

300 200 0.2

10

I D, DRAIN CURRENT (mA)

8.0 TA = – 55°C

7.0 6.0

25°C 125°C

5.0 4.0 3.0 2.0 1.0

4.0

0

0.5

1.5 2.0 2.5 3.0 1.0 VGS, GATE–SOURCE VOLTAGE (VOLTS)

3.5

4.0

7000 5000 3000 2000

1000 VDS = 15 V f = 1.0 kHz

700 500 0.5

0.7

1.0

2.0 3.0 ID, DRAIN CURRENT (mA)

5.0

7.0

Figure 5. VGS(off) = 4.0 Volts

16

Yfs FORWARD TRANSFER ADMITTANCE (m mhos)

Figure 2. VGS(off) = 4.0 Volts

10000

VDS = 15 V

14 I D, DRAIN CURRENT (mA)

3.0

10000

VDS = 15 V

9.0

12 TA = – 55°C

10 8.0

25°C 125°C

6.0 4.0 2.0 0 0

1.0

2.0 3.0 4.0 5.0 6.0 VGS, GATE–SOURCE VOLTAGE (VOLTS)

Figure 3. VGS(off) = 5.0 Volts

2

2.0

Figure 4. VGS(off) = 2.0 Volts Yfs FORWARD TRANSFER ADMITTANCE (m mhos)

Figure 1. VGS(off) = 2.0 Volts

0

1.0 0.5 0.7 ID, DRAIN CURRENT (mA)

0.3

7.0

8.0

7000 5000 3000 2000

1000 VDS = 15 V f = 1.0 kHz

700 500 0.5

0.7

1.0

2.0 3.0 ID, DRAIN CURRENT (mA)

5.0

7.0

10

Figure 6. VGS(off) = 5.0 Volts

Motorola Small–Signal Transistors, FETs and Diodes Device Data

    10 VDS = 15 V f = 1.0 kHz

8.0

300 200 IDSS = 3.0 mA 100 70 50

6.0 mA 10 mA

30

7.0 6.0

Ciss

5.0 4.0 3.0 2.0

20 10 0.1

f = 1.0 MHz VGS = 0

9.0 C, CAPACITANCE (pF)

r oss , OUTPUT RESISTANCE (k ohms)

1000 700 500

Coss

1.0

Crss

0 0.2

0.5 1.0 2.0 ID, DRAIN CURRENT (mA)

5.0

0

10

Figure 7. Output Resistance versus Drain Current

40

Figure 8. Capacitance versus Drain–Source Voltage

5.0

10 VDS = 15 V VGS = 0 RG = 1.0 Megohm

4.0

3.0

2.0

9.0 NF, NOISE FIGURE (dB)

NF, NOISE FIGURE (dB)

10 20 30 VDS, DRAIN–SOURCE VOLTAGE (VOLTS)

1.0

VDS = 15 V VGS = 0 f = 100 Hz

8.0 7.0 6.0 5.0 4.0 3.0 2.0 1.0

0 10

20 30 50

100 200 300 500 1000 2000 3000 f, FREQUENCY (Hz)

0 1.0

10,000

Figure 9. Noise Figure versus Frequency

10 100 1000 RS, SOURCE RESISTANCE (k Ohms)

Figure 10. Noise Figure versus Source Resistance

COMMON SOURCE y PARAMETERS FOR FREQUENCIES BELOW 30 MHz

vi Crss Ciss

10,000

ross

Coss

| yfs | vi

yis = jω Ciss yos = jω Cosp * + 1/ross yfs = yfs | yrs = –jω Crss

* Cosp is Coss in parallel with Series Combination of Ciss and Crss.

NOTE: 1. Graphical data is presented for dc conditions. Tabular data is given for pulsed conditions (Pulse Width = 630 ms, Duty Cycle = 10%).

Figure 11. Equivalent Low Frequency Circuit

Motorola Small–Signal Transistors, FETs and Diodes Device Data

3

    PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K DIM A B C D F G H J K L N P R V

D

X X G

J

H V

C SECTION X–X

1

N N

CASE 029–04 (TO–226AA) ISSUE AD

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 7: PIN 1. SOURCE 2. DRAIN 3. GATE

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. Mfax is a trademark of Motorola, Inc. How to reach us: USA / EUROPE / Locations Not Listed: Motorola Literature Distribution; P.O. Box 5405, Denver, Colorado 80217. 303–675–2140 or 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 81–3–3521–8315

Mfax: [email protected] – TOUCHTONE 602–244–6609 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, – US & Canada ONLY 1–800–774–1848 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298 INTERNET: http://motorola.com/sps

4

◊

2N5460/D Motorola Small–Signal Transistors, FETs and Diodes Device Data

2N6027, 2N6028 Preferred Device

Programmable Unijunction Transistor

Programmable Unijunction Transistor Triggers Designed to enable the engineer to “program’’ unijunction characteristics such as RBB, η, IV, and IP by merely selecting two resistor values. Application includes thyristor–trigger, oscillator, pulse and timing circuits. These devices may also be used in special thyristor applications due to the availability of an anode gate. Supplied in an inexpensive TO–92 plastic package for high–volume requirements, this package is readily adaptable for use in automatic insertion equipment. • Programmable — RBB, η, IV and IP • Low On–State Voltage — 1.5 Volts Maximum @ IF = 50 mA • Low Gate to Anode Leakage Current — 10 nA Maximum • High Peak Output Voltage — 11 Volts Typical • Low Offset Voltage — 0.35 Volt Typical (RG = 10 k ohms) • Device Marking: Logo, Device Type, e.g., 2N6027, Date Code

http://onsemi.com

PUTs 40 VOLTS 300 mW

G A

K

MAXIMUM RATINGS (TJ = 25°C unless otherwise noted) Rating

Symbol

Value

Unit

PF 1/θJA

300 4.0

mW mW/°C

*DC Forward Anode Current Derate Above 25°C

IT

150 2.67

mA mA/°C

*DC Gate Current

IG

*Power Dissipation Derate Above 25°C

"50

Repetitive Peak Forward Current 100 µs Pulse Width, 1% Duty Cycle *20 µs Pulse Width, 1% Duty Cycle

ITRM

Non–Repetitive Peak Forward Current 10 µs Pulse Width

ITSM

5.0

*Gate to Cathode Forward Voltage

VGKF

40

*Gate to Cathode Reverse Voltage

VGKR

*5.0

*Gate to Anode Reverse Voltage

VGAR

40

*Anode to Cathode Voltage(1) Operating Junction Temperature Range *Storage Temperature Range

1

Amps

PIN ASSIGNMENT 1

Amps

3

TO–92 (TO–226AA) CASE 029 STYLE 16

mA

1.0 2.0

2

Anode

2

Gate

3

Cathode

Volts Volts Volts

VAK

"40

TJ

–50 to +100

°C

Tstg

–55 to +150

°C

Volts

ORDERING INFORMATION See detailed ordering and shipping information in the package dimensions section on page 7 of this data sheet. Preferred devices are recommended choices for future use and best overall value.

*Indicates JEDEC Registered Data (1) Anode positive, RGA = 1000 ohms Anode negative, RGA = open

 Semiconductor Components Industries, LLC, 2000

May, 2000 – Rev. 2

1

Publication Order Number: 2N6027/D

2N6027, 2N6028 THERMAL CHARACTERISTICS Symbol

Max

Unit

Thermal Resistance, Junction to Case

Characteristic

RθJC

75

°C/W

Thermal Resistance, Junction to Ambient

RθJA

200

°C/W

TL

260

°C

Maximum Lead Temperature for Soldering Purposes ( 1/16″ from case, 10 secs max)

t

ELECTRICAL CHARACTERISTICS (TC = 25°C unless otherwise noted.) Characteristic *Peak Current (VS = 10 Vdc, RG = 1 MΩ) (VS = 10 Vdc, RG = 10 k ohms) *Offset Voltage (VS = 10 Vdc, RG = 1 MΩ) (VS = 10 Vdc, RG = 10 k ohms) *Valley Current (VS = 10 Vdc, RG = 1 MΩ) (VS = 10 Vdc, RG = 10 k ohms) (VS = 10 Vdc, RG = 200 ohms)

Fig. No.

Symbol

2,9,11

IP

2N6027 2N6028 2N6027 2N6028 1

Typ

Max

— — — —

1.25 0.08 4.0 0.70

2.0 0.15 5.0 1.0

0.2 0.2 0.2

0.70 0.50 0.35

1.6 0.6 0.6

— — 70 25 1.5 1.0

18 18 150 150 — —

50 25 — — — —

— —

1.0 3.0

10 —

Volts

µA

IV

2N6027 2N6028 2N6027 2N6028 2N6027 2N6028

Unit µA

VT

2N6027 2N6028 (Both Types) 1,4,5

Min

*Gate to Anode Leakage Current (VS = 40 Vdc, TA = 25°C, Cathode Open) (VS = 40 Vdc, TA = 75°C, Cathode Open)

—

Gate to Cathode Leakage Current (VS = 40 Vdc, Anode to Cathode Shorted) *Forward Voltage (IF = 50 mA Peak)(1)

—

IGKS

—

5.0

50

nAdc

1,6

VF

—

0.8

1.5

Volts

*Peak Output Voltage (VG = 20 Vdc, CC = 0.2 µF)

3,7

Vo

6.0

11

—

Volt

Pulse Voltage Rise Time (VB = 20 Vdc, CC = 0.2 µF)

3

tr

—

40

80

ns

*Indicates JEDEC Registered Data (1) Pulse Test: Pulse Width ≤ 300 µsec, Duty Cycle ≤ 2%.

http://onsemi.com 2

IGAO

mA nAdc

2N6027, 2N6028 IA

IA

+VB A G

R2 – VS =

VAK

+

R1 V R1 + R2 B

–VP

VS

VT = VP – VS

RG

VAK

R1

VA

RG = R1 R2 R1 + R2

VS

K

VF VV IGAO

1B – Equivalent Test Circuit for Figure 1A used for electrical characteristics testing (also see Figure 2)

1A – Programmable Unijunction with “Program” Resistors R1 and R2

IP

IV

IF

IA

IC – Electrical Characteristics

Figure 1. Electrical Characterization

Adjust for Turn–on Threshold

100k 1.0%

2N5270

VB 0.01 µF Scope 20

+VB

– IP (SENSE) 100 µV = 1.0 nA +

Put Under Test

+V 510k

16k

Vo 6V

R RG = R/2 VS = VB/2 (See Figure 1)

CC

vo 20 Ω

27k 0.6 V tf

R

Figure 2. Peak Current (IP) Test Circuit

Figure 3. Vo and tr Test Circuit

http://onsemi.com 3

t

2N6027, 2N6028 TYPICAL VALLEY CURRENT BEHAVIOR 500

IV, VALLEY CURRENT (µ A)

IV, VALLEY CURRENT (µ A)

1000

RG = 10 kΩ

100 100 kΩ

1 MΩ

RG = 10 kΩ

100

100 kΩ 1 MΩ

10 10

5

10

15

5 –50

20

–25

VS, SUPPLY VOLTAGE (VOLTS)

Figure 4. Effect of Supply Voltage

Vo, PEAK OUTPUT VOLTAGE (VOLTS)

V F, PEAK FORWARD VOLTAGE (VOLTS)

+75

25 TA = 25°C

2.0 1.0 0.5 0.2 0.1 0.05 0.02 0.01 0.01

+50

0.02

0.05

0.1

0.2

0.5

+100

Figure 5. Effect of Temperature

10 5.0

+25

0

TA, AMBIENT TEMPERATURE (°C)

1.0

2.0

20

15

10 1000 pF 5.0

0 0

5.0

CC = 0.2 µF

TA = 25°C (SEE FIGURE 3)

5.0

10

15

20

25

30

IF, PEAK FORWARD CURRENT (AMP)

VS, SUPPLY VOLTAGE (VOLTS)

Figure 6. Forward Voltage

Figure 7. Peak Output Voltage

A

E

RT

R2 P N P N

G

K

+

B2

A G

RBB = R1 + R2 R1 η= R1 + R2 R1

R2 G

A

R1

CC K

K B1

Circuit Symbol

Equivalent Circuit with External “Program” Resistors R1 and R2

Figure 8. Programmable Unijunction

http://onsemi.com 4

Typical Application

35

40

2N6027, 2N6028 TYPICAL PEAK CURRENT BEHAVIOR 2N6027 100 50

5.0

IP, PEAK CURRENT ( µA)

IP, PEAK CURRENT ( µA)

10

3.0 2.0 1.0 RG = 10 kΩ 0.5 0.3 0.2

100 kΩ 1.0 MΩ

TA = 25°C (SEE FIGURE 2)

20

VS = 10 VOLTS (SEE FIGURE 2)

10 5.0 2.0 1.0 0.5

RG = 10 kΩ 100 kΩ 1.0 MΩ

0.2 0.1 5.0

10

15

0.1 –50

20

–25

0

+25

+50

+75

VS, SUPPLY VOLTAGE (VOLTS)

TA, AMBIENT TEMPERATURE (°C)

Figure 9. Effect of Supply Voltage and RG

Figure 10. Effect of Temperature and RG

+100

10

1.0 0.7 0.5

5.0 IP, PEAK CURRENT ( µA)

IP, PEAK CURRENT ( µA)

2N6028

RG = 10 kΩ 0.3 0.2 0.1 0.07 0.05

100 kΩ

1.0 MΩ TA = 25°C (SEE FIGURE 2)

0.03 0.02

2.0

VS = 10 VOLTS (SEE FIGURE 2)

1.0 0.5 0.2

RG = 10 kΩ

0.1 0.05

100 kΩ 1.0 MΩ

0.02 0.01 5.0

10

15

0.01 –50

20

VS, SUPPLY VOLTAGE (VOLTS)

–25

0

+25

+50

+75

TA, AMBIENT TEMPERATURE (°C)

Figure 11. Effect of Supply Voltage and RG

Figure 12. Effect of Temperature and RG

http://onsemi.com 5

+100

2N6027, 2N6028 TO–92 EIA RADIAL TAPE IN FAN FOLD BOX OR ON REEL H2A

H2A

H2B

H2B

H W2 H4 H5

T1 L1

H1 W1 W

L

T T2

F1 F2 P2

D

P2

P1

P

Figure 13. Device Positioning on Tape Specification Inches Symbol

Item

Millimeter

Min

Max

Min

Max

0.1496

0.1653

3.8

4.2

D

Tape Feedhole Diameter

D2

Component Lead Thickness Dimension

0.015

0.020

0.38

0.51

Component Lead Pitch

0.0945

0.110

2.4

2.8

F1, F2 H

Bottom of Component to Seating Plane

H1

Feedhole Location

.059

.156

1.5

4.0

0.3346

0.3741

8.5

9.5 1.0

H2A

Deflection Left or Right

0

0.039

0

H2B

Deflection Front or Rear

0

0.051

0

1.0

0.7086

0.768

18

19.5

H4

Feedhole to Bottom of Component

H5

Feedhole to Seating Plane

0.610

0.649

15.5

16.5

L

Defective Unit Clipped Dimension

0.3346

0.433

8.5

11

L1

Lead Wire Enclosure

0.09842

—

2.5

—

P

Feedhole Pitch

0.4921

0.5079

12.5

12.9

P1

Feedhole Center to Center Lead

0.2342

0.2658

5.95

6.75

First Lead Spacing Dimension

0.1397

0.1556

3.55

3.95

0.06

0.08

0.15

0.20

—

0.0567

—

1.44

P2 T

Adhesive Tape Thickness

T1

Overall Taped Package Thickness

T2

Carrier Strip Thickness

0.014

0.027

0.35

0.65

W

Carrier Strip Width

0.6889

0.7481

17.5

19

W1

Adhesive Tape Width

0.2165

0.2841

5.5

6.3

W2

Adhesive Tape Position

.0059

0.01968

.15

0.5

NOTES: 1. Maximum alignment deviation between leads not to be greater than 0.2 mm. 2. Defective components shall be clipped from the carrier tape such that the remaining protrusion (L) does not exceed a maximum of 11 mm. 3. Component lead to tape adhesion must meet the pull test requirements. 4. Maximum non–cumulative variation between tape feed holes shall not exceed 1 mm in 20 pitches. 5. Holddown tape not to extend beyond the edge(s) of carrier tape and there shall be no exposure of adhesive. 6. No more than 1 consecutive missing component is permitted. 7. A tape trailer and leader, having at least three feed holes is required before the first and after the last component. 8. Splices will not interfere with the sprocket feed holes.

http://onsemi.com 6

2N6027, 2N6028 ORDERING & SHIPPING INFORMATION: 2N6027 and 2N6028 packaging options, Device Suffix Europe Equivalent

U.S. 2N6027, 2N6028 2N6027, 2N6028RLRA

2N6027RL1 2N6028RLRM 2N6028RLRP

Shipping

Description of TO92 Tape Orientation

Bulk in Box (5K/Box) Radial Tape and Reel (2K/Reel) Radial Tape and Reel (2K/Reel) Radial Tape and Fan Fold Box (2K/Box) Radial Tape and Fan Fold Box (2K/Box)

N/A, Bulk Round side of TO92 and adhesive tape visible Flat side of TO92 and adhesive tape visible Flat side of TO92 and adhesive tape visible Round side of TO92 and adhesive tape visible

PACKAGE DIMENSIONS

TO–92 (TO–226AA) CASE 029–11 ISSUE AJ A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L SEATING PLANE

K

DIM A B C D G H J K L N P R V

D

X X G

J

H V

C SECTION X–X

1

N N

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.021 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

STYLE 16: PIN 1. ANODE 2. GATE 3. CATHODE

http://onsemi.com 7

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.407 0.533 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

2N6027, 2N6028

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: [email protected] Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich Time) Email: ONlit–[email protected] French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time) Email: ONlit–[email protected] English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time) Email: [email protected] EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781 *Available from Germany, France, Italy, England, Ireland

CENTRAL/SOUTH AMERICA: Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST) Email: ONlit–[email protected] ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001–800–4422–3781 Email: ONlit–[email protected] JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549 Phone: 81–3–5740–2745 Email: [email protected] ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local Sales Representative.

http://onsemi.com 8

2N6027/D

 

Order this document by 2N6426/D

SEMICONDUCTOR TECHNICAL DATA

 

 

NPN Silicon

*Motorola Preferred Device

COLLECTOR 3 BASE 2

EMITTER 1

1 2

MAXIMUM RATINGS Symbol

Value

Unit

Collector – Emitter Voltage

Rating

VCEO

40

Vdc

Collector – Base Voltage

VCBO

40

Vdc

Emitter – Base Voltage

VEBO

12

Vdc

Collector Current — Continuous

IC

500

mAdc

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

625 5.0

mW mW/°C

Total Device Dissipation @ TC = 25°C Derate above 25°C

PD

1.5 12

Watts mW/°C

TJ, Tstg

– 55 to +150

°C

Symbol

Max

Unit

Thermal Resistance, Junction to Ambient

RqJA

200

°C/W

Thermal Resistance, Junction to Case

RqJC

83.3

°C/W

Operating and Storage Junction Temperature Range

3

CASE 29–04, STYLE 1 TO–92 (TO–226AA)

THERMAL CHARACTERISTICS Characteristic

ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Symbol

Min

Typ

Max

Unit

Collector – Emitter Breakdown Voltage (1) (IC = 10 mAdc, VBE = 0)

V(BR)CEO

40

—

—

Vdc

Collector – Base Breakdown Voltage (IC = 100 mAdc, IE = 0)

V(BR)CBO

40

—

—

Vdc

Emitter – Base Breakdown Voltage (IE = 10 mAdc, IC = 0)

V(BR)EBO

12

—

—

Vdc

Collector Cutoff Current (VCE = 25 Vdc, IB = 0)

ICES

—

—

1.0

mAdc

Collector Cutoff Current (VCB= 30 Vdc, IE = 0)

ICBO

—

—

50

nAdc

Emitter Cutoff Current (VEB= 10 Vdc, IC = 0)

IEBO

—

—

50

nAdc

Characteristic

OFF CHARACTERISTICS

1. Pulse Test: Pulse Width

v 300 ms; Duty Cycle v 2.0%.

Preferred devices are Motorola recommended choices for future use and best overall value.

Motorola Small–Signal Transistors, FETs and Diodes Device Data  Motorola, Inc. 1996

1

  ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) (Continued) Symbol

Min

Typ

Max

2N6426 2N6427

20,000 10,000

— —

200,000 100,000

(IC = 100 mAdc, VCE = 5.0 Vdc)

2N6426 2N6427

30,000 20,000

— —

300,000 200,000

(IC = 500 mAdc, VCE = 5.0 Vdc)

2N6426 2N6427

20,000 14,000

— —

200,000 140,000

— —

0.71 0.9

1.2 1.5

Characteristic

Unit

ON CHARACTERISTICS DC Current Gain(1) (IC = 10 mAdc, VCE = 5.0 Vdc)

hFE

—

Collector – Emitter Saturation Voltage (IC = 50 mAdc, IB = 0.5 mAdc) (IC = 500 mAdc, IB = 0.5 mAdc

VCE(sat)

Vdc

Base – Emitter Saturation Voltage (IC = 500 mAdc, IB = 0.5 mAdc)

VBE(sat)

—

1.52

2.0

Vdc

Base – Emitter On Voltage (IC = 50 mAdc, VCE = 5.0 Vdc)

VBE(on)

—

1.24

1.75

Vdc

Output Capacitance (VCB = 10 Vdc, IE = 0, f = 1.0 MHz)

Cobo

—

5.4

7.0

pF

Input Capacitance (VEB = 1.0 Vdc, IC = 0, f = 1.0 MHz)

Cibo

—

10

15

pF

100 50

— —

2000 1000

20,000 10,000

— —

— —

1.5 1.3

2.4 2.4

— —

SMALL– SIGNAL CHARACTERISTICS

Input Impedance (IC = 10 mAdc, VCE = 5.0 Vdc, f = 1.0 kHz)

hie 2N6426 2N6427

Small–Signal Current Gain (IC = 10 mAdc, VCE = 5.0 Vdc, f = 1.0 kHz)

kΩ

hfe 2N6426 2N6427

Current – Gain — High Frequency (IC = 10 mAdc, VCE = 5.0 Vdc, f = 100 MHz)

—

|hfe| 2N6426 2N6427

—

Output Admittance (IC = 10 mAdc, VCE = 5.0 Vdc, f = 1.0 kHz)

hoe

—

—

1000

mmhos

Noise Figure (IC = 1.0 mAdc, VCE = 5.0 Vdc, RS = 100 kΩ, f = 1.0 kHz)

NF

—

3.0

10

dB

1. Pulse Test: Pulse Width

v 300 ms; Duty Cycle v 2.0%. RS

in en

IDEAL TRANSISTOR

Figure 1. Transistor Noise Model

2

Motorola Small–Signal Transistors, FETs and Diodes Device Data

  NOISE CHARACTERISTICS (VCE = 5.0 Vdc, TA = 25°C) 500

2.0 BANDWIDTH = 1.0 Hz RS ≈ 0 i n, NOISE CURRENT (pA)

en, NOISE VOLTAGE (nV)

200

BANDWIDTH = 1.0 Hz

100 10 µA 50 100 µA 20 IC = 1.0 mA 10

1.0 0.7 0.5

IC = 1.0 mA

0.3 0.2 100 µA

0.1 0.07 0.05

10 µA

0.03 5.0 10 20

50 100 200

500 1 k 2 k 5 k 10 k 20 k f, FREQUENCY (Hz)

0.02 10 20

50 k 100 k

50 100 200

50 k 100 k

Figure 3. Noise Current

200

14 BANDWIDTH = 10 Hz TO 15.7 kHz 12 BANDWIDTH = 10 Hz TO 15.7 kHz

100

NF, NOISE FIGURE (dB)

VT, TOTAL WIDEBAND NOISE VOLTAGE (nV)

Figure 2. Noise Voltage

500 1 k 2 k 5 k 10 k 20 k f, FREQUENCY (Hz)

IC = 10 µA

70 50

100 µA

30 20

1.0 mA 10

1.0

2.0

10 10 µA 8.0 100 µA

6.0 4.0

IC = 1.0 mA

2.0

5.0

10 20 50 100 200 RS, SOURCE RESISTANCE (kΩ)

500

100 0

Figure 4. Total Wideband Noise Voltage

Motorola Small–Signal Transistors, FETs and Diodes Device Data

0 1.0

2.0

5.0

10 20 50 100 200 RS, SOURCE RESISTANCE (kΩ)

500

100 0

Figure 5. Wideband Noise Figure

3

  SMALL–SIGNALCHARACTERISTICS 20 |h fe |, SMALL–SIGNAL CURRENT GAIN

4.0 TJ = 25°C

C, CAPACITANCE (pF)

10 7.0

Cibo Cobo

5.0

3.0

2.0 0.04

0.1

0.2 0.4 1.0 2.0 4.0 10 VR, REVERSE VOLTAGE (VOLTS)

20

2.0

1.0 0.8 0.6 0.4

0.2 0.5

40

200 k

hFE, DC CURRENT GAIN

TJ = 125°C

25°C

30 k 20 k 10 k 7.0 k 5.0 k

– 55°C VCE = 5.0 V

3.0 k 2.0 k 5.0 7.0

10

20 30 50 70 100 200 300 IC, COLLECTOR CURRENT (mA)

500

RθV, TEMPERATURE COEFFICIENTS (mV/°C)

TJ = 25°C V, VOLTAGE (VOLTS)

1.4 VBE(sat) @ IC/IB = 1000 1.2 VBE(on) @ VCE = 5.0 V 1.0

0.8 VCE(sat) @ IC/IB = 1000 0.6 20 30 50 70 100 200 300 IC, COLLECTOR CURRENT (mA)

Figure 10. “On” Voltages

4

0.5 10 20 50 100 200 IC, COLLECTOR CURRENT (mA)

500

TJ = 25°C 2.5 IC = 10 mA

50 mA

250 mA

500 mA

2.0

1.5

1.0

0.5 0.1 0.2

0.5 1.0 2.0 5.0 10 20 50 100 200 IB, BASE CURRENT (µA)

500 1000

Figure 9. Collector Saturation Region

1.6

10

2.0

3.0

Figure 8. DC Current Gain

5.0 7.0

1.0

Figure 7. High Frequency Current Gain

VCE , COLLECTOR–EMITTER VOLTAGE (VOLTS)

Figure 6. Capacitance

100 k 70 k 50 k

VCE = 5.0 V f = 100 MHz TJ = 25°C

500

– 1.0

– 2.0

*APPLIES FOR IC/IB ≤ hFE/3.0

25°C TO 125°C

*RqVC FOR VCE(sat) – 55°C TO 25°C

– 3.0 25°C TO 125°C – 4.0

qVB FOR VBE – 5.0

– 55°C TO 25°C

– 6.0 5.0 7.0 10

20 30 50 70 100 200 300 IC, COLLECTOR CURRENT (mA)

500

Figure 11. Temperature Coefficients

Motorola Small–Signal Transistors, FETs and Diodes Device Data

  r(t), TRANSIENT THERMAL RESISTANCE (NORMALIZED)

1.0 0.7 0.5

D = 0.5 0.2

0.3 0.2 0.1

0.05

SINGLE PULSE

0.1 0.07 0.05

SINGLE PULSE ZθJC(t) = r(t) • RθJC TJ(pk) – TC = P(pk) ZθJC(t) ZθJA(t) = r(t) • RθJA TJ(pk) – TA = P(pk) ZθJA(t)

0.03 0.02 0.01 0.1

0.2

0.5

1.0

2.0

5.0

10

20 50 t, TIME (ms)

100

200

500

1.0 k

2.0 k

5.0 k

10 k

Figure 12. Thermal Response

IC, COLLECTOR CURRENT (mA)

1.0 k 700 500 300 200

FIGURE A

1.0 ms

tP TA = 25°C

TC = 25°C

100 µs

PP

1.0 s

100 70 50

PP

t1

30

CURRENT LIMIT THERMAL LIMIT SECOND BREAKDOWN LIMIT

20 10 0.4 0.6

1/f DUTY CYCLE

1.0 2.0 4.0 6.0 10 20 VCE, COLLECTOR–EMITTER VOLTAGE (VOLTS)

Figure 13. Active Region Safe Operating Area

40

+ t1 f + ttP1

PEAK PULSE POWER = PP

Design Note: Use of Transient Thermal Resistance Data

Motorola Small–Signal Transistors, FETs and Diodes Device Data

5

  PACKAGE DIMENSIONS

A

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

B

R P L

F

SEATING PLANE

K D J

X X G H V

C

1

SECTION X–X

N N

CASE 029–04 (TO–226AA) ISSUE AD

DIM A B C D F G H J K L N P R V

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

STYLE 1: PIN 1. EMITTER 2. BASE 3. COLLECTOR

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in different applications. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us: USA/EUROPE: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447

JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, Toshikatsu Otsuki, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–3521–8315

MFAX: [email protected] – TOUCHTONE (602) 244–6609 INTERNET: http://Design–NET.com

HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298

6

◊



Motorola Small–Signal Transistors, FETs and Diodes Device Data 2N6426/D

Philips Semiconductors

Product specification

µA741/µA741C/SA741C

General purpose operational amplifier

DESCRIPTION

PIN CONFIGURATION

The µA741 is a high performance operational amplifier with high open-loop gain, internal compensation, high common mode range and exceptional temperature stability. The µA741 is short-circuit-protected and allows for nulling of offset voltage.

D, F, N Packages

FEATURES

• Internal frequency compensation • Short circuit protection • Excellent temperature stability • High input voltage range

OFFSET NULL

1

INVERTING INPUT

2

NON–INVERTING INPUT

3

V–

4

–

+

8

NC

7

V+

6

OUTPUT

5

OFFSET NULL

TOP VIEW

SL00095

Figure 1. Pin Configuration

ORDERING INFORMATION DESCRIPTION 8-Pin Plastic Dual In-Line Package (DIP)

TEMPERATURE RANGE

ORDER CODE

DWG #

-55°C to +125°C

µA741N

SOT97-1

8-Pin Plastic Dual In-Line Package (DIP)

0 to +70°C

µA741CN

SOT97-1

8-Pin Plastic Dual In-Line Package (DIP)

-40°C to +85°C

SA741CN

SOT97-1

8-Pin Ceramic Dual In-Line Package (CERDIP)

-55°C to +125°C

µA741F

0580A

8-Pin Ceramic Dual In-Line Package (CERDIP)

0 to +70°C

µA741CF

0580A

8-Pin Small Outline (SO) Package

0 to +70°C

µA741CD

SOT96-1

ABSOLUTE MAXIMUM RATINGS SYMBOL VS

PD

VIN

PARAMETER

RATING

UNIT

µA741C

±18

V

µA741

±22

V

D package

780

mW

N package

1170

mW

F package

800

mW

±30

V

±15

V

Supply voltage

Internal power dissipation

Differential input voltage voltage1

VIN

Input

ISC

Output short-circuit duration

TA

Operating temperature range

Continuous

µA741C

0 to +70

°C

SA741C

-40 to +85

°C

µA741

-55 to +125

°C

-65 to +150

°C

300

°C

TSTG

Storage temperature range

TSOLD

Lead soldering temperature (10sec max)

NOTES: 1. For supply voltages less than ±15V, the absolute maximum input voltage is equal to the supply voltage.

1994 Aug 31

1

853-0903 13721

Philips Semiconductors

Product specification

µA741/µA741C/SA741C

General purpose operational amplifier

DC ELECTRICAL CHARACTERISTICS TA = 25°C, VS = ±15V, unless otherwise specified. SYMBOL VOS

PARAMETER Offset voltage

TEST CONDITIONS

µA741 Min

Max

RS=10kΩ

1.0

5.0

RS=10kΩ, over temp.

1.0

6.0

∆VOS/∆T IOS

µA741C

Typ

Min

20

Max

2.0

6.0 7.5

10 Offset current

Typ

200

20

TA=+125°C TA=-55°C ∆IOS/∆T IBIAS

7.0

200

20

500

80

VOUT

AVOL

500

30

500

TA=-55°C

300

1500

80

nA

800

nA

1

nA/°C V

±12

±14

±12

±14

RL=2kΩ, over temp.

±10

±13

±10

±13

V

RL=2kΩ, VO=±10V

50

200

20

200

V/mV

Output voltage swing

Large-signal voltage gain

RL=2kΩ, VO=±10V, 25

15 ±30

V/mV ±30 10

mV 150

µV/V

Supply voltage rejection ratio RS≤10kΩ, over temp.

10

µV/V

150 70

90

dB

Common-mode rejection ratio Over temp. Supply current

VIN

Input voltage range

RIN

Input resistance

PD

Power consumption

ROUT

Output resistance

ISC

Output short-circuit current

1994 Aug 31

500

nA

RS≤10kΩ

ICC

pA/°C

RL=10kΩ

over temp.

CMRR

nA

nA

1

Offset voltage adjustment range PSRR

nA

300

nA

Over temp.

∆IB/∆T

200

200

TA=+125°C

mV

nA

200 Input bias current

mV µV/°C

10

Over temp.

UNIT

70

90

dB

1.4

2.8

TA=+125°C

1.5

2.5

TA=-55°C

2.0

3.3

(µA741, over temp.)

1.4

mA mA mA

±12

±13

±12

±13

V

0.3

2.0

0.3

2.0

MΩ

50

85

TA=+125°C

45

75

TA=-55°C

45

100

50

10

25

85

mW Ω

75 60

mW mW

75

2

2.8

10

25

60

mA

Philips Semiconductors

Product specification

µA741/µA741C/SA741C

General purpose operational amplifier

DC ELECTRICAL CHARACTERISTICS TA = 25°C, VS = ±15V, unless otherwise specified. SYMBOL

PARAMETER

TEST CONDITIONS

VOS

SA741C Min

RS=10kΩ Offset voltage

Typ

Max

2.0

6.0

RS=10kΩ, over temp.

7.5

∆VOS/∆T

10

IOS

20 Offset current

Over temp. 80

Input bias current

Over temp.

AVOL

mV nA nA pA/°C

500 1500

∆IB/∆T VOUT

200

200

IBIAS

mV µV/°C

500

∆IOS/∆T

UNIT

nA nA

1

nA/°C

RL=10kΩ

±12

±14

V

RL=2kΩ, over temp.

±10

±13

V

RL=2kΩ, VO=±10V

20

200

V/mV

RL=2kΩ, VO=±10V, over temp.

15

Output voltage swing

Large-signal voltage gain V/mV ±30

Offset voltage adjustment range RS≤10kΩ

mV

Supply voltage rejection ratio

CMRR

Common mode rejection ration

VIN

Input voltage range

RIN

Input resistance

Pd

Power consumption

50

ROUT

Output resistance

75

Ω

ISC

Output short-circuit current

25

mA

Over temp.

10

150

µV/V

PSRR

70

90

±12

±13

dB V

0.3

2.0

MΩ 85

mW

AC ELECTRICAL CHARACTERISTICS TA=25°C, VS = ±15V, unless otherwise specified. SYMBOL

PARAMETER

TEST CONDITIONS

µA741, µA741C Min

Typ

UNIT

RIN

Parallel input resistance

Open-loop, f=20Hz

CIN

Parallel input capacitance

Open-loop, f=20Hz

1.4

pF

Open-loop

1.0

MHz

Rise time

0.3

µs

Overshoot

5.0

%

0.5

V/µs

Unity gain crossover frequency Transient response unity gain tR SR

1994 Aug 31

Slew rate

0.3

Max

MΩ

VIN=20mV, RL=2kΩ, CL≤100pF

C≤100pF, RL≥2kΩ, VIN=±10V

3

Philips Semiconductors

Product specification

µA741/µA741C/SA741C

General purpose operational amplifier

EQUIVALENT SCHEMATIC INVERTING INPUT V+ Q8

Q9

Q12

Q13 Q14

NON–INVERTING INPUT Q1

Q2 30pF

Q3

Q4

R7 4.5Ω Q18 Q15 R8 7.5KΩ

R5 39KΩ

R9 25Ω Q16

Q7 Q5

OUTPUT Q17

Q6

Q10

Q11

R10 50Ω

Q22

OFFSET NULL

Q20 R1 1KΩ

R3 50KΩ

R2 1KΩ

R12 R11 50kΩ 50Ω

R4 5kΩ

V– OFFSET NULL

SL00096

Figure 2. Equivalent Schematic

1994 Aug 31

4

Philips Semiconductors

Product specification

µA741/µA741C/SA741C

General purpose operational amplifier

TYPICAL PERFORMANCE CHARACTERISTICS

–55oC < TA < +125oC RL > 2kΩ

32 28 24 20 16 12 8 4 0

5

10

15

20

–55oC < TA < +125oC

14 12 10 8 6 4 2

oCoC TATA = 25 = 25

80

60

40

20

0

0 10

15

20

5

10

15

20

SUPPLY VOLTAGE — +V

SUPPLY VOLTAGE — +V

SUPPLY VOLTAGE — +V

Input Bias Current as a Function of Ambient Temperature

Input Resistance as a Function of Ambient Temperature

Input Offset Current as a Function of Supply Voltage 40

10.0 5.0

400

300

200

100

0 –60

–20

20

60

100

3.0

1.0 0.5 0.3

0.1 –60

140

VS = ±15oC

INPUT OFFSET CURRENT – nA

VS = +15V INPUT RESISTANCE — MΩ

INPUT BIAS CURRENT — nA

100

16

5

500

20

60

100

80 60 40 20

60

100

TEMPERATURE — oC

5

10

140

70

60

50 40

30 –60

–20

20

60

100

15

20

SUPPLY VOLTAGE — +V

Output Voltage Swing as a Function of Load Resistance PEAK–TO–PEAK OUTPUT SWING — V

100

20

10

Power Consumption as a Function of Ambient Temperature POWER CONSUMPTION — mW

VS = ±15oC

–20

20

140

140

0 –60

30

TEMPERATURE — oC

Input Offset Current as a Function of Ambient Temperature 120

TA = 25oC

0 –20

TEMPERATURE — oC

INPUT OFFSET CURRENT — nA

Power Consumption as a Function of Supply Voltage POWER CONSUMPTION — mW

40 36

Input Common–Mode Voltage Range as a Function of Supply Voltage COMMON MODE VOLTAGE RANGE —+ V

PEAK TO PEAK OUTPUT SWING — V

Output Voltage Swing as a Function of Supply Voltage

140

TEMPERATURE — oC

28 26 24

VS = +15V TA = 25oC

22 20 18 16 14 12 10 8 0.1

0.2

0.5 1.0

2.0

5.0

10

LOAD RESISTANCE — kΩ

SL00097

Figure 3. Typical Performance Characteristics

1994 Aug 31

5

Philips Semiconductors

Product specification

µA741/µA741C/SA741C

General purpose operational amplifier

TYPICAL PERFORMANCE CHARACTERISTICS (Continued) Output Short–Circuit Current as a Function of Ambient Temperature

Input Noise Voltage as a Function of Frequency

30

25

20

15

10 –60

–20

20

60

100

140

10 –13 VS = + 15V TA = 25oC

10 –14 10 –15

10 –16 10 –17 10 –18

10

100

1K

10K

10 –21 10 –22

VS = + 15V TA = 25oC

10 –23

10 –24 10 –25 10 –26 10

100K

100

FREQUENCY — Hz

Broadband Noise for Various Bandwidths VS = + 15V TA = 25oC

1 10–1kHz

–45

PHASE DEGREES

10–1kHz

VS = + 15V TA = 25oC

VS = + 15V TA = 25oC

104 10–100kHz

100K

0

105

10

10K

Open–Looped Phase Response as a Function of Frequency

106

100

1K

FREQUENCY — Hz

Open–Looped Voltage Gain as a Function of Frequency

VOLTAGE GAIN

TOTAL NOISE REFERRED TO INPUT — µ Vrms

TEMPERATURE — oC

103 102 10

–90

–135 1 –180

0

0.1 100

1K

10K

1

100K

10

SOURCE RESISTANCE — Ω

28 24 20 16 12 8 4 0 100

1K

10K

100K

FREQUENCY — Hz

1

10K 100K 1M 10M

10

1M

100

1K

10K 100K 1M 10M

FREQUENCY — Hz

Transient Response

100

28

90

VS = + 15V TA = 25oC

80

24 20

70

OUTPUT — mV

COMMON MODE REJECTION RATE — dB

VS = + 15V TA = 25oC RL = 10kΩ

32

1K

Common–Mode Rejection Ratio as a Function of Frequency

40 36

100

FREQUENCY — Hz

Output Voltage Swing as a Function of Frequency PEAK–TO–PEAK OUTPUT SWING — V

MEAN SQUARE VOLTAGE — A2 /Hz

MEAN SQUARE VOLTAGE — V 2 Hz

SHORT CIRCUIT CURRENT — mA

35

Input Noise Current as a Function of Frequency

60 50 40 30

VS = + 15V TA = 25oC RL = 2kΩ CL = 100pF

16 12 8 4 10%

20 0

10

RISE TIME

0 1

10

100

1K

10K 100K 1M 10M

FREQUENCY — Hz

0

0.5

1.0

1.5

2.0

2.5

TIME — µs

SL00098

Figure 4. Typical Performance Characteristics (cont.)

1994 Aug 31

6

Philips Semiconductors

Product specification

µA741/µA741C/SA741C

General purpose operational amplifier

TYPICAL PERFORMANCE CHARACTERISTICS (Continued) Power Bandwidth (Large–Signal Swing vs Frequency)

+V

VOUT OUTPUT VOLTAGE (Vp–p)

28 24

+

20

µA741

16

–

12 –V

(VOLTAGE FOLLOWER) + 15 VOLT SUPPLIES THD < 5%

8

10KΩ

4 0 10

100

1K

10K

100K

–V

FREQUENCY — Hz

SL00099

Figure 5. Typical Performance Characteristics (cont.)

1994 Aug 31

7

uA747C, uA747M DUAL GENERAL-PURPOSE OPERATIONAL AMPLIFIERS SLOS009A – D971, FEBRUARY 1971 – REVISED OCTOBER 1990

• • • • • • •

No Frequency Compensation Required Low Power Consumption Short-Circuit Protection Offset-Voltage Null Capability Wide Common-Mode and Differential Voltage Ranges No Latch-Up Designed to Be Interchangeable With Fairchild µA747C and µA747M

D, J, N, OR W PACKAGE (TOP VIEW)

IN – IN + OFFSET 1N2 VCC – OFFSET 2N2 IN + IN –

description

OFFSET 1N2 NC VCC – NC OFFSET 2N2

3

12

4

11

5

10

6

9

7

8

OFFSET 1N1 1 VCC +† OUT NC OUT 2 VCC +† OFFSET 2N1

4

3 2 1 20 19 18

5

17

6

16

7

15

8

14 9 10 11 12 13

OUT NC NC NC OUT

IN + IN – NC OFFSET 2N1 2 V CC +†

The uA747C is characterized for operation from 0°C to 70°C; the uA747M is characterized for operation over the full military temperature range of – 55°C to 125°C.

symbol (each amplifier)

IN –

13

IN + IN – NC OFFSET 1N1 1 V CC +†

The high common-mode input voltage range and the absence of latch-up make this amplifier ideal for voltage-follower applications. The device is short-circuit protected and the internal frequency compensation ensures stability without external components. A low-value potentiometer may be connected between the offset null inputs to null out the offset voltage as shown in Figure 2.

IN+

14

2

uA747m . . . FK PACKAGE (TOP VIEW)

The uA747 is a dual general-purpose operational amplifier featuring offset-voltage null capability. Each half is electrically similar to uA741.

ÏÏÏ ÏÏÏ ÏÏÏ ÏÏÏ

1

NC – No internal connection

+

† The two positive supply terminals (1 VCC + and 2 VCC +) are connected together internally.

OUT

–

OFFSET N1

OFFSET N2 AVAILABLE OPTIONS PACKAGE

TA 0°C to 70°C –55°C to 125°C

VIO Max AT 25°C

14-PIN

20-PIN

SMALL OUTLINE (D)

CERAMIC DIP (J)

PLASTIC DIP (N)

FLAT PACK (W)

CHIP CARRIER (FK)

6 mV

uA747CD

—

uA747CN

—

—

5 mV

—

uA747MJ

—

uA747MW

uA747MFK

The D package is available taped and reeled. Add the suffix R to the device type, (i.e., uA747CDR).

Copyright  1990, Texas Instruments Incorporated

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

1

uA747C, uA747M DUAL GENERAL-PURPOSE OPERATIONAL AMPLIFIERS SLOS009A – D971, FEBRUARY 1971 – REVISED OCTOBER 1990

schematic (each amplifier) VCC +

IN – OUT

IN +

OFFSET N2

OFFSET N1 VCC –

absolute maximum ratings over operating free-air temperature range (unless otherwise noted) uA747M

UNIT

Supply voltage, VCC + (see Note 1)

uA747C 18

22

V

Supply voltage, VCC – (see Note 1)

– 18

– 22

V

Differential input voltage (see Note 2)

± 30

± 30

V

Input voltage any input (see Notes 1 and 3)

± 15

± 15

V

Voltage between any offset null terminal (N1/N2) and VCC –

± 0.5

± 0.5

V

Duration of output short circuit (see Note 4)

unlimited

Continuous total dissipation

unlimited

See Dissipation Rating Table

Operating free-air temperature range Storage temperature range

0 to 70

– 55 to 125

°C

– 65 to 150

– 65 to 150

°C

Case temperature for 60 seconds

FK package

260

°C

Lead temperature 1,6 mm (1/16 inch) from case for 60 seconds

J or W package

300

°C

Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds

D or N package

NOTES: 1. 2. 3. 4.

°C

260

All voltage values, unless otherwise noted, are with respect to the midpoint between VCC + and VCC –. Differential voltages are at the noninverting input terminal with respect to the inverting input terminal. The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 V, whichever is less. The output may be shorted to ground or either power supply. For the uA747M only, the unlimited duration of the short circuit applies at (or below) 125°C case temperature or 75°C free-air temperature. DISSIPATION RATING TABLE

2

PACKAGE

TA ≤ 25°C POWER RATING

DERATING FACTOR

D

800 mW

7.6 mW/°C

DERATE ABOVE TA 45°C

TA = 70°C POWER RATING

TA = 125°C POWER RATING

608 mW

—

FK

800 mW

11.0 mW/°C

77°C

800 mW

275 mW 275 mW

J

800 mW

11.0 mW/°C

77°C

800 mW

N

800 mW

9.2 mW/°C

63°C

736 mW

—

W

800 mW

8.0 mW/°C

50°C

640 mW

200 mW

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

uA747C, uA747M DUAL GENERAL-PURPOSE OPERATIONAL AMPLIFIERS SLOS009A – D971, FEBRUARY 1971 – REVISED OCTOBER 1990

electrical characteristics at specified free-air temperature, VCC ± = ±15 V PARAMETER VIO

Input offset voltage

∆VIO(adj)

Offset voltage adjust range

IIO

Input offset current

IIB

Input bias current

VICR

VO(PP)

AVD

TA‡

TEST CONDITIONS†

uA747C MIN

TYP

25°C

VO = 0

1

Full range 25°C

±15

25°C

20

25°C

80

25°C

±12 ±12

RL= 10 kΩ

25°C

24

Maximum peak-to-peak

RL ≥ 10 kΩ

Full range

24

output voltage swing

RL= 2 kΩ

25°C

20

RL ≥ 2 kΩ

Full range

20

Large-signal differential

RL ≥ 2 kΩ,

25°C

25

voltage amplification

VO = ± 10 V

Full range

15

25°C

0.3

ri

Input resistance

ro

Output resistance

Ci

Input capacitance

CMRR

Common-mode rejection ratio

VIC = VICR

25°C

70

Full range

70

kSVS

Supply-voltage sensitivity (∆VIO / ∆VCC)

VCC = ± 9 V to ± 15 V

25°C Full range

IOS

Short-circuit output current

ICC

Supply y current (each amplifier)

No load

1

5 6

±15 200

20 80

PD

Power dissipation (each amplifier)

No load load,

200 500 1500

±12

±13

24 20

nA nA

28

24 26

mV

V

±12 28

UNIT

mV

500

500

±13

V

26

20 200

50

200

V/mV

25 2

0.3*

2

MΩ

25°C

75

75

Ω

25°C

1.4

1.4

pF

90

70

90

dB

70 30

150

30

150

150

± 25

± 40

± 25

± 40

25°C

1.7

2.8

1.7

2.8

25°C

3.3 50

Full range

µV/V

150

25°C

Full range VO = 0

MAX

800

Full range

See Note 5

6

TYP

300

Full range

input voltage range

MIN

7.5

Full range

Common-mode

uA747M MAX

3.3

85

50

100

85 100

mA mA mW

Vo1/Vo2 Channel separation 25°C 120 120 0 dB † All characteristics are measured under open-loop conditions with zero common-mode input voltage unless otherwise specified. ‡ Full range for uA747C is 0°C to 70°C and for uA747M is – 55°C to 125°C. *On products compliant to MIL-STD-883, Class B, this parameter is not production tested. NOTE 5: This typical value applies only at frequencies above a few hundred hertz because of the effects of drift and thermal feedback.

operating characteristics, VCC ± = ± 15 V, TA = 25°C PARAMETER tr SR

Rise time

TEST CONDITIONS

MIN

TYP 0.3

Overshoot factor

VI = 20 mV, mV RL = 2 kΩ kΩ, CL = 100 pF, pF See Figure 1

5%

Slew rate at unity gain

VI = 10 mV, RL = 2 kΩ, CL = 100 pF, See Figure 1

0.5

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

MAX

UNIT µs V/µs

3

uA747C, uA747M DUAL GENERAL-PURPOSE OPERATIONAL AMPLIFIERS SLOS009A – D971, FEBRUARY 1971 – REVISED OCTOBER 1990

PARAMETER MEASUREMENT INFORMATION

VI

Ï

– +

Input 0V INPUT VOLTAGE WAVEFORM

RL = 2 kΩ

CL = 100 pF

TEST CIRCUIT

Figure 1. Rise Time, Overshoot, and Slew Rate

APPLICATION INFORMATION IN –

–

IN +

+

OUT OFFSET N2 OFFSET N1

10 kΩ

To VCC –

Figure 2. Input Offset Voltage Null Circuit

4

POST OFFICE BOX 655303

OUT

• DALLAS, TEXAS 75265

uA747C, uA747M DUAL GENERAL-PURPOSE OPERATIONAL AMPLIFIERS SLOS009A – D971, FEBRUARY 1971 – REVISED OCTOBER 1990

TYPICAL CHARACTERISTICS† INPUT OFFSET CURRENT vs FREE-AIR TEMPERATURE 100 VCC ± = ± 15 V

IIIO IO – Input Offset Current – nA

90 80 70 60 uA747C 50 40 30 20 10

0 – 60 – 40 – 20 0 20 40 60 80 100 120 140 TA – Free-Air Temperature – C

Figure 3 INPUT BIAS CURRENT vs FREE-AIR TEMPERATURE 400 VCC ± = ± 15 V

IIB I IB– Input Bias Current – nA

350 300 250 uA747C 200 150 100 50

0 – 60 – 40 – 20 0 20 40 60 80 100 120 140 TA – Free-Air Temperature – C

Figure 4

† Data at high and low temperatures are applicable only within the rated operating free-air temperature range of the particular devices.

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

5

uA747C, uA747M DUAL GENERAL-PURPOSE OPERATIONAL AMPLIFIERS SLOS009A – D971, FEBRUARY 1971 – REVISED OCTOBER 1990

TYPICAL CHARACTERISTICS MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE vs FREQUENCY

VCC VCC – Maximum Peak-to-Peak Output Voltage – V

28 VCC ± = ± 15 V TA = 25°C

26 24 22 20 18 16 14

ÁÁ ÁÁ ÁÁ

12 10 8 0.1

0.2

0.4 0.7 1 2 4 RL – Load Resistance – kΩ

7

10

VCC – Maximum Peak-to-Peak Output Voltage – V VO(PP)

MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE vs LOAD RESISTANCE

ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ

40

VCC ± = ± 15 V RL = 10 kΩ TA = 25°C

36 32 28 24 20 16 12

ÁÁ ÁÁ ÁÁ

8 4 0 100

1k

Figure 5

OPEN-LOOP LARGE-SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION vs FREQUENCY 107

RL = 2 kΩ TA = 25°C

AAVD VD – Differential Voltage Amplification

AAVD VD – Differential Voltage Amplification V/mV

400

200

100

40

20

VCC ± = ± 15 V RL = 2 kΩ

106

TA = 25°C 105 10 4 103 102

ÁÁ ÁÁ ÁÁ

101 1

10 – 1

10 0

2

4

6 8 10 12 14 16 |VCC ±| – Supply Voltage – V

18

20

1

10

Figure 7

6

1M

Figure 6

OPEN-LOOP LARGE-SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION vs SUPPLY VOLTAGE

ÁÁ ÁÁ

10 k 100 k f – Frequency – Hz

100

1 k 10 k 100 k 1 M f – Frequency – Hz

Figure 8

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

10 M 100 M

uA747C, uA747M DUAL GENERAL-PURPOSE OPERATIONAL AMPLIFIERS SLOS009A – D971, FEBRUARY 1971 – REVISED OCTOBER 1990

TYPICAL CHARACTERISTICS COMMON-MODE REJECTION RATIO vs FREQUENCY

OUTPUT VOLTAGE vs ELAPSED TIME 28

VCC ± = ± 15 V RS = 50 Ω TA = 25°C

90

24 VO VO – Output Voltage – mV

80 70 60 50

ÁÁ ÁÁ

40 30 20

20 90% 16 12 VCC ± = ± 15 V RL = 2 kΩ CL = 100 pF TA = 25°C

8 4 10%

ÎÎ

0

10 0 1

10

100

1 k 10 k 100 k 1 M f – Frequency – Hz

–4

10 M 100 M

ÎÎÎÎÎ

tr

0

0.5

Figure 9

1 1.5 t – Time – µs

2

2.5

Figure 10 VOLTAGE-FOLLOWER LARGE-SIGNAL PULSE RESPONSE 8 VCC ± = ± 15 V RL = 2 kΩ CL = 100 pF TA = 25°C

6 Input and Output Voltages – V

CMRR – Common-Mode Rejection Ratio – dB

100

4 Output 2 0 Input –2 –4 –6 –8 0

10

20

30 40 50 t – Time – µs

60

70

80

90

Figure 11

POST OFFICE BOX 655303

• DALLAS, TEXAS 75265

7

IMPORTANT NOTICE Texas Instruments and its subsidiaries (TI) reserve the right to make changes to their products or to discontinue any product or service without notice, and advise customers to obtain the latest version of relevant information to verify, before placing orders, that information being relied on is current and complete. All products are sold subject to the terms and conditions of sale supplied at the time of order acknowledgement, including those pertaining to warranty, patent infringement, and limitation of liability. TI warrants performance of its semiconductor products to the specifications applicable at the time of sale in accordance with TI’s standard warranty. Testing and other quality control techniques are utilized to the extent TI deems necessary to support this warranty. Specific testing of all parameters of each device is not necessarily performed, except those mandated by government requirements. CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OF DEATH, PERSONAL INJURY, OR SEVERE PROPERTY OR ENVIRONMENTAL DAMAGE (“CRITICAL APPLICATIONS”). TI SEMICONDUCTOR PRODUCTS ARE NOT DESIGNED, AUTHORIZED, OR WARRANTED TO BE SUITABLE FOR USE IN LIFE-SUPPORT DEVICES OR SYSTEMS OR OTHER CRITICAL APPLICATIONS. INCLUSION OF TI PRODUCTS IN SUCH APPLICATIONS IS UNDERSTOOD TO BE FULLY AT THE CUSTOMER’S RISK. In order to minimize risks associated with the customer’s applications, adequate design and operating safeguards must be provided by the customer to minimize inherent or procedural hazards. TI assumes no liability for applications assistance or customer product design. TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or other intellectual property right of TI covering or relating to any combination, machine, or process in which such semiconductor products or services might be or are used. TI’s publication of information regarding any third party’s products or services does not constitute TI’s approval, warranty or endorsement thereof.

Copyright  1998, Texas Instruments Incorporated

L7800AB/AC SERIES



PRECISION 1A REGULATORS ■ ■

■ ■ ■ ■

OUTPUT CURRENT IN EXCESS OF 1 A OUTPUT VOLTAGES OF 5; 6; 8; 9; 12; 15; 18; 20; 24V THERMAL OVERLOAD PROTECTION OUTPUT TRANSITION SOA PROTECTION 2% OUTPUT VOLTAGE TOLERANCE GUARANTEED IN EXTENDED TEMPERATURE RANGE

DESCRIPTION The L7800A series of three-terminal positive regulators is available in TO-220 and D2PAK packages and several fixed output voltages, making it useful in a wide range of applications.These regulators can provide local on-card regulation, eliminating the distribution problems associated with single point regulation. Each type employs internal current limiting, thermal shut-down and safe area protection, making it essentially indestructible. If adequate heat sinking is provided, they can deliver over 1A output current. Although designed primarily as fixed voltage regulators, these devices can be used with external components to obtain adjustable voltages and currents.

D2PAK

TO-220

BLOCK DIAGRAM

November 1999

1/17

L7800AB/AC ABSOLUTE MAXIMUM RATINGS Symbol

Parameter

Value

Unit

35 40

V V

Vi

DC Input Voltage (for VO = 5 to 18V) (for V O = 20, 24V)

Io

Output Current

Internally limited

P tot

Power Dissipation

Internally limited

T op

Operating Junction Temperature Range (for L7800AC) (for L7800AB)

0 to 150 -40 to 125

o

T st g

Storage Temperature Range

- 65 to 150

o

o

C C C

THERMAL DATA Symbol

2

Parameter

R thj- ca se Thermal Resistance Junction-case R thj- amb Thermal Resistance Junction-ambient

D PAK Max Max

3 62.5

TO-220 3 50

Unit o o

CONNECTION DIAGRAM AND ORDERING NUMBERS (top view)

D2PAK

TO-220 Type L7805AB L7805AC L7806AB L7806AC L7808AB L7808AC L7809AB L7809AC L7812AB L7812AC L7815AB L7815AC L7818AB L7818AC L7820AB L7820AC L7824AB L7824AC

TO-220 L7805ABV L7805ACV L7806ABV L7806ACV L7808ABV L7808ACV L7809ABV L7809ACV L7812ABV L7812ACV L7815ABV L7815ACV L7818ABV L7818ACV L7820ABV L7820ACV L7824ABV L7824ACV

(*) AVAILABLE IN TAPE AND REEL WITH ”-TR” SUFFIX

2/17

D 2PAK (*) L7805ABD2T L7805ACD2T L7806ABD2T L7806ACD2T L7808ABD2T L7808ACD2T L7809ABD2T L7809ACD2T L7812ABD2T L7812ACD2T L7815ABD2T L7815ACD2T

Output Voltage 5V 5V 6V 6V 8V 8V 9V 9V 12V 12V 15V 15V 18V 18V 24V 24V

C/W C/W

L7800AB/AC APPLICATION CIRCUIT

SCHEMATIC DIAGRAM

3/17

L7800AB/AC TEST CIRCUITS Figure 1 : DC Parameter

Figure 3 : Ripple Rejection.

4/17

Figure 2 : Load Regulation.

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7805A (Vi = 10V, Io = 1 A, Tj = 0 to 125 oC (L7805AC), Tj = -40 to 125 oC (L7805AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 7.5 to 20 V

∆V o *

Line Regulation

Vi = 7.5 to 25 V Vi = 8 to 12 V Vi = 8 to 12 V Vi = 7.3 to 20 V

∆V o *

Id ∆I d

SVR Vd

Po ≤ 15 W Io = 500 mA Tj = 25 oC Tj = 25 oC

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

Quiescent Current

Tj = 25 C

Quiescent Current Change

Vi = 8 to 25 V Io = 500 mA Tj = 25 oC Vi = 7.5 to 20 V Io = 5 mA to 1 A

Supply Voltage Rejection

Vi = 8 to 18 V Io = 500 mA

Dropout Voltage

Io = 1 A

o

f = 120 Hz

Tj = 25 oC

eN

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Is c

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

o

Tj = 25 C o

Tamb = 25 C

Min.

Typ.

Max.

Unit

4.9

5

5.1

V

4.8

5

5.2

V

7 10 2 7

50 5 25 50

mV mV mV mV

25 30 8

100 100 50

mV mV mV

4.3

6 6

mA

0.8 0.8 0.5

mA mA mA

68

dB

2

V

10

µV/V o

17

mΩ

0.2

A

2.2

A

-1.1

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

5/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7806A (Vi = 11V, Io = 1 A, Tj = 0 to 125 oC (L7806AC), Tj = -40 to 125 oC (L7806AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 8.6 to 21 V

∆V o *

Line Regulation

Vi = 8.6 to 25 V Vi = 9 to 13 V Vi = 9 to 13 V Vi = 8.3 to 21 V

∆V o *

Id ∆I d

SVR Vd

Po ≤ 15 W Io = 500 mA Tj = 25 oC Tj = 25 oC

Typ.

Max.

Unit

5.88

6

6.12

V

5.76

6

6.24

V

9 11 3 9

60 60 30 60

mV mV mV mV

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.3

6 6

mA

Quiescent Current Change

Vi = 9 to 25 V Io = 500 mA Tj = 25 oC Vi = 8.6 to 21 V Io = 5 mA to 1 A

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 9 to 19 V Io = 500 mA

Dropout Voltage

Io = 1 A

f = 120 Hz

Tj = 25 oC

eN

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Is c

Min.

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

o

Tj = 25 C o

Tamb = 25 C

65

dB

2

V

10

µV/V o

17

mΩ

0.2

A

2.2

A

-0.8

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

6/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7808A (Vi = 14V, Io = 1 A, Tj = 0 to 125 oC (L7808AC), Tj = -40 to 125 oC (L7808AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 10.6 to 23 V

Po ≤ 15 W

∆V o *

Line Regulation

Vi = 10.6 to 25 V Vi = 11 to 17 V Vi = 11 to 17 V Vi = 10.4 to 23 V

Io = 500 mA

∆V o *

Id ∆I d

SVR Vd

Tj = 25 oC Tj = 25 oC

Typ.

Max.

Unit

7.84

8

8.16

V

7.7

8

8.3

V

12 15 5 12

80 80 40 80

mV mV mV mV

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.3

6 6

mA

Quiescent Current Change

Vi = 11 to 25 V Io = 500 mA Tj = 25 oC Vi = 10.6 to 23 V Io = 5 mA to 1 A

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 11.5 to 21.5 V Io = 500 mA

Dropout Voltage

Io = 1 A

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

f = 120 Hz

Tj = 25 oC

eN

Is c

Min.

o

Tj = 25 C o

Tamb = 25 C

62

dB

2

V

10

µV/V o

18

mΩ

0.2

A

2.2

A

-0.8

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

7/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7809A (Vi = 15V, Io = 1 A, Tj = 0 to 125 oC (L7809AC), Tj = -40 to 125 oC (L7809AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 10.6 to 23 V

Po ≤ 15 W

∆V o *

Line Regulation

Vi = 10.6 to 25 V Vi = 11 to 17 V Vi = 11 to 17 V Vi = 10.4 to 23 V

Io = 500 mA

∆V o *

Id ∆I d

SVR Vd

Tj = 25 oC Tj = 25 oC

Typ.

Max.

Unit

8.82

9

9.18

V

8.65

9

9.35

V

12 15 5 12

90 90 45 90

mV mV mV mV

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.3

6 6

mA

Quiescent Current Change

Vi = 11 to 25 V Io = 500 mA Tj = 25 oC Vi = 10.6 to 23 V Io = 5 mA to 1 A

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 11.5 to 21.5 V Io = 500 mA

Dropout Voltage

Io = 1 A

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

f = 120 Hz

Tj = 25 oC

eN

Is c

Min.

o

Tj = 25 C o

Tamb = 25 C

61

dB

2

V

10

µV/V o

18

mΩ

0.2

A

2.2

A

-0.8

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

8/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7812A (Vi = 19V, Io = 1 A, Tj = 0 to 125 oC (L7812AC), Tj = -40 to 125 oC (L7812AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 14.8 to 27 V

Po ≤ 15 W

∆V o *

Line Regulation

Vi = 14.8 to 30 V Vi = 16 to 22 V Vi = 16 to 22 V Vi = 14.5 to 27 V

Io = 500 mA

∆V o *

Id ∆I d

SVR Vd

Tj = 25 oC Tj = 25 oC

Typ.

Max.

Unit

11.75

12

12.25

V

11.5

12

12.5

V

13 16 6 13

120 120 60 120

mV mV mV mV

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.4

6 6

mA

Quiescent Current Change

Vi = 15 to 30 V Io = 500 mA Tj = 25 oC Vi = 14.8 to 27 V Io = 5 mA to 1 A

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 15 to 25 V Io = 500 mA

Dropout Voltage

Io = 1 A

f = 120 Hz

Tj = 25 oC

eN

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Is c

Min.

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

o

Tj = 25 C o

Tamb = 25 C

60

dB

2

V

10

µV/V o

18

mΩ

0.2

A

2.2

A

-1

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

9/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7815A (Vi = 23V, Io = 1 A, Tj = 0 to 125 oC (L7815AC), Tj = -40 to 125 oC (L7815AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 17.9 to 30 V

Po ≤ 15 W

∆V o *

Line Regulation

Vi = 17.9 to 30 V Vi = 20 to 26 V Vi = 20 to 26 V Vi = 17.5 to 30 V

Io = 500 mA

∆V o *

Id ∆I d

SVR Vd

Tj = 25 oC Tj = 25 oC

Typ.

Max.

Unit

14.7

15

15.3

V

14.4

15

15.6

V

13 16 6 13

150 150 75 150

mV mV mV mV

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.4

6 6

mA

Quiescent Current Change

Vi = 17.5 to 30 V Vi = 17.5 to 30 V Io = 5 mA to 1 A

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 18.5 to 28.5 V Io = 500 mA

Dropout Voltage

Io = 1 A

Io = 500 mA Tj = 25 oC

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

f = 120 Hz

Tj = 25 oC

eN

Is c

Min.

o

Tj = 25 C o

Tamb = 25 C

58

dB

2

V

10

µV/V o

19

mΩ

0.2

A

2.2

A

-1

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

10/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7818A (Vi = 27V, Io = 1 A, Tj = 0 to 125 oC (L7818AC), Tj = -40 to 125 oC (L7818AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Min.

Typ.

Max.

Unit

17.64

18

18.36

V

17.3

18

18.7

V

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 21 to 33 V

∆V o *

Line Regulation

Vi = 21 to 33 V Io = 500 mA Vi = 24 to 30 V Vi = 24 to 30 V Tj = 25 oC Vi = 20.6 to 33 V Tj = 25 oC

25 28 10 5

180 180 90 180

mV mV mV mV

∆V o *

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.5

6 6

mA

Quiescent Current Change

Vi = 21 to 33 V Vi = 21 to 33 V Io = 5 mA to 1 A

Io = 500 mA Tj = 25 oC

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 22 to 32 V Io = 500 mA

f = 120 Hz

Dropout Voltage

Io = 1 A

Id ∆I d

SVR Vd

Po ≤ 15 W

Tj = 25 oC

eN

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Is c

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

o

Tj = 25 C o

Tamb = 25 C

57

dB

2

V

10

µV/V o

19

mΩ

0.2

A

2.2

A

-1

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

11/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7820A (Vi = 28V, Io = 1 A, Tj = 0 to 125 oC (L7820AC), Tj = -40 to 125 oC (L7820AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 23 to 35 V

∆V o *

Line Regulation

Vi = 23 to 35 V Vi = 26 to 32 V Vi = 26 to 32 V Vi = 23 to 32 V

∆V o *

Id ∆I d

SVR Vd

Po ≤ 15 W

Typ.

Max.

Unit

19.6

20

20.4

V

19.2

20

20.8

V

200 200 100 200

mV mV mV mV

Io = 500 mA Tj = 25 oC Tj = 25 oC

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.5

6 6

mA

Quiescent Current Change

Vi = 23 to 35 V Vi = 23 to 35 V Io = 5 mA to 1 A

Io = 500 mA Tj = 25 oC

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 24 to 35 V Io = 500 mA

f = 120 Hz

Dropout Voltage

Io = 1 A

Tj = 25 oC

eN

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Is c

Min.

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

o

Tj = 25 C o

Tamb = 25 C

56

dB

2

V

10

µV/V o

20

mΩ

0.2

A

2.2

A

-1

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

12/17

L7800AB/AC ELECTRICAL CHARACTERISTICS FOR L7824A (Vi = 33V, Io = 1 A, Tj = 0 to 125 oC (L7824AC), Tj = -40 to 125 oC (L7824AB) unless otherwise specified) Symbol

Parameter

Test Conditions o

Min.

Typ.

Max.

Unit

23.5

24

24.5

V

23

24

25

V

Vo

Output Voltage

Tj = 25 C

Vo

Output Voltage

Io = 5 mA to 1 A Vi = 27.3 to 38 V

∆V o *

Line Regulation

Vi = 27 to 38 V Io = 500 mA Vi = 30 to 36 V Vi = 30 to 36 V Tj = 25 oC Vi = 26.7 to 38 V Tj = 25 oC

31 35 14 31

240 240 120 240

mV mV mV mV

∆V o *

Load Regulation

Io = 5 mA to 1 A Io = 5 mA to 1.5 A Tj = 25 oC Io = 250 to 750 mA

25 30 10

100 100 50

mV mV mV

Quiescent Current

Tj = 25 oC

4.6

6 6

mA

Quiescent Current Change

Vi = 27.3 to 38 V Vi = 27.3 to 38 V Io = 5 mA to 1 A

0.8 0.8 0.5

mA mA mA

Supply Voltage Rejection

Vi = 28 to 38 V Io = 500 mA

Dropout Voltage

Io = 1 A

Id ∆I d

SVR Vd

Po ≤ 15 W

Io = 500 mA Tj = 25 oC f = 120 Hz

Tj = 25 oC

eN

Output Noise Voltage

B = 10Hz to 100KHz

Ro

Output Resistance

f = 1KHz

Is c

Short Circuit Current

I scp

Short Circuit Peack Current

∆ Vo

Output Voltage Drift

Vi = 35 V o

Tj = 25 C

o

Tj = 25 C o

Tamb = 25 C

54

dB

2

V

10

µV/V o

20

mΩ

0.2

A

2.2

A

-1.5

mV/ oC

∆T

* Load and line regulation are specified at constant junction temperature. Changes in Vo due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

13/17

L7800AB/AC APPLICATIONS INFORMATION DESIGN CONSIDERATIONS The L7800A Series of fixed voltage regulators are designed with Thermal Overload Protection that shuts down the circuit when subjected to an excessive power overload condition, Internal Short-circuit Protection that limits the maximum current the circuit will pass, and Output Transistor Safe-Area Compensation that reduces the output short-circuit current as the voltage across the pass transistor is increased. In many low current applications, compensation capacitors are not required. However, it is recommended that the regulator input be bypassed with a capacitor if the regulator is

connected to the power supply filter with long wire lengths, or if the output load capacitance is large. An input bypass capacitor should be selected to provide good high-frequency characteristics to insure stable operation under all load conditions. A 0.33µF or larger tantalum, mylar, or other capacitor having low internal impedance at high frequencies should be chosen. The bypass capacitor should be mounted with the shortest possible leads directly across the regulators input terminals. Normally good construction techniques should be used to minimize ground loops and lead resistance drops since the regulator has no external sense lead.

Figure 4 : Current Regulator.

Figure 5 : Adjustable Output Regulator.

VO, 7.0V to 20V Vi – VO ≥ 2.0V

IO =

V XX +Id R1

The addition of an operational amplifier allows adjustment to higher or intermediate values while retaining regulation characteristics. The minimum voltage obtainable with this arrangement is 2.0V greater than the regulator voltage.

Figure 6 : Current Boost Regulator.

R1 =

V BEQ1 I REQ −

IO = I

14/17

REG

I Q1 β Q1 V BEQ1

+ Q 1 ( I REG −

R1

)

Figure 7 : Short-circuit Protection.

The circuit of figure 6 can be modified to provide supply protection against short circuit by adding a short-circuit sense resistor, Rsc, and an additional PNP transistor. The current sensing PNP must be able to handle the short-circuit current of the three-terminal regulator. Therefore, a four-ampere plastic power transistor is specified.

L7800AB/AC

TO-220 MECHANICAL DATA mm

DIM. MIN.

inch

TYP.

MAX.

MIN.

TYP.

MAX.

A

4.40

4.60

0.173

0.181

C

1.23

1.32

0.048

0.051

D

2.40

2.72

0.094

D1

0.107

1.27

0.050

E

0.49

0.70

0.019

0.027

F

0.61

0.88

0.024

0.034

F1

1.14

1.70

0.044

0.067

F2

1.14

1.70

0.044

0.067

G

4.95

5.15

0.194

0.203

G1

2.4

2.7

0.094

0.106

H2

10.0

10.40

0.393

0.409

14.0

0.511

L2

16.4

L4

0.645

13.0

0.551

2.65

2.95

0.104

0.116

L6

15.25

15.75

0.600

0.620

L7

6.2

6.6

0.244

0.260

L9

3.5

3.93

0.137

0.154

DIA.

3.75

3.85

0.147

0.151

D1

C

D

A

E

L5

H2

G

G1

F1

L2

F2

F

Dia.

L5

L9 L7 L6

L4

P011C

15/17

L7800AB/AC

TO-263 (D2PAK) MECHANICAL DATA mm

DIM. MIN.

inch

TYP.

MAX.

MIN.

TYP.

MAX.

A

4.4

4.6

0.173

0.181

A1

2.49

2.69

0.098

0.106

B

0.7

0.93

0.027

0.036

B2

1.14

1.7

0.044

0.067

C

0.45

0.6

0.017

0.023

C2

1.23

1.36

0.048

0.053

D

8.95

9.35

0.352

0.368

E

10

10.4

0.393

0.409

G

4.88

5.28

0.192

0.208

L

15

15.85

0.590

0.624

L2

1.27

1.4

0.050

0.055

L3

1.4

1.75

0.055

0.068

D

C2

A2

A C

DETAIL”A”

DETAIL”A” A1 B2

E

B

G

L2

L

L3 P011P6/F

16/17

L7800AB/AC

Information furnished is believed to be accurate and reliable. However, STMicroelectronic s assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specification mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not authorized for use as critical components in life support devices or systems withoutexpress written approval of STMicroelectronics. The ST logo is a registered trademark of STMicroelectronics  1999 STMicroelectronics – Printed in Italy – All Rights Reserved STMicroelectronics GROUP OF COMPANIES Australia - Brazil - China - Finland - France - Germany - Hong Kong - India - Italy - Japan - Malaysia - Malta - Morocco Singapore - Spain - Sweden - Switzerland - United Kingdom - U.S.A. http://www.st.com .

17/17

SECTION 1ÐBASIC CIRCUITS Inverting Amplifier

Non-Inverting Amplifier

VOUT e b

R2 VIN R1

VOUT e

RIN e R1

R1 a R2 VIN R1 TL/H/7057 – 2

TL/H/7057 – 1

Difference Amplifier

VOUT e

# R3

R1 a R2 a R4

Inverting Summing Amplifier

J R1 V R4

2b

R2 V1 R1

VOUT e b R4

For R1 e R3 and R2 e R4 VOUT e

Op Amp Circuit Collection

National Semiconductor Application Note 31 February 1978

Op Amp Circuit Collection

# R1 V1

a

V2 V a 3 R2 R3

R5 e R1UR2UR3UR4

R2 (V2 b V1) R1

J

For minimum offset error due to input bias current

TL/H/7057 – 3 R1UR2 e R3UR4 For minimum offset error due to input bias current

TL/H/7057 – 4

Inverting Amplifier with High Input Impedance

Non-Inverting Summing Amplifier

*RS e 1k for 1% accuracy

*Source Impedance less than 100k gives less than 1% gain error.

TL/H/7057 – 5

TL/H/7057 – 6

Fast Inverting Amplifier with High Input Impedance

Non-Inverting AC Amplifier

VOUT e

R1 a R2 VIN R1

RIN e R3 TL/H/7057 – 8

TL/H/7057 – 7 C1995 National Semiconductor Corporation

TL/H/7057

RRD-B30M115/Printed in U. S. A.

AN-31

R3 e R1UR2

Practical Differentiator

Integrator

fc e

1 2qR2C1

VOUT e b

fh e

1 1 e 2qR1C1 2qR2C2

fc e

1 R1C1

1 2qR1C1

#

t2 t1

VIN dt

R1 e R2

fc m fh m funity gain

For minimum offset error due to input bias current

TL/H/7057–9

TL/H/7057 – 10

Fast Integrator

Current to Voltage Converter

VOUT e lIN R1 *For minimum error due to bias current R2 e R1 TL/H/7057 – 12

TL/H/7057 – 11

Circuit for Operating the LM101 without a Negative Supply

Circuit for Generating the Second Positive Voltage

TL/H/7057 – 14

TL/H/7057–13

2

Neutralizing Input Capacitance to Optimize Response Time

Double-Ended Limit Detector

CN s

R1 CS R2

VOUT e 4.6V for VLT s VIN s VUT VOUT e 0V for

TL/H/7057 – 15

VIN k VLT or VIN l VUT

Integrator with Bias Current Compensation

TL/H/7057 – 19

Multiple Aperture Window Discriminator

*Adjust for zero integrator drift. Current drift typically 0.1, n/A§ C over b 55§ C to 125§ C temperature range. TL/H/7057 – 16

Voltage Comparator for Driving DTL or TTL Integrated Circuits

TL/H/7057 – 17

Threshold Detector for Photodiodes

TL/H/7057 – 20

TL/H/7057 – 18

3

Offset Voltage Adjustment for Inverting Amplifiers Using Any Type of Feedback Element

Offset Voltage Adjustment for Non-Inverting Amplifiers Using Any Type of Feedback Element

RANGE e g V

RANGE e g V

GAIN

# J R2 R1

e1a

# R1 J R2

R5 R4 a R2

TL/H/7057 – 22

TL/H/7057–21

Offset Voltage Adjustment for Voltage Followers

RANGE e g V

Offset Voltage Adjustment for Differential Amplifiers

# R1 J R3

TL/H/7057–23

R2 e R3 a R4 RANGE e g V GAIN e

R2 R1

Offset Voltage Adjustment for Inverting Amplifiers Using 10 kX Source Resistance or Less

R1 e 2000 R3UR4 R4UR3 s 10 kX RANGE e g V

4

#

R3UR4 R1

J

TL/H/7057 – 25

# R4 J # R1 R5

R1 a R3

TL/H/7057 – 24

J

SECTION 2 Ð SIGNAL GENERATION Low Frequency Sine Wave Generator with Quadrature Output

TL/H/7057 – 26

High Frequency Sine Wave Generator with Quadrature Output

fo e 10 kHz

TL/H/7057 – 27

5

Free-Running Multivibrator

Wein Bridge Sine Wave Oscillator

R1 e R2

*Chosen for oscillation at 100 Hz

C1 e C2

TL/H/7057–28

fe

1 2qR1 C1

*Eldema 1869 10V, 14 mA Bulb

TL/H/7057 – 29

Function Generator

TL/H/7057 – 30

Pulse Width Modulator

TL/H/7057 – 31

6

Bilateral Current Source

Bilateral Current Source

IOUT e

R3 VIN R1 R5

R3 e R4 a R5 R1 e R2

IOUT e

R3 VIN R1 R5

R3 e R4 a R5 R1 e R2

TL/H/7057 – 32

TL/H/7057 – 33

Wein Bridge Oscillator with FET Amplitude Stabilization

R1 e R2 C1 e C2 fe

1 2qR1 C1

TL/H/7057 – 34

7

Low Power Supply for Integrated Circuit Testing

*VOUT e 1V/kX

TL/H/7057 – 91 TL/H/7057–35

Positive Voltage Reference

Positive Voltage Reference

TL/H/7057 – 37

TL/H/7057–36

8

Negative Voltage Reference

Negative Voltage Reference

TL/H/7057 – 39

TL/H/7057 – 38

Precision Current Sink

Precision Current Source

VIN IO e R1

TL/H/7057 – 41

VIN t 0V TL/H/7057 – 40

SECTION 3 Ð SIGNAL PROCESSING Differential-Input Instrumentation Amplifier

R4 R5 e R2 R3 AV e

R4 R2

TL/H/7057 – 42

9

Variable Gain, Differential-Input Instrumentation Amplifier

*Gain adjust AV e 10b4 R6

TL/H/7057 – 43

Instrumentation Amplifier with g 100 Volt Common Mode Range

R3 e R4 R1 e R6 e 10R3 AV e

R7 R6

* ² Matching determines common mode rejection.

R1 e R5 e 10R2 R2 e R3

TL/H/7057 – 44

10

Instrumentation Amplifier with g 10 Volt Common Mode Range

R1 e R4 R2 e R5 R6 e R7 ² *Matching Determines CMRR

AV e

#

R6 2R1 1a R2 R3

J

TL/H/7057 – 45

High Input Impedance Instrumentation Amplifier

R1 e R4; R2 e R3 * ² Matching determines CMRR

AV e 1 a

³ May be deleted to maximize bandwidth

R1 R2 TL/H/7057 – 46

Bridge Amplifier with Low Noise Compensation

*Reduces feed through of power supply noise by 20 dB and makes supply bypassing unnecessary. ²Trim for best common

mode rejection ³Gain adjust

TL/H/7057 – 47

11

Bridge Amplifier

Precision Diode

R1 R2 e RS1 RS2 VOUT e V a

#1

b

R1 RS1

J

TL/H/7057–48

TL/H/7057 – 49

Precision Clamp

Fast Half Wave Rectifier

*EREF must have a source impedance of less than 200X if D2 is used.

TL/H/7057–50 TL/H/7057 – 51

Precision AC to DC Converter

*Feedforward compensation can be used to make a fast full wave rectifier without a filter.

TL/H/7057 – 52

Low Drift Peak Detector

TL/H/7057 – 53

12

Absolute Value Amplifier with Polarity Detector

VOUT e b l VIN l c

R2 R1

R2 R4 a R3 e R1 R3

TL/H/7057 – 54

Sample and Hold

*Polycarbonate-dielectric capacitor

TL/H/7057 – 55

Sample and Hold

*Worst case drift less than 2.5 mV/sec ² Teflon, Polyethylene or Polycarbonate

Dielectric Capacitor

TL/H/7057 – 56

13

Low Drift Integrator

TL/H/7057 – 57

*Q1 and Q3 should not have internal gate-protection diodes.

Worst case drift less than 500 mV/sec over b 55§ C to a 125§ C.

Fast ² Summing Amplifier with Low Input Current

TL/H/7057 – 58

² Power Bandwidth: 250 kHz

* In addition to increasing speed, the LM101A raises high and low frequency gain, increases output drive capability and eliminates thermal feedback.

Small Signal Bandwidth: 3.5 MHz Slew Rate: 10V/ms ³ C5 e

14

6 c 10b8 Rf

Fast Integrator with Low Input Current

TL/H/7057 – 59

Adjustable Q Notch Filter

fO e

1 2qR1C1

e 60 Hz

R1 e R2 e R3 C1 e C2 e C23

TL/H/7057 – 60

15

Easily Tuned Notch Filter

Tuned Circuit

fO e

1 2q0R1R2C1C2 TL/H/7057 – 62

R4 e R5 R1 e R3 R4 e (/2 R1 fO e

1 2qR40C1C2

TL/H/7057 – 61

Two-Stage Tuned Circuit

fO e

1 2q0R1R2C1C2

TL/H/7057 – 63

16

Negative Capacitance Multiplier

Ce

R2 C1 R3

VOS a R2 IOS IL e R3 RS e

R3(R1 a RIN) RIN AVO

TL/H/7057 – 65

Variable Capacitance Multiplier

Ce

#1

a

J

Rb C1 Ra

TL/H/7057 – 66

Simulated Inductor

Capacitance Multiplier

Ce

R1 C1 R3

VOS a IOS R1 IL e R3 RS e R3

L t R1 R2 C1 RS e R2 RP e R1

TL/H/7057 – 67 TL/H/7057 – 68

17

High Pass Active Filter

TL/H/7057 – 71

*Values are for 100 Hz cutoff. Use metalized polycarbonate capacitors for good temperature stability.

Low Pass Active Filter

TL/H/7057 – 72

*Values are for 10 kHz cutoff. Use silvered mica capacitors for good temperature stability.

Nonlinear Operational Amplifier with Temperature Compensated Breakpoints

TL/H/7057 – 73

18

Current Monitor

Saturating Servo Preamplifier with Rate Feedback

VOUT e

R1 R3 IL R2 TL/H/7057 – 75

TL/H/7057–74

Power Booster

TL/H/7057 – 76

19

Analog Multiplier

R5 e R1 V1 t 0

# 10 J Vb

V1 V2 VOUT e 10

TL/H/7057 – 77

Long Interval Timer

Fast Zero Crossing Detector

*Low leakage b 0.017 mF per second delay TL/H/7057 – 78

Amplifier for Piezoelectric Transducer

TL/H/7057 – 79

Propagation delay approximately 200 ns ² DTL or TTL fanout of three. Minimize stray capacitance Pin 8

Temperature Probe

*Set for 0V at 0§ C ² Adjust for 100 mV/§ C TL/H/7057 – 81

Low frequency cutoff e R1 C1 TL/H/7057–80

20

Photodiode Amplifier

Photodiode Amplifier

VOUT e R1 ID VOUT e 10 V/mA TL/H/7057 – 82

TL/H/7057 – 83

*Operating photodiode with less than 3 mV across it eliminates leakage currents.

High Input Impedance AC Follower

TL/H/7057 – 84

Temperature Compensated Logarithmic Converter

² 1 kX ( g 1%) at 25§ C, a 3500 ppm/§ C.

Available from Vishay Ultronix, Grand Junction, CO, Q81 Series. *Determines current for zero crossing on output: 10 mA as shown.

TL/H/7057 – 85

10 nA k IIN k 1 mA Sensitivity is 1V per decade

21

22 * ² 2N3728 matched pairs

Root Extractor

TL/H/7057 – 86

Multiplier/Divider

TL/H/7057 – 87

Cube Generator

TL/H/7057 – 88

23

Op Amp Circuit Collection

Fast Log Generator

² 1 kX ( g 1%) at 25§ C, a 3500 ppm/§ C.

Available from Vishay Ultronix, Grand Junction, CO, Q81 Series.

TL/H/7057 – 89

Anti-Log Generator

² 1 kX ( g 1%) at 25§ C, a 3500 ppm/§ C.

Available from Vishay Ultronix, Grand Junction, CO, Q81 Series. TL/H/7057 – 90

LIFE SUPPORT POLICY NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

AN-31

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user. National Semiconductor Corporation 1111 West Bardin Road Arlington, TX 76017 Tel: 1(800) 272-9959 Fax: 1(800) 737-7018

2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

National Semiconductor Europe Fax: (a49) 0-180-530 85 86 Email: cnjwge @ tevm2.nsc.com Deutsch Tel: (a49) 0-180-530 85 85 English Tel: (a49) 0-180-532 78 32 Fran3ais Tel: (a49) 0-180-532 93 58 Italiano Tel: (a49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd. 13th Floor, Straight Block, Ocean Centre, 5 Canton Rd. Tsimshatsui, Kowloon Hong Kong Tel: (852) 2737-1600 Fax: (852) 2736-9960

National Semiconductor Japan Ltd. Tel: 81-043-299-2309 Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

BC635, BC637, BC639 High Current Transistors

NPN Silicon MAXIMUM RATINGS

http://onsemi.com

Rating

Symbol

BC635

BC637

BC639

Unit

Collector – Emitter Voltage

VCEO

45

60

80

Vdc

Collector – Base Voltage

VCBO

45

60

80

Vdc

Emitter – Base Voltage

VEBO

5.0

COLLECTOR 2

Vdc

Collector Current — Continuous

IC

Total Device Dissipation @ TA = 25°C Derate above 25°C

PD

Total Device Dissipation @ TC = 25°C Derate above 25°C

PD

Operating and Storage Junction Temperature Range

TJ, Tstg

– 55 to +150

°C

Electrostatic Discharge

ESD

HBM>16000, MM>2000

V

Max

Unit

3 BASE

Adc 0.5 mW mW/°C

625 5.0

1 EMITTER

Watt mW/°C

1.5 12

1 2

THERMAL CHARACTERISTICS Characteristic

Symbol

Thermal Resistance, Junction to Ambient

RqJA

Thermal Resistance, Junction to Case

RqJC

TO–92 (TO–226AA) CASE 29 STYLE 14

°C/W 200

 Semiconductor Components Industries, LLC, 2000

February, 2000 – Rev. 2

3

°C/W

ORDERING INFORMATION

83.3

1

Device

Package

Shipping

BC635RL1

TO–92

2000 Units/Tape & Reel

BC635ZL1

TO–92

2000 Units/Ammo Pack

BC637

TO–92

5000 Units/Box

BC639

TO–92

5000 Units/Box

BC639RL1

TO–92

2000 Units/Tape & Reel

BC639ZL1

TO–92

2000 Units/Ammo Pack

Publication Order Number: BC635/D

BC635, BC637, BC639 ELECTRICAL CHARACTERISTICS (TA = 25°C unless otherwise noted) Symbol

Characteristic

Min

Typ

Max

Unit

45 60 80

— — —

— — —

45 60 80

— — —

— — —

5.0

—

—

Vdc

— —

— —

100 10

nAdc µAdc

25 40 40 40 25

— — — — —

— 250 160 160 —

OFF CHARACTERISTICS Collector – Emitter Breakdown Voltage(1) (IC = 10 mAdc, IB = 0)

Collector – Base Breakdown Voltage (IC = 100 µAdc, IE = 0)

V(BR)CEO BC635 BC637 BC639

Vdc

V(BR)CBO BC635 BC637 BC639

Emitter – Base Breakdown Voltage (IE = 10 mAdc, IC = 0)

V(BR)EBO

Collector Cutoff Current (VCB = 30 Vdc, IE = 0) (VCB = 30 Vdc, IE = 0, TA = 125°C)

Vdc

ICBO

ON CHARACTERISTICS(1) DC Current Gain (IC = 5.0 mAdc, VCE = 2.0 Vdc) (IC = 150 mAdc, VCE = 2.0 Vdc)

hFE BC635 BC637 BC639

(IC = 500 mA, VCE = 2.0 V)

—

Collector – Emitter Saturation Voltage (IC = 500 mAdc, IB = 50 mAdc)

VCE(sat)

—

—

0.5

Vdc

Base–Emitter On Voltage (IC = 500 mAdc, VCE = 2.0 Vdc)

VBE(on)

—

—

1.0

Vdc

fT

—

200

—

MHz

Output Capacitance (VCB = 10 Vdc, IE = 0, f = 1.0 MHz)

Cob

—

7.0

—

pF

Input Capacitance (VEB = 0.5 Vdc, IC = 0, f = 1.0 MHz)

Cib

—

50

—

pF

DYNAMIC CHARACTERISTICS Current – Gain — Bandwidth Product (IC = 50 mAdc, VCE = 2.0 Vdc, f = 100 MHz)

1. Pulse Test: Pulse Width ≤ 300 µs, Duty Cycle 2.0%.

http://onsemi.com 2

BC635, BC637, BC639 500

1000

VCE = 2 V

SOA = 1S

200

PD TA 25°C

hFE, DC CURRENT GAIN

IC, COLLECTOR CURRENT (mA)

500

100 50

PD TC 25°C

20 10 5

1

BC635 BC637 BC639

PD TA 25°C PD TC 25°C

2 1

2 3 4 5 7 10 20 30 40 50 70 VCE, COLLECTOR–EMITTER VOLTAGE (VOLTS)

200

100

50

20

100

1

3

10 30 50 100 IC, COLLECTOR CURRENT (mA)

300 500

1000

Figure 2. DC Current Gain

500

1

300 V, VOLTAGE (VOLTS)

0.8

VCE = 2 V 100

50

VBE(sat) @ IC/IB = 10 VBE(on) @ VCE = 2 V

0.6

0.4

0.2 VCE(sat) @ IC/IB = 10 20

1

10 100 IC, COLLECTOR CURRENT (mA)

0

1000

1

Figure 3. Current–Gain — Bandwidth Product

θV, TEMPERATURE COEFFICIENTS (mV/°C)

f T, CURRENT–GAIN — BANDWIDTH PRODUCT (MHz)

Figure 1. Active Region Safe Operating Area

5

10 100 IC, COLLECTOR CURRENT (mA)

Figure 4. “Saturation” and “On” Voltages

–0.2

–1.0 VCE = 2 VOLTS ∆T = 0°C to +100°C –1.6 θV for VBE –2.2 1

3

5

10 30 50 100 IC, COLLECTOR CURRENT (mA)

300 500

Figure 5. Temperature Coefficients

http://onsemi.com 3

1000

1000

BC635, BC637, BC639 PACKAGE DIMENSIONS TO–92 (TO–226AA) CASE 029–04 ISSUE AD A

B STYLE 14: PIN 1. EMITTER 2. COLLECTOR 3. BASE

R P L

F

SEATING PLANE

K DIM A B C D F G H J K L N P R V

D J

X X G H V

C

1

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. CONTOUR OF PACKAGE BEYOND DIMENSION R IS UNCONTROLLED. 4. DIMENSION F APPLIES BETWEEN P AND L. DIMENSION D AND J APPLY BETWEEN L AND K MINIMUM. LEAD DIMENSION IS UNCONTROLLED IN P AND BEYOND DIMENSION K MINIMUM.

SECTION X–X

N N

INCHES MIN MAX 0.175 0.205 0.170 0.210 0.125 0.165 0.016 0.022 0.016 0.019 0.045 0.055 0.095 0.105 0.015 0.020 0.500 ––– 0.250 ––– 0.080 0.105 ––– 0.100 0.115 ––– 0.135 –––

MILLIMETERS MIN MAX 4.45 5.20 4.32 5.33 3.18 4.19 0.41 0.55 0.41 0.48 1.15 1.39 2.42 2.66 0.39 0.50 12.70 ––– 6.35 ––– 2.04 2.66 ––– 2.54 2.93 ––– 3.43 –––

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION North America Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: [email protected]

ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong 800–4422–3781 Email: ONlit–[email protected]

N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone: (+1) 303–308–7140 (M–F 2:30pm to 5:00pm Munich Time) Email: ONlit–[email protected] French Phone: (+1) 303–308–7141 (M–F 2:30pm to 5:00pm Toulouse Time) Email: ONlit–[email protected] English Phone: (+1) 303–308–7142 (M–F 1:30pm to 5:00pm UK Time) Email: [email protected]

JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549 Phone: 81–3–5487–8345 Email: [email protected] Fax Response Line: 303–675–2167 800–344–3810 Toll Free USA/Canada ON Semiconductor Website: http://onsemi.com For additional information, please contact your local Sales Representative.

http://onsemi.com 4

BC635/D

C106 Series Preferred Device

Sensitive Gate Silicon Controlled Rectifiers Reverse Blocking Thyristors Glassivated PNPN devices designed for high volume consumer applications such as temperature, light, and speed control; process and remote control, and warning systems where reliability of operation is important. • Glassivated Surface for Reliability and Uniformity • Power Rated at Economical Prices • Practical Level Triggering and Holding Characteristics • Flat, Rugged, Thermopad Construction for Low Thermal Resistance, High Heat Dissipation and Durability • Sensitive Gate Triggering • Device Marking: Device Type, e.g., C106B, Date Code

http://onsemi.com

SCRs 4 AMPERES RMS 200 thru 600 VOLTS G A

K

MAXIMUM RATINGS (TJ = 25°C unless otherwise noted) Rating

Symbol

Value

Unit

Peak Repetitive Off–State Voltage(1) (Sine Wave, 50–60 Hz, RGK = 1 kΩ, TC = –40° to 110°C) C106B C106D, C106D1 C106M, C106M1

VDRM, VRRM

On-State RMS Current (180° Conduction Angles, TC = 80°C)

IT(RMS)

4.0

Amps

Average On–State Current (180° Conduction Angles, TC = 80°C)

IT(AV)

2.55

Amps

Peak Non-Repetitive Surge Current (1/2 Cycle, Sine Wave, 60 Hz, TJ = +110°C)

ITSM

20

Amps

Volts

200 400 600

3

I2t

1.65

A2s

Forward Peak Gate Power (Pulse Width 1.0 µsec, TC = 80°C)

PGM

0.5

Watt

Forward Average Gate Power (Pulse Width 1.0 µsec, TC = 80°C)

PG(AV)

0.1

Watt

Forward Peak Gate Current (Pulse Width 1.0 µsec, TC = 80°C)

IGM

0.2

Amp

Operating Junction Temperature Range

TJ

– 40 to +110

°C

Tstg

– 40 to +150

°C

—

6.0

in. lb.

Circuit Fusing Considerations (t = 8.3 ms)

v v v

Storage Temperature Range Mounting Torque(2)

 Semiconductor Components Industries, LLC, 2000

May, 2000 – Rev. 3

TO–225AA (formerly TO–126) CASE 077 STYLE 2

PIN ASSIGNMENT 1

Cathode

2

Anode

3

Gate

ORDERING INFORMATION Device

(1) VDRM and VRRM for all types can be applied on a continuous basis. Ratings apply for zero or negative gate voltage; however, positive gate voltage shall not be applied concurrent with negative potential on the anode. Blocking voltages shall not be tested with a constant current source such that the voltage ratings of the devices are exceeded. (2) Torque rating applies with use of compression washer (B52200F006). Mounting torque in excess of 6 in. lb. does not appreciably lower case-to-sink thermal resistance. Anode lead and heatsink contact pad are common. 1

2 1

Package

Shipping

C106B

TO225AA

500/Box

C106D

TO225AA

500/Box

C106D1

TO225AA

500/Box

C106M

TO225AA

500/Box

C106M1

TO225AA

500/Box

Preferred devices are recommended choices for future use and best overall value.

Publication Order Number: C106/D

C106 Series THERMAL CHARACTERISTICS (TC = 25°C unless otherwise noted.) Symbol

Max

Unit

Thermal Resistance, Junction to Case

RθJC

3.0

°C/W

Thermal Resistance, Junction to Ambient

RθJA

75

°C/W

TL

260

°C

Characteristic

Maximum Lead Temperature for Soldering Purposes 1/8″ from Case for 10 Seconds

ELECTRICAL CHARACTERISTICS (TC = 25°C unless otherwise noted.) Symbol

Characteristic

Min

Typ

Max

Unit

— —

— —

10 100

µA µA

—

—

2.2

Volts

— —

15 35

200 500

—

—

6.0

0.4 0.5

.60 .75

0.8 1.0

0.2

—

—

— —

.20 .35

5.0 7.0

— — —

.19 .33 .07

3.0 6.0 2.0

—

8.0

—

OFF CHARACTERISTICS Peak Repetitive Forward or Reverse Blocking Current (VAK = Rated VDRM or VRRM, RGK = 1000 Ohms)

IDRM, IRRM TJ = 25°C TJ = 110°C

ON CHARACTERISTICS Peak Forward On–State Voltage(1) (IFM = 1 A Peak for C106B, D, & M) (IFM = 4 A Peak for C106D1, & M1) Gate Trigger Current (Continuous dc)(2) (VAK = 6 Vdc, RL = 100 Ohms)

VTM

Peak Reverse Gate Voltage (IGR = 10 µA) Gate Trigger Voltage (Continuous dc)(2) (VAK = 6 Vdc, RL = 100 Ohms)

VGRM VGT TJ = 25°C TJ = –40°C

Gate Non–Trigger Voltage (Continuous dc)(2) (VAK = 12 V, RL = 100 Ohms, TJ = 110°C) Latching Current (VAK = 12 V, IG = 20 mA) Holding Current (VD = 12 Vdc) (Initiating Current = 20 mA, Gate Open)

µA

IGT TJ = 25°C TJ = –40°C

VGD

Volts

IL TJ = 25°C TJ = –40°C

Volts mA

IH TJ = 25°C TJ = –40°C TJ = +110°C

Volts

mA

DYNAMIC CHARACTERISTICS Critical Rate–of–Rise of Off–State Voltage (VAK = Rated VDRM, Exponential Waveform, RGK = 1000 Ohms, TJ = 110°C) (1) Pulse Test: Pulse Width ≤ 2.0 ms, Duty Cycle ≤ 2%. (2) RGK is not included in measurement.

http://onsemi.com 2

dv/dt

V/µs

C106 Series Voltage Current Characteristic of SCR + Current

Symbol

Parameter

VDRM IDRM

Peak Repetitive Off State Forward Voltage

Anode + VTM

on state

Peak Forward Blocking Current

VRRM IRRM

Peak Repetitive Off State Reverse Voltage

VTM IH

Peak On State Voltage

IH

IRRM at VRRM

Peak Reverse Blocking Current Holding Current

+ Voltage IDRM at VDRM Forward Blocking Region (off state)

Reverse Blocking Region (off state) Reverse Avalanche Region Anode –

110

TC, CASE TEMPERATURE ( °C)

90

DC

80 70 60 50 HALF SINE WAVE RESISTIVE OR INDUCTIVE LOAD. 50 to 400 Hz

40 30 20 10 0

.4

.8

1.2

1.6

2.0

2.4

2.8

3.2

3.6

4.0

IT(AV) AVERAGE ON-STATE CURRENT (AMPERES)

Figure 1. Average Current Derating

P(AV), AVERAGE ON-STATE POWER DISSIPATION (WATTS)

10

100

JUNCTION TEMPERATURE ≈ 110°C

8 HALF SINE WAVE RESISTIVE OR INDUCTIVE LOAD 50 TO 400Hz.

6

DC

4

2 0 0

.4

1.2

1.6

2.0

2.4

2.6

3.2

3.6

Figure 2. Maximum On–State Power Dissipation

http://onsemi.com 3

.8

IT(AV) AVERAGE ON-STATE CURRENT (AMPERES)

4.0

C106 Series 1000 IH, HOLDING CURRENT ( m A)

IGT, GATE TRIGGER CURRENT ( mA)

100

10

1 –40 –25

–10

5

20

35

50

65

80

95

10 –40 –25

110

–10

5

20

35

50

65

80

95

TJ, JUNCTION TEMPERATURE (°C)

TJ, JUNCTION TEMPERATURE (°C)

Figure 3. Typical Gate Trigger Current versus Junction Temperature

Figure 4. Typical Holding Current versus Junction Temperature

1.0

110

1000

0.9

I L , LATCHING CURRENT (m A)

VGT , GATE TRIGGER VOLTAGE (V)

100

0.8 0.7 0.6 0.5 0.4

100

0.3 0.2 –45 –25

–10

5

20

35

50

65

80

95

110

10 –40 –25

–10

5

20

35

50

65

80

95

TJ, JUNCTION TEMPERATURE (°C)

TJ, JUNCTION TEMPERATURE (°C)

Figure 5. Typical Gate Trigger Voltage versus Junction Temperature

Figure 6. Typical Latching Current versus Junction Temperature

http://onsemi.com 4

110

C106 Series Package Interchangeability The dimensional diagrams below compare the critical dimensions of the ON Semiconductor C-106 package with competitive devices. It has been demonstrated that the smaller dimensions of the ON Semiconductor package make it compatible in most lead-mount and chassis-mount applications. The user is advised to compare all critical dimensions for mounting compatibility.

.295 ____ .305 .145 ____ .155 .148 ____ .158

.115 ____ .130

.425 ____ .435

.400 ____ .360 .095 ____ .105

.385 ____ .365 .575 ____ .655

.040

.020 ____ .026

.094 BSC .025 ____ .035

.026 ____ .019

.520 ____ .480

5_ TYP

1 2 3 .050 ____ .095

.127 ____ DIA .123

.135 ____ .115

.315 ____ .285 .420 ____ .400 .105 ____ .095

.105 ____ .095

.015 ____ .025

.054 ____ .046

.045 ____ .055

ON Semiconductor C-106 Package

.190 ____ .170

Competitive C-106 Package

http://onsemi.com 5

C106 Series PACKAGE DIMENSIONS

TO–225AA (formerly TO–126) CASE 077–09 ISSUE W

–B– U

F

Q –A–

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH.

C M

1 2 3

H

K

J

V G S

R 0.25 (0.010)

A

M

M

B

M

D 2 PL 0.25 (0.010)

M

A

M

B

DIM A B C D F G H J K M Q R S U V

INCHES MIN MAX 0.425 0.435 0.295 0.305 0.095 0.105 0.020 0.026 0.115 0.130 0.094 BSC 0.050 0.095 0.015 0.025 0.575 0.655 5 _ TYP 0.148 0.158 0.045 0.065 0.025 0.035 0.145 0.155 0.040 –––

STYLE 2: PIN 1. CATHODE 2. ANODE 3. GATE

M

http://onsemi.com 6

MILLIMETERS MIN MAX 10.80 11.04 7.50 7.74 2.42 2.66 0.51 0.66 2.93 3.30 2.39 BSC 1.27 2.41 0.39 0.63 14.61 16.63 5 _ TYP 3.76 4.01 1.15 1.65 0.64 0.88 3.69 3.93 1.02 –––

C106 Series

Notes

http://onsemi.com 7

C106 Series

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: [email protected] Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich Time) Email: ONlit–[email protected] French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time) Email: ONlit–[email protected] English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time) Email: [email protected] EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781 *Available from Germany, France, Italy, England, Ireland

CENTRAL/SOUTH AMERICA: Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST) Email: ONlit–[email protected] ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001–800–4422–3781 Email: ONlit–[email protected] JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031 Phone: 81–3–5740–2745 Email: [email protected] ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local Sales Representative.

http://onsemi.com 8

C106/D

HCC40106B HCF40106B HEX SCHMITT TRIGGERS

. . .. . . . .. ..

SCHMITT-TRIGGER ACTION WITH NO EXTERNAL COMPONENTS HYSTERESIS VOLTAGE (TYP.) 0.9V AT VDD = 5V, 2.3V AT VDD = 10V AND 3.5V AT VDD = 15V NOISE IMMUNITY GREATER THAN 50% NO LIMIT ON INPUT RISE AND FALL TIME LOW VDD TO VSS CURRENT DURING SLOW INPUT RAMP STANDARDIZED SYMMETRICAL OUTPUT CHARACTERISTICS QUIESCENT CURRENT SPECIFIED AT 20V FOR HCC DEVICE 5V, 10V, AND 15V PARAMETRIC RATINGS INPUT CURRENT OF 100nA AT 18V AND 25°C FOR HCC DEVICE 100% TESTED FOR QUIESCENT CURRENT MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD N° 13A, ”STANDARD SPECIFICATIONS FOR DESCRIPTION OF ”B” SERIES CMOS DEVICES”

EY (Plastic Package)

M1 (Micro Package)

F (Ceramic Frit Seal Package)

C1 (Plastic Chip Carrier)

ORDER CODES : HCC40106BF HCF40106BM1 HCF40106BEY HCF40106BC1

PIN CONNECTIONS

DESCRIPTION The HCC40106B (extended temperature range) and HCF40106B (intermediate temperature range) are monolithic integrated circuits, available in 14lead dual in-line plastic or ceramic package and plastic micropackage. The HCC/HCF40106B consists of six Schmitt-trigger circuits. Each circuit functions as an inverter with Schmitt-trigger action on the input. The trigger switches at different points for positive and negativegoing signals. The difference between the positive-going voltage (VP) and the negative-going voltage (VN) is defined as hysteresis voltage (VH).

June 1989

1/13

HCC/HCF40106B FUNCTIONAL DIAGRAM

ABSOLUTE MAXIMUM RATINGS Symbol V DD *

Parameter Supply Voltage : HC C Types H C F Types

Value

Unit

– 0.5 to + 20 – 0.5 to + 18

V V

Vi

Input Voltage

– 0.5 to V DD + 0.5

V

II

DC Input Current (any one input)

± 10

mA

Total Power Dissipation (per package) Dissipation per Output Transistor for T o p = Full Package-temperature Range

200

mW

100

mW

Pto t

T op

Operating Temperature : HCC Types H CF Types

– 55 to + 125 – 40 to + 85

°C °C

T stg

Storage Temperature

– 65 to + 150

°C

Stresses above those listed under ”Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for external periods may affect device reliability. * All voltage values are referred to VSS pin voltage.

RECOMMENDED OPERATING CONDITIONS Symbol V DD VI Top

2/13

Parameter Supply Voltage : H CC Types H C F Types Input Voltage Operating Temperature : HCC Types H CF Types

Value

Unit

3 to 18 3 to 15

V V

0 to V DD

V

– 55 to + 125 – 40 to + 85

°C °C

HCC/HCF40106B LOGIC DIAGRAM

STATIC ELECTRICAL CHARACTERISTICS (over recommended operating conditions) Test Conditions Symbol IL

V OH

V OL

VP

VN

VH

Parameter Quiescent Current

VI (V)

VO (V)

Value

|I O | V D D T L o w* 25 °C T Hi g h * (µA) (V) Min. Max. Min. Typ. Max. Min. Max.

0/ 5 HCC 0/10 Types 0/15

5

1

0.02

1

30

10

2

0.02

2

60

15

4

0.02

4

120

0/20

20

20

0.04

20

600

0/ 5 HCF Types 0/10 0/15

5

4

0.02

4

30

10

8

0.02

8

60

15

16

0.02

16

120

Output High Voltage

Output Low Voltage

0/ 5