EJERCICIOS PROPUESTOS

SEMANA 8: CIRCUITOS SECUENCIALES

1) El sistema de apertura de una caja fuerte está compuesto por dos teclas A y B, un circuito secuencial a diseñar y un temporizador que mantiene la caja fuerte abierta durante 5 minutos cuando recibe un nivel lógico 1 desde el circuito secuencial. Este temporizador vuelve a cerrar la caja fuerte pasado dicho tiempo, independientemente del circuito secuencial. Cuando se pulsa la tecla A, se produce un nivel lógico 1 que entra al circuito secuencial, mientras que cuando se pulsa la tecla B se produce un nivel lógico 0 de entrada al circuito a diseñar. Mientras no se pulse ninguna tecla no se genera ningún nivel lógico de entrada al circuito secuencial.

A

Circuito

B

secuencial

Caja fuerte Temporizador 

Para abrir la caja fuerte, la combinación secreta es: pulsar dos veces seguidas la tecla A, a continuación pulsar una vez la tecla B, y finalmente pulsar una vez la tecla A. Si se hace de esta manera, el circuito secuencial dará una salida a nivel lógico 1, que actuará sobre el temporizador, permitiendo la apertura de la caja fuerte durante 5 minutos. Si en cualquier momento se introdujera un error al pulsar la secuencia secreta, en el siguiente ciclo de reloj todos los biestables se pondrán a cero (el sistema pasará al estado inicial), y la secuencia debe volver a introducirse desde el principio. a) Dibujar el diagrama de estados, explicando claramente en qué consiste cada estado.  b) Implementar el circuito secuencial a diseñar usando biestables JK y las puertas necesarias. 1.  Paso de de las especifi especificacione cacioness verbales verbales al diagrama diagrama de estados estados En este caso, el diagrama de estados tiene que ser capaz de reconocer la combinación de entrada 1101. Partimos de un estado inicial en el que se espera la introducción del código. A continuación, se pasará a un nuevo estado cada vez que se reconozca correctamente el siguiente  bit del código, mientras mientras que si éste no corresponde corresponde al código se volverá al al estado inicial, y habrá que teclear todo el código de nuevo. El significado de los estados será por tanto el de la siguiente tabla. 0/0

Estado

q0 q1 q2 q3

Definición Estado inicial.  No hay código Se ha recibido el primer 1 Se han recibido dos 1 consecutivos Se ha recibido el 0 después de dos 1 consecutivos

Q1 Q0 0 0

1/0

q0

1/1

0 1 0/0

1 0 0/0

q3

1 1

q 1/0

0/0

1

q2

1/0

El funcionamiento del diagrama será el que se explica a continuación. Inicialmente nos encontramos en el estado q0. Mientras no se teclee un 1 (recordemos que la combinación válida es 1101) nos mantendremos en este estado. Cuando llegue el primer uno pasamos a q 1. Si el siguiente bit es de nuevo un 1, habremos reconocido los dos primeros correctamente, por lo que el siguiente estado será q2. Sin embargo, si en lugar de un 1 se recibe un 0, la secuencia es incorrecta, y como resultado habrá que regresar a q 0, para que el código sea tecleado por completo de nuevo. Del mismo modo, al recibir un 0 estando en q2  pasare  pasaremos mos a q3 (hemos reconocido 110). Y finalmente, si en q3 la entrada es un 1, el código ha sido correcto, y por lo tanto la salida del circuito será 1 y volveremos a q 0. Si la entrada es un 0, entonces falló el último bit, y aunque volvamos también a q 0, en este caso la salida del circuito es 0, puesto que el código fue erróneo. 2. Construcción de la tabla de estados Tomando el diagrama de estados de la figura anterior debe generarse la tabla de estados, en la que a partir de las entradas y el estado actual se obtendrá el siguiente estado, y en la que a  partir de ambos, y con ayuda de la tabla de excita excitación ción se calcula calcularán rán las entrada entradass a los biestables (JK en este caso). Nótese como ahora sí aparece una función de salida (S) diferente del estado que almacenan los biestables. E Q1(t) Q0(t) || Q1(t+1) Q0(t+1) Q0(t+1) | J1 K1 J0 K0 | S

-------------------------------------------------------------------------0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

|| || || || || || || ||

0 0 1 0 0 1 0 0

0 0 1 0 1 0 0 0

| | | | | | | |

0 0 x x 0 1 x x

x x 0 1 x x 1 1

0 x 1 x 1 x 0 x

x 1 x 1 x 1 x 1

| | | | | | | |

0 0 0 0 0 0 0 1

3.  Minimizac  Minimización ión de las funciones funciones e impleme implementación ntación del circuito circuito Simplificando por Karnaugh obtendremos las funciones de entrada a los biestables (J1, K1, J0 y K0) para el cálculo del nuevo estado, y la función de salida S. J1 = E Q0 J0 = E XOR Q1 = E Q1 Q0

K1 = E + Q0 K0 = 1 S

2) Una máquina expendedora de tabaco está controlada por un circuito secuencial como el de la figura. Dicho circuito recibe como entradas el código de dos bits (tabla 1) de las monedas que va introduciendo el usuario. Como salidas, el circuito debe activar 2 señales, correspondientes a si se debe o no entregar el tabaco (T), y la cantidad de cambio a reintegrar (C1 y C0), codificadas según las tablas 2 y 3 respectivamente.

El funcionamiento del circuito es el siguiente. El usuario debe introducir monedas hasta alcanzar la cantidad de 100, que será el precio del tabaco. Una vez que la suma de monedas alcance dicho importe, automáticamente la máquina servirá el tabaco, retornando además el cambio correspondiente. Por ejemplo, si el usuario ha introducido 1 moneda de 25 y 2 monedas de 50, la máquina debe servirle el paquete y una moneda de 25 (salidas T C1 C0 = 1 0 1).

M(2)

T (1) Circuito secuencial

C(2)

M1 M0 Significado 0 0 No hay moneda 0 1 Nueva moneda de 25 1 0 Nueva moneda de 50 1 1 Nueva moneda de 100 Tabla 1: Codificación de la entrada M

T Significado 0 No servir tabaco 1 Servir tabaco Tabla 2: Codificación de la salida T

C1 C0 Significado 0 0 No hay cambio 0 1 Cambio de 25 1 0 Cambio de 50 1 1 Cambio de 75 Tabla 3: Codificación del cambio C Diseña el circuito secuencial correspondiente, indicando claramente:

  



El número y codificación de estados. El diagrama de estados. La tabla de transiciones y salidas del circuito, utilizando para ello un biestable T (para el  bit más más significativo significativo que almacena almacena el estado), estado), y biestables biestables JK para el resto. resto.

La implementación del circuito, utilizando mapas de Karnaugh para implementar todas las funciones.

SEMANA 7: CIRCUITOS MANEJADORES DE DATOS 3) Obtén la tabla de verdad y la función la canónica del circuito mostrado en la figura siguiente y simplifícala por el método de Karnaugh

Solución  . Para obtener la tabla de verdad debemos observar cómo se encuentran terminales del multiplexor y así obtendremos una tabla como sigue: A

B

C

D

S1

S0 Z

0

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

1

0

1

0

Z

conectados los

A

B

C

D

S1

S0

Z

Z

1

1

0

0

0

0

0

C

0

1

1

1

0

0

1

0

1

C

0

1

0

1

1

0

1

0

1

0

C

1

1

1

1

1

1

0

1

1

1

1

C

1

0

0

0

0

0

0

1

1

0

0

0

0 

C+D

0

1

0

1

0

1

0

0

1

1

0

1

0

1 

C+D

1

0

1

1

0

1

0

0

0

1

1

1

0

1

0 

C+D

1

0

1

1

1

1

1

0

0

1

1

1

1

1

1 

C+D

1

b) La función canónica sería:

El mapa de Karnaugh será: AB

00

01

11

10

CD

00

1

01

1

1

11

1

1

1

10

1

1

1

Se pueden hacer dos bolsas de cuatro celdas y una bolsa de dos celdas, por lo que la simplificación  podría dar una expresión como

4) Implementar con puertas lógicas de cualquier tipo, de dos entradas, un codificador de 4 líneas a código de exceso de 3 con prioridad a la entrada de mayor peso.

Solución.

S0 = 0 S1

=E1

E2 + E 2

S2 =E 0 E1 E2 S3



E0 E1 E2 +E 2

E2

E1

E0

S0

S1

S2

S3

0

0

1

0

0

1

1

0

1

X

0

1

0

0

1

X

X

0

1

0

1

SEMANA 6: CIRCUITOS ARIMETICOS

5) La figura adjunta representa un comparador binario de dos números (A y B), de dos bits cada uno. La salida toma el valor lógico 1 cuando se cumple que A ≥ B.

Se pide:

a) Tabla de verdad. b) Función lógica simplificada. c) Circuito simplificado con puertas lógicas de dos entradas.

Solución. a) La tabla de verdad será: A1

A0

B1

B0

S

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

1

1

0

0

1

0

0

1

0

1

0

1

0

0

1

1

0

0

0

1

1

1

0

La función canónica será:

A1

A0

B1

B0

S

1

0

0

0

1

1

0

0

1

1

1

0

1

0

0

1

0

1

1

0

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

1

1

1

1

0

b) El mapa de Karnaugh será: A1A0

00

01

11

10

1

1

1

1

1

B1B0

00 01 11 10

1

Se puede hacer una bolsa de cuatro celdas y dos bolsas de dos celdas, por lo que la expresión quedará:

c) Que al implementarse con puertas básicas de dos entradas quedará:

6) Diseñe un circuito combinacional que realice la suma aritmética de dos números binarios, uno de un bit (A) y otro de dos bits (B1 B0), y cuyo resultado también esté dado en binario (S1 S0).

Solución. La tabla de verdad sería: Entradas

Salidas

B1

B0

A

S1

S0

0

0

0

0

0

0

0

1

0

1

0

1

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

1

1

0

1

1

0

1

0

1

1

1

1

1

AB

00

Las funciones canónicas serían:

Los mapas de Karnaugh serán: 01

11

10

C

1

0 1

1

1

1

Se pueden hacer tres bolsas de dos celdas con lo que la expresión quedará:

La expresión no se puede simplificar por Karnaugh, pero utilizando métodos algebraicos se obtiene:

Al implementar el circuito combinacional quedará:

1. Configurar dos flip-flops JK para que se comporten como la siguiente tabla característica.

Q1

Q2

Q’1

Q’2

0 0 1 1

0 1 0 1

1 1 0 0

1 0 0 1

2. Implementar un registro contador de dos bits que cumpla con los siguientes estados y que cada cambio se produzca al apretar un pulsador. Nos piden además que el componente a desarrollar cuente con una entrada de Reset.

Q0

Q1

Q’ 0

Q’ 1

D0

D1

0 0 1 1

0 1 0 1

0 1 1 0

1 0 1 0

0 1 1 0

1 0 1 0

D0 = Q’ 0 *Q1 + Q0 *Q’ 1 D1= Q’ 1

, el sumador los suma y obtiene el bit de menor peso del resultado y toma nota del acarreo, sumando a continuación los siguientes bits y el acarreo, y así sucesivamente. El resultado se va presentando a la salida en serie a medida que se va generando.

3. Circuito sumador serie Se quiere diseñar un autómata de Mealy que realice la suma de dos datos que llegan en serie por dos canales diferentes (es decir, los bits de los sumandos se presentan secuencialmente y por parejas). Primero se presentan los bits de menor peso de ambos sumandos Solución: Comenzaremos planteando la tabla de verdad del sumador de un bit con acarreo  Acarreo anterior 

X1

X0

 Acarreo generado

Suma (S)

0 (q0) 0 (q0) 0 (q0) 0 (q0) 1 (q1) 1 (q1) 1 (q1) 1 (q1)

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 (q0) 0 (q0) 0 (q0) 1 (q1) 0 (q0) 1 (q1) 1 (q1) 1 (q1)

 A partir de este grafo es inmediato obtener la tabla Estado actual q(t) q0 q1

Estado actual q(t) q0 q1

Q0(t) 0 1

Estado actual q(t) q0 q1

Q0(t) 0 1

de estados

0 1 1 0 1 0 0 1

indicada a continuación:

Entrada actual x0 x1 x2 x3 00 01 10 11 q0/0 q0/1 q0/1 q1/0 q0/1 q1/0 q1/0 q1/1 q(t+1)/z(t) Estado siguiente/salida actual

Entrada actual X0(t) X1(t) 00 01 10 11 0 0 0 1 0 1 1 1 Q0(t+1) Próximo estado

Entrada actual X0(t) X1(t) 00 01 10 11 0 1 1 0 1 0 0 1 Z0(t) Salida actual

Entrada actual X0(t) X1(t) 00 01 10 11 0 1 0 1 0 0 1 1 Q0(t+1) Próximo estado

Entrada actual X0(t) X1(t) 00 01 10 11 0X 0X 0X 1X X1 X0 X0 X0 J0(t) K0(t) Entradas actuales del flip-flop

Circuitos aritméticos Ejercicios 1. El circuito de la figura es un comparador binario de dos números(A y B) de dos bits. Las salidas (S0, S1 y S2) toman el valor lógico “1” cuando A>B, A