Demostración SRAM de La Serie TTL 74189

Demostración SRAM de la serie TTL 74189

Descripción del circuito Este applet demuestra el circuito SRAM de 16x4 bits de la serie TTl - 74189 . La matriz de memoria consta de 64 cerraduras organizadas como 16 (2 ^ 4) palabras de 4 bits cada una, accesibles a través de líneas de entrada y salida separadas. Una entrada de dirección de 4 bits selecciona una de las 16 palabras de memoria. Nota: para alguna razón de implementación oscura, los circuitos integrados de la RAM real 7489 y 74189 utilizan salidas invertidas - los valores en el bus de salida son los inversos de los datos previamente escritos en la RAM. Otro chip de la serie TTL de circuitos integrados, llamado 74219, era idéntico a los circuitos 7489 y 74189, pero utilizaba salidas de datos no inversores. Consulte el applet de demostración 74219 para comparar el comportamiento de los chips de RAM. Utilice el editor de propiedades (menú emergente-> editar) para abrir la interfaz de usuario con el editor de memoria . Muestra una tabla con el contenido actual de los datos de la memoria (codificación hexadecimal), con las direcciones de memoria a la izquierda y los datos almacenados en la dirección de la derecha. Además, la palabra de memoria de última lectura y escritura se resaltan en colores verde y cian (a menos que utilice un esquema de color personalizado). Para editar el contenido de la memoria RAM, mueva el mouse a la celda de memoria en cuestión, haga clic en el botón izquierdo y luego escriba el nuevo valor como un número hexadecimal a través del teclado. El 74189 RAM sólo almacena 4 bits por palabra de memoria, de modo que una sola pulsación de tecla ('0' .. '9', 'a' .. 'f') es suficiente. La siguiente captura de pantalla muestra el

editor de Hades que ejecuta la demostración de RAM 74189 con el editor de memoria abierto:

El comportamiento del circuito 74189 está controlado por sólo dos líneas de control de baja activa, a saber, las entradas de selección de chip y lectura / escritura :  



NCS = 1: las salidas de datos están tri-declaradas y la señal de reloj para los pestillos de la matriz de memoria está desactivada. NCS = 0, Read / nWrite = 1: las salidas de datos están activadas y activadas con el contenido de la palabra de memoria actualmente dirigida. Cuando se cambia la entrada de dirección, el contenido de la palabra de memoria recién seleccionada aparecerá en las salidas de datos, retrasadas por el tiempo de acceso a la memoria. NCS = 0, Read / nWrite = 0: se habilita la señal de reloj de los bloqueos de memoria actualmente dirigidos, de modo que los valores en el bus de

entrada de datos se copian en la palabra de memoria seleccionada (cerraduras transparentes). Además, las salidas de datos están habilitadas. Cambie la señal Read / nWrite de nuevo al estado alto (1) para almacenar los datos. Para acostumbrarse al comportamiento de la SRAM, es un buen ejercicio tratar de escribir algunas palabras de datos en la memoria (por ejemplo, los valores mostrados en la captura de pantalla anterior). Debido a la interfaz asíncrona de la RAM, se debe tener mucho cuidado para evitar condiciones de peligro en cualquiera de las entradas Read / nWrite y dirección. Un buen ejemplo es proporcionado por el siguiente procedimiento para borrar todo el contenido de la RAM: 1. borrar las entradas de datos (valor 0000), 2. activar la señal de lectura / escritura (valor 0), 3. paso a través de todas las direcciones. Huelga decir que tales trucos no son recomendados para diseños de sistemas reales ...