datos enumerados en vhdl

NOMBRE: Cristian Mauricio Ruiz Osorio TEMA: Consulta FECHA: 02/Febrero/2015

Tipos de datos enumerados Tipos enumerados: En éste se define el conjunto de posibles valores del tipo especificado, presentando una lista que contiene a todos los valores. El primer  identificador es el nombre del tipo y sirve para referenciarlo, y entre paréntesis y separados por comas se adjuntan todos los valores legales del tipo.

Sintaxis: type identificador is (identificador | carácter ,!"#$

Ejemplos: type vocales (%a%, %e%, %i%, %o%, %u%#$ type direcciones is (i&quierda, derec'a, arriba, abajo, centro#$ i no está especificado ning)n valor inicial, el objeto se iniciali&a con el valor más a la i&quierda de los especificados en la declaraci*n del tipo. Es decir, un objeto del tipo +vocales+ toma el valor %a% por defecto.

Tipos enumerados predefinidos más importantes: En el paquete standard de la biblioteca std se definenalgunos tipos enumerados de uso común (estándar IEEE 10!" type boolean is (false,true#$ type bit is (-,/#$ El paquete IEEE std#logic#11!$ std#logic#11!$ incluye el tipostd#ulogic type severity0level is (note,1arning,error,failure#$ type file0open02ind is (bibliograf3a...#$ type file0open0status is (bibliograf3a...#$ VLSI

Seto Ni!el

Ele"tr#ni"a

$%&ina '

type c'aracter is (... %4%,%5%,%6%,%7,%8%,%E, %9%,...%j%,%2%, %l%, %m%, %n%, %o%,...#$

 Se(ales e utili&an para interconectar componentes de un circuito y para sincroni&ar la ejecuci*n y suspensi*n de procesos. e declaran en la arquitectura (ejecuci*n concurrente# levan asociados una lista de eventos con el conjunto de posibles valores futuros a tomar. Tienen dos partes: una donde se escribe y otra que se lee. ;ueden ser:

%&')*: no se puede desconectar la parte de escribir de la de lectura. as que son bus o register si se pueden desconectar. +,S: tienen un valor por defecto cuando todas las fuentes de see?presi*n@$"# E.emplos Ejemplos de declaraci*n de se -$ signal 7omparacion : bit$ VLSI

Seto Ni!el

Ele"tr#ni"a

$%&ina )

signal Besultado : integer range - to C$ port (a, b : in integer range - to C$ c : out integer range - to C$ d : inout std0logic#$ as see?presi*n$ pero la modificaci*n no se 'ace efectiva 'asta que todos los procesos terminan el ciclo actual de simulaci*n.

/)'I)+*ES s SE)*ES as constantes se pueden declarar en los mismos lugares que las se