Compuertas Logicas Practica 4

 

 

INGENIERÍA MECÁNICA AUTOMOTRIZ TEMA: COMPUERTAS LÓGICAS Y CIRCUITOS LÓGICOS COMBINATORIOS

Integrantes: Quiridunbay Diego. Ramón José. Usho John. Yanzahuno Adrian. Yunga henry. Docente: Ing. Juan Paul Ortiz Fecha: 03/07/2018

CUENCA  – ECUADOR

 

  1. OBJETIVOS 1.1 OBJETIVO GENERAL Realizar los diseños, simulaciones y armar los circuitos lógicos combinatorios

1.2 OBJETIVO ESPECIFICO   Comprender el funcionamiento de las funciones lógicas l ógicas básicas   Analizar y comprender los problemas propuestos y utilizar los mapas de Karnaugh  para simplificar las funciones   Realizar los diseños y simulación de los circuitos   Utilizar los concepto adquiridos en clase para real la presente practica.   Armar en protoboard los diseños de los diferentes circuitos, mostrando su funcionamiento. fun cionamiento.





 



2. introducción. Los sistemas digitales están compuestos de una serie de circuitos integrados que ejecutan instrucciones para controlar sistemas mecánicos, eléctricos, neumáticos entre otros. La base de los sistemas digitales son los operadores lógicos que dan forma a sistemas que obedecen a tablas de verdad, grafos de transiciones, cartas algorítmicas, y que mediante comparaciones, corrimientos lógicos, aritméticos y almacenamiento de datos, entre otras operaciones; dan como resultado, un  proceso digital que a través de adecuados circuitos de acoplamiento, interactúan como etapa de control sistemas de procesamiento de datos, como dispositivos decodificadores para exhibidores de siete segmentos, pantallas cristal líquido, como etapa de activación, monitoreo y control en sistemas con motores, electroválvulas, sistemas de cómputo, sistemas de comunicaciones, entre otros. (Compuertas Logicas) Los sistemas digitales se basan en la teoría de conjuntos y el álgebra de Boole, haciendo que esté soportada mediante una cantidad suficiente de teoremas y postulados que permiten trabajar con el sistema binario en donde el universo digital de números n úmeros se reduce a sólo 0s y 1s. De esta forma es relativamente fácil trabar la electrónica digital en el sistema binario ya que este solamente se utilizan dos guarismos: el 0 y el 1 para representar las cantidades, de ahí su denominación de binario.

COMPUERTAS LÓGICAS Y CIRCUITOS LÓGICOS COMBINATORIOS 3.1 Sistema Lógico Combinacionals. Los sistemas lógicos combinacionales son referidos al algebra booleana y el uso de estos signos lógicos es esencial en el desarrollo del algebra booleana, y esta, a su vez, e básica para el análisis y diseño de los circuitos circuitos electrónicos digi digitales. tales. Estos circuitos son son sistemas físicos físicos reales que utilizan componentes electrónicos que realizan grandes cantidades de operaciones lógicas a muy altas

 

velocidades mediante la aplicación de pequeños voltajes que se interpretan como 1, para indicar la  presencia de un voltaje (+V), y 0 para la ausencia de voltaje (0 V). (J, Villaseñor Gomez, 2013)

Figura 1. Valores típicos de voltaje para niveles de entrada entrada en los circuitos integrados (CI) TTL

En el álgebra de Boole existen operadores binarios que obedecen a cada uno de los teoremas y  postulados del álgebra de Boole. Los operadores lógicos principales son: AND (y), OR (o) y NOT (no), de ahí se derivan otros operadores que complementan los reglas de algebra de Boole

3.2 Operaciones lógicas y compuertas Los operadores básicos representados en cada una de las compuertas solamente contienen dos entradas y una salida.

3.2.1 Operador y compuerta OR La operación OR es la primera de las tres operaciones booleanas básicas, donde el único caso donde do nde x es un 0 es cuando cuand o ambas son 0, la expresión booleana b ooleana para la operación OR es x x=A+B =A+B (Widmer, 2003) El CI de la compuerta OR es un circuito que internamente contiene desde cuatro hasta una compuerta lógica que puede tener como mínimo dos o máximo doce entradas lógicas y cuya salida es igual a la operación OR de todas las entradas que intervengan en esa compuerta.

Figura 2 Tabla de verdad, operador lógico y ssimbología imbología estándar de la compuerta OR (IEEE STD)

3.2.2 Operador y compuerta AND La operación AND es la segunda operación básica booleana, haciendo que para cualquier caso en que una de las entradas es 0, la salida es 0, de manera que la expresión booleana AND es x=A. B Para la operación AND en un circuito integrado cumple de acuerdo a la tabla de verdad que se muestra , de tal forma que la salida x está en su nivel alt alto o si y solo si las entradas A Y B están en nivel alto (3.5-5 V)

 

 

Figura 3. Tabla de verdad, operador lógico y simbología estándar de la compuerta AND (IEEE STD)

3.2.3 Operador NOT En este operador para una entrada A entregará a la salida la negación o mejor conocido como el complemento de A, donde este operador NOT o inversor solamente posee una entrada y una salida.

Figura 4. Tabla de verdad, operador

3.2. 4 compuertas NAND y NOR Otros operadores que complementan a los teoremas y postulados del algebra de Boole nacen a partir del complemento de los operadores lógicos básicos AND y OR. En los circuitos digitales son de gran utilidad estas nuevas operaciones que permiten la síntesis de sistemas de gran complejidad. Los nuevos operadores son: NOR y NAND. (Compuertas Logicas). El operador NOR es el complemento del operador OR es decir NOT-OR nos da el operador NOR (figura 5a) y el operador NAND es el complemento de la operación AND es decir NOT AND (figura 5b).

Figura 5 (a) Símbolo y circuito equivalentes de la compuerta NOR, (b) símbolo y circuito equivalente de la compuerta NAND. (Compuertas Logicas)

 

3.3 Mapas de Karnaugh Este método grafico de Karnaugh es un sistema sencillo para simplificar funciones hasta cuatro variables de una forma visual, Aunque también es válido para cinco y seis variables, las dificultades que ofrecen son más que las ventajas que se obtienen. (Montero, 2009) Para su aplicación en necesario construir un cuadrilátero (rectángulo o cuadrado), formando a su vez cuadrados o celdas, cada uno de los cuales representa una combinación de la tabla de verdad que se piensa simplificar. En cada celda de cuadrado se coloca un 0 o un 1 dependiendo la tabla de verdad, haciendo que se pueda unir los 1 ya sea de uniones 1, 2, 4, 8 etc.

4. DESARROLLO PROBLEMA 1: Un sistema tiene en su entrada un número binario, N, de cuatro bits y a su salida, posee dos motores M1 y M2. M1 se activa si 5 <  ≤ 11. M2 permanece desactivado si N es cero o múltiplo de 4. Obtenga las tablas de verdad y las funciones lógicas para cada motor.

Tabla de verdad. A

B

C

D

M1

M2

0

0

0

0

0

0

0

0

0

1

0

1

0

0

1

0

0

1

0

0

1

1

0

1

0

1

0

0

0

0

0

1

0

1

0

1

0

1

1

0

1

1

0

1

1

1

1

1

1

0

0

0

1

0

1

0

0

1

1

1

1

0

1

0

1

1

1

0

1

1

1

1

1

1

0

0

0

0

1

1

0

1

0

1

1

1

1

0

0

1

1

1

1

1

0

1

Tabla.1. Tabla de verdad para 4 variables. Fuente: Autor. Autor.

 

MAPA DE KARNAUGH PARA M1

Tabla.2. Mapa de Karnaugh M1. Fuente: Autor.

MAPA DE KARNAUGH PARA M2.

Tabla.3. Mapa de Karnaugh M2. Fuente: Autor.

CIRCUITO DE SIMULACIÓN PARA M1 Y M2.

Figura.6. Circuito de simulación simulación de M1 y M2. Fuente: Autor.

 

DISEÑO DE PLACA

Figura.7. Diseño de la placa . Fuente: Autor.

 

PROBLEMA 2: Se tiene un comparador de dos números (A y B) de tres bits cada uno. Las salidas (S0, S1 y S2) toman el valor lógico de "1" cuando A>B, A A

B

C

D

E

F

S0

S1

S2

0

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

1

0

0

0

0

0

1

0

0

1

0

0

0

0

0

1

1

0

1

0

0

0

0

1

0

0

0

1

0

0

0

0

1

0

1

0

1

0

0

0

0

1

1

0

0

1

0

0

0

0

1

1

1

0

1

0

0

0

1

0

0

0

1

0

0

0

0

1

0

0

1

0

0

1

0

0

1

0

1

0

0

1

0

0

0

1

0

1

1

0

1

0

0

0

1

1

0

0

0

1

0

0

0

1

1

0

1

0

1

0

0

0

1

1

1

0

0

1

0

0

0

1

1

1

1

0

1

0

0

1

0

0

0

0

1

0

0

0

1

0

0

0

1

1

0

0

0

1

0

0

1

0

0

0

1

0

1

0

0

1

1

0

1

0

0

1

0

1

0

0

0

1

0

0

1

0

1

0

1

0

1

0

0

1

0

1

1

0

0

1

0

0

1

0

1

1

1

0

1

0

0

1

1

0

0

0

1

0

0

0

1

1

0

0

1

1

0

0

0

1

1

0

1

0

1

0

0

0

1

1

0

1

1

0

0

1

0

1

1

1

0

0

0

1

0

0

1

1

1

0

1

0

1

0

0

1

1

1

1

0

0

1

0

0

1

1

1

1

1

0

1

0

1

0

0

0

0

0

1

0

0

1

0

0

0

0

1

1

0

0

1

0

0

0

1

0

1

0

0

1

0

0

0

1

1

1

0

0

 

1

0

0

1

0

0

0

0

1

1

0

0

1

0

1

0

1

0

1

0

0

1

1

0

0

1

0

1

0

0

1

1

1

0

1

0

1

0

1

0

0

0

1

0

0

1

0

1

0

0

1

1

0

0

1 1

0 0

1 1

0 0

1 1

0 1

1 1

0 0

0 0

1

0

1

1

0

0

1

0

0

1

0

1

1

0

1

0

0

1

1

0

1

1

1

0

0

1

0

1

0

1

1

1

1

0

1

0

1

1

0

0

0

0

1

0

0

1

1

0

0

0

1

1

0

0

1

1

0

0

1

0

1

0

0

1

1

0

0

1

1

1

0

0

1

1

0

1

0

0

1

0

0

1

1

0

1

0

1

1

0

0

1

1

0

1

1

0

0

0

1

1

1

0

1

1

1

0

1

0

1

1

1

0

0

0

1

0

0

1

1

1

0

0

1

1

0

0

1

1

1

0

1

0

1

0

0

1

1

1

0

1

1

1

0

0

1

1

1

1

0

0

1

0

0

1

1

1

1

0

1

1

0

0

1

1

1

1

1

0

1

0

0

1

1

1

1

1

1

0

0

1

Tabla.4. Tabla de verdad para el segundo segundo ejercicio. Fuente: Autor.

 

MAPA DE KARNAUGH S0

Tabla.5. Mapa de Karnau Karnaugh gh para la función función S0. Fuente: Autor.  X     A D



 B  D  E   C  D  E  F 

MAPA DE KARNAUGH S1.

 

 A B  E    B C  D  F 



 A C  E  F 



 A B C  F 

 

 

  Tabla.6. Mapa de Karnau Karnaugh gh para la función función S1. Fuente: Autor.  X     A D  C  D E  F    B C  D F     B  D E    A B  E    A C  E  F    A B C  F   

MAPA DE KARNAUGH S2.

Tabla.7. Mapa de Karnaug Karnaugh h para la función S2. Fuente: Autor.  X     A B C  D E  F    A B C  D E  F     A B C  D E  F    A B C  D E  F    A B C  D E  F      A B C  D E  F     A B C  D E  F    A B C  D E  F 

 

 

  CIRCUITO DE SIMULACIÓN PARA S0, S1, S2.

 

  Figura.8. DISEÑO PCB PARA S0, S1, S2.

Circuito de la simulación de S0,S1,S2. Fuente: Autor.

Figura.9. Diseño de la placa para S0. F Fuente: uente: Autor.

DE

 

 

Figura.10. Diseño de la placa para S1. Fu Fuente: ente: Autor.

 

 

Figura.11. Diseño de la placa para para S2. Fuente: Fuente: Autor.

 

5. Arduino.   PARA EL PRIMER PROBLEMA.



Figura.12. Programación de arduino P1. Fuente: Autor.

  PARA EL SEGUNDO PROBLEMA. 



Figura.13. Programación de arduino P2. Fuente: Autor.

6. CONCLUSIONES   La universalidad de compuertas tanto la NAND y NOR son más sencillas de construir, haciendo que las personas que implementan este tipo de compuertas, se centran que las



ecuaciones que los describan usen sólo una de estas compuestas, permitiendo así que la función se simplifica aún más.

 

  El primer circuito de las compuestas lógicas resultó bastante fácil, ya que este se redujo de una manera considerable por el método de Karnaugh.   Se pudo implementar los conceptos adquiridos en clase gracias a ello pudimos realizar la conexión con la plataforma de arduino, haciendo así funcional los dos sistemas a la par.   El ejercicio numero dos se nos hizo complicado ya que constaba de 64 variables a tomar en cuenta y las condiciones que nos planteaban, pero utilizando los mapas de Karnaugh nos ayudó a simplificar dichas funciones en unas más pequeñas.  









7. BIBLIOGRAFÍA   Michael M. Cirovic. (2003). Electronica Fundamental: Fundamental: Dispositivos de circuitos y sistemas. Madrid sistemas.  Madrid España: Editorial Revete S.A. Digitales. Mexico: Pearson   J, Villaseñor Gomez. (2013). Circuitos y Aplicaciones Digitales. Mexico: Education.   Charles A. Sohuler. (2002). Electronica Principios y Aplicaciones. Aplicaciones. Madrid, España: Editorial Reverte S.A.   Montero, A. C. (2009). In A. C. Montero, Electronica Electronica (p.  (p. 288). Editex.   (n.d.). Retrieved 19 de 01 de 2016 from Compuertas Logicas: files.ingenieriauaslp2.webnode.mx/200000052.../Practica1_SD







 

 

8. Anexos.