Club saber electronica primer numero
Short Description
Descripción: El primer numero de la revista club saber electronica de la editorial argentina saber electronica. Curso...
Description
Nº de Colección 1
Rep Argentina: $15 México: $30 M.N. Otros Países: U$S 6
EDITORIAL QUARK
Editorial
-
Editorial
Nº 1 Director de la Colección Club Saber Electrónica Ing. Horacio D. Vallejo Jefe de Redacción Pablo M. Dodero Club Saber Electrónica es una publicación de Saber Internacional SA de CV de México y Editorial Quark SRL de Argentina Editor Responsable en Argentina y México: Ing. Horacio D. Vallejo Administración Argentina: Teresa C. Jara Administración México: Patricia Rivero Rivero Comercio Exterior Argentina: Hilda Jara Comercio Exterior México: Margarita Rivero Rivero Director Club Saber Electrónica: Luis Leguizamón Responsable de Atención al Lector: Alejandro A. Vallejo Coordinador Internacional José María Nieves Publicidad Argentina: 4301-8804 - México: 5839-5277 Staff Victor Ramón Rivero Rivero Ismael Cervantes de Anda Olga Vargas Natalia Ferrer Carla Lanza Valeria Marino Diego Pezoa Gastón Navarro Fernando Ducach Areas de Apoyo Catalina Jara Teresa Ducach Diego Bougliet Fernando Flores Claudio Gorgoretti Paula Vidal Raúl Romero Internet: www.webelectronica.com.ar Web Manager: Luis Leguizamón Club Saber Electrónica. Fecha de publicación: enero 2005. Publicación mensual editada y publicada por Editorial Quark, Herrera 761 (1295) Capital Federal, Argentina (005411-43018804), en conjunto con Saber Internacional SA de CV, Av. Moctezuma Nº 2, Col. Sta. Agueda, Ecatepec de Morelos, México (005255-58395277), con Certificado de Licitud del título (en trámite). Distribución en México: REI SA de CV. Distribución en Argentina: Capital: Carlos Cancellaro e Hijos SH, Gutenberg 3258 - Cap. 4301-4942 - Interior: Distribuidora Bertrán S.A.C. Av. Vélez Sársfield 1950 - Cap. – Distribución en Uruguay: Rodesol SA Ciudadela 1416 – Montevideo, 901-1184 – La Editorial no se responsabiliza por el contenido de las notas firmadas. Todos los productos o marcas que se mencionan son a los efectos de prestar un servicio al lector, y no entrañan responsabilidad de nuestra parte. Está prohibida la reproducción total o parcial del material contenido en esta revista, así como la industrialización y/o comercialización de los aparatos o ideas que aparecen en los mencionados textos, bajo pena de sanciones legales, salvo mediante autorización por escrito de la Editorial. Revista Club Saber Electrónica, ISSN: 1668-6004
-
Editorial
-
Edi-
TECNICAS DIGITALES En nuestro país, así como en otros países de habla hispana, se comprueba que existe falta de información técnica didáctica, razón por la cual suele ser tarea de las revistas técnicas promover la divulgación de esta "maravillosa" ciencia que es la electrónica. Estas publicaciones técnicas, mensuales en su mayoría, no abordan un tema con suficiente profundidad, muchas veces necesaria para una pequeña parte de sus lectores habituales pero, incluso así, ellas, desde mi punto de vista, son el único recurso disponible para los técnicos de nivel medio para aumentar su caudal de conocimientos tanto teóricos como prácticos. Alguien podrá argumentar que existen docenas de libros y revistas de procedencia extranjera, para satisfacer las necesidades de nuestros técnicos. Pero, ¿cuántos pueden leer fluidamente inglés, alemán u otras lenguas para entender ciertas publicaciones extranjeras? Y ¿cuántos tienen el poder adquisitivo para comprar tales publicaciones? Ni hablar de los libros extranjeros, que representan una inversión que no está al alcance de todos. Además, está claro que la forma de impartir conocimientos no es siempre la más afín a nosotros. Por los motivos expuestos y por todos los argumentos esgrimidos en mis obras anteriores, decidí ofrecerles este modesto trabajo, muy simple, sobre un tema todavía más simple, pero que según espero llenará algunas lagunas de los aficionados a la electrónica, en particular respecto de la llamada electrónica digital. Esta obra está destinada a todos los "amantes de la electrónica digital" y a quienes trabajan con computadoras digitales, sistemas de transmisión en PCM (Pulse Code Modulation: modulación por impulsos codificados), teleseñalización y/o telesupervisión digital, servomecanismos, sistemas de telemedición numérica, etc, y que desean comprender el funcionamiento básico de tales sistemas. Como es usual, aprovecho este espacio para dedicar este texto y agradecer a quienes han marcado una "hermosa" huella en mi vida.
Ing. Horacio D. Vallejo Obra Completa Club Saber Electrónica ISBN Nº: 987-1116-42-X
INDICE
DE
LA
COMPUERTAS LOGICAS Y SUS APLICACIONES.................................................................3 Introducción....................................................................................................................................3 Circuitos lógicos básicos ........................................................................................................4 Circuito lógico “Y”.........................................................................................................................5 Circuito lógico “O”........................................................................................................................6 Circuito lógico “NO”.....................................................................................................................8 Circuito lógico “NO Y”..................................................................................................................9 Circuito lógico “NO O”...............................................................................................................10 Circuito lógico “O EXCLUSIVO”...............................................................................................11 Correspondencia entre operadores lógicos...............................................................14 Obtención de un circuito “Y” (o AND)................................................................................15 CLASIFICACION DE LOS CIRCUITOS INTEGRADOS DIGITALES..................................17 Introducción ..................................................................................................................................17 Construcción de circuitos digitales................................................................................19 Familias lógicas..........................................................................................................................20 Familia RTL.....................................................................................................................................20 Familia DTL......................................................................................................................................21 Familia TTL ......................................................................................................................................21 TTL con salida a colector abierto ......................................................................................22 TTL de tres estados....................................................................................................................23 Compuerta AND TTL....................................................................................................................24 TTL de baja potencia.................................................................................................................24 TTL de alta velocidad................................................................................................................25 TTL Schottky ..................................................................................................................................25 TTL Schottky de baja potencia ............................................................................................25 Familia HTL.....................................................................................................................................25 Familia ECL .....................................................................................................................................25 Familia CMOS................................................................................................................................26 Simbología y parámetros usuales para identificar a los circuitos integrados digitales.........................................................27 Interpretación de los parámetros....................................................................................28 Encapsulados utilizados en los circuitos int. digitales........................................28 Nomenclatura utilizada por los fabricantes...............................................................30 Código de Texas Instruments..............................................................................................30 Código de National Semiconductor.................................................................................30 Código de Motorola...................................................................................................................30 Algunos componentes CMOS ...............................................................................................31 Ventajas de los circuitos integrados digitales..........................................................31 CIRCUITOS INTEGRADOS DE FUNCIONES ESPECIALES...............................................33 Introducción.................................................................................................................................33 Codificadores...............................................................................................................................34 Decodificadores.........................................................................................................................35 Multiplexores...............................................................................................................................36 Demultiplexores.........................................................................................................................38 Otros circuitos combinacionales.....................................................................................39 Conversor de código 0 ROM...................................................................................................41
2
CLUB SABER ELECTRONICA
OBRA
COMPLETA
Comparadores..............................................................................................................................41 Circuito sumador .......................................................................................................................44 Comparador de Bit de paridad............................................................................................46 Obtención de otras funciones lógicas............................................................................47
ELEMENTOS DE MEMORIA.......................................................................................................49 Introducción.................................................................................................................................49 Flip-flops.........................................................................................................................................49 Flip-flops R-S.................................................................................................................................50 Flip-flops J-K..................................................................................................................................53 Flip-flops T......................................................................................................................................54 Flip-flops R-S sincronizado por nivel...............................................................................56 Flip-flops master slave (Maestro-esclavo)..................................................................58 Flip-flops sincronizados por flancos...............................................................................60 Registros ........................................................................................................................................62 Registros de desplazamiento .............................................................................................62 DISEÑO DE CIRCUITOS SECUENCIALES.............................................................................67 Introducción..................................................................................................................................67 Contadores asíncronos...........................................................................................................67 Contadores síncronos ............................................................................................................69 Contadores síncronos con acarreo..................................................................................71 Contador síncrono ascendente-descendente............................................................71 Diseño de circuitos secuenciales - Mapa de Kanaught........................................73 Obtención de la ecuación característica de un Flip-flop R-S.............................73 Función característica del Flip-flop J-K..........................................................................74 Función característica del Flip-flop T..............................................................................74 Diseño de un contador BCD natural..................................................................................75 Contadores en anillo ................................................................................................................78 MONTAJES CON CIRCUITOS INTEGRADOS DIGITALES.................................................81 Temporizador de período prolongado.............................................................................81 Otro temporizador......................................................................................................................85 Instrumento musical de 3 octavas...................................................................................87 Divisor para aplicaciones lógicas....................................................................................87 Generador de escalón..............................................................................................................87 Generador de ciclo activo variable ..................................................................................87 Duplicador de tensión.............................................................................................................88 Multiplicador de tensión.......................................................................................................88 Alarma fotosensora..................................................................................................................88 Generador CMOS de 50Hz / 60Hz .......................................................................................88 Oscilador monoestable CMOS ............................................................................................89 Otro monoestable CMOS ........................................................................................................89 Biestable CMOS...........................................................................................................................89 Biestable CMOS...........................................................................................................................89 Termómetro digital...................................................................................................................89 Generador de función..............................................................................................................92 Filtro pasa banda........................................................................................................................92
C OMPUERTAS L ÓGICAS Y SUS A PLICACIONES Introducción Podemos decir que la "electrónica" es la ciencia que estudia la conducción eléctrica tanto en el vacío, en los gases o en los semiconductores, utilizando dispositivos basados en estos fenómenos, como por ejemplo los bulbos de vacío (actualmente en desuso, salvo raras excepciones), transistores, diodos, etc. No es necesario decir dónde los componentes electrónicos toman parte en nuestra vida: basta mirar alrededor y veremos decenas de aplicaciones de la electrónica. La electrónica digital, al contrario de la lineal o analógica, no manipula señales, ya sea de corriente o de tensión continua; utiliza en cambio señales discretas, o sea, señales eléctricas que apenas poseen dos condiciones o estados posibles. Las señales que caracterizan la voz humana, por ejemplo, varían en amplitud y frecuencia, con el tiempo. Esto quiere decir lo siguiente: en un momento dado la señal presenta una cierta amplitud y determinada frecuencia. Un instante después puede ocurrir la variación de esta amplitud en forma continua hasta alcanzar, digamos, un cierto nivel, después de lo cual volverá a variar en sentido contrario, de forma también continua, a medida que transcurre el tiempo. La amplitud de esta señal (señal analógica) podrá asumir cualquier valor entre dos establecidos con anterioridad, tal como se grafica en la figura 1. Figura 1
en forma de Figura 2 tensión. Note cómo la tensión varía repentinamente entre los dos estados: estado alto y estado bajo. El estado alto puede ser caracterizado como la tensión "más positiva" de la señal y el estado bajo por la tensión "más negativa" de esa señal. Puede ser a la inversa, es decir: estado alto = tensión más negativa, y estado bajo = tensión más positiva; en este último caso decimos que la lógica usada es la negativa (lógica negativa) y, evidentemente, en el primer caso decimos que la lógica es positiva, o sea, al mayor valor, el estado alto, y al menor, el estado bajo (lo que está perfectamente de acuerdo con nuestros principios). También es usual representar cada uno de los dos estados de una señal digital por dos símbolos matemáticos: el "0" (cero) y el "1" (uno o unidad), y ahí, nuevamente, podremos aplicar una de las dos lógicas, o sea: Lógica positiva: "1" - corresponde al mayor valor de tensión de la señal digital "0" - corresponde al menor valor de tensión de la señal digital
En las señales digitales, al contrario de las analógicas, la amplitud varía abruptamente de un valor límite a otro también límite, no existiendo estados o fases intermedias entre estos dos límites. La figura 2 representa varias señales digitales
Lógica negativa: "1" - corresponde al menor valor de tensión de la señal digital "0" - corresponde al mayor valor de tensión de la señal digital
CLUB SABER ELECTRÓNICA
3
T ÉCNICAS D IGITALES En la figura 3 se expone mejor lo que acabamos de afirmar sobre lógica positiva y negativa. También se acostumbra identificar los dos estados lógicos por las iniciales de las palabras Bajo (B) y Alto (A), pero debido a la penetración de obras de procedencia inglesa o norteamericana en nuestro país, se usa la convención de las letras L y H, respectivas iniciales de "low" (léase: " lou", bajo) y de "high" (léase "jaig", alto). Las señales digitales pueden obtenerse a partir de elementos eléctricos o electrónicos propiamente dichos. De hecho, una lámpara incandescente, por ejemplo, posee sólo dos estados bien definidos de funcionamiento: apagada o encendida. A cada una de estas dos condiciones se puede asociar un estado lógico que tanto podrá ser el 0 (cero) o el 1 (uno), o sea:
Figura 3
lámpara encendida - 0 (o 1) lámpara apagada - 1 (o 0) Se consiguen resultados semejantes si sustituimos la lámpara incandescente por el contacto de un relé o incluso por un interruptor de tipo conecta-desconecta de tipo convencional. El pasaje o no pasaje de corriente por un cable, también caracteriza los dos estados lógicos de la electrónica digital. Ciertamente, el lector hallará una gran cantidad de dispositivos de dos estados, capaces de caracterizar cualquier señal digital. Es obvio que, en la actualidad, nadie usará una lámpara o un relé salvo rarísimas excepciones, para caracterizar cada uno de los dos estados binarios. Para eso se usan los circuitos a base de componentes electrónicos capaces de cumplir funciones lógicas, en que los símbolos 0 y 1 se traducen por dos niveles, perfectamente definidos, de una tensión eléctrica (circuitos lógicos). Originalmente esos circuitos eran realizados con componentes discretos, hasta el advenimiento de los denominados circuitos integrados a comienzo de los años '60, que como sabemos es un microcircuito cuyos elementos se encuentran asociados, de manera inseparable, sobre un pequeñísimo material semiconductor, normalmente de silicio, de superficie del orden de 10 mm2. Estos microcircuitos son finalmente encapsulados en un material aislante cuya finalidad es propiciar la debida resistencia mecánica. Además de este encapsulado, los CI poseen varios "pines" ("patitas") metálicos que posibilitan la conexión entre algunos puntos del mi-
4
CLUB SABER ELECTRÓNICA
crocircuito con componentes, o incluso otros circuitos (integrados o discretos), externos al CI propiamente dicho; además, estas "patitas" también tienen por objetivo la soldadura o fijación del CI a una placa de montaje. Gracias a los circuitos integrados fue posible, no sólo obtener un único circuito digital en una única pastilla, sino varios de estos circuitos lógicos, lo que disminuye considerablemente el costo de un proyecto y, en consecuencia, el costo del dispositivo en el que toman parte. Tal implementación (integración) no se limita sólo a circuitos digitales; la misma también se aplica a circuitos lineales. En este último caso, el CI recibe la designación específica de circuito integrado lineal y, en el otro, recibe el nombre de circuito integrado no lineal o circuito integrado lógico, o también circuito integrado digital. La mayoría de los circuitos integrados, principalmente los digitales, tienen exteriormente el aspecto indicado en la figura 4.
Circuitos Lógicos Básicos Los circuitos lógicos básicos o elementales constituyen el fundamento de las aplicaciones de la
Figura 4
C OMPUERTAS L ÓGICAS electrónica digital. El debido agrupamiento de estos circuitos básicos permite la realización de operaciones más complejas de la electrónica digital; es necesario, por lo tanto, una atención muy especial al estudio que sigue a fin de poder, en un futuro no lejano, entender y, quizás, elaborar circuitos lógicos altamente complejos. Para que el lector tenga una idea de cuán importantes son estos circuitos lógicos, basta que haga una analogía con las cuatro operaciones fundamentales (+, -, x, y %) de las matemáticas: a partir de ellas se creó una enorme ciencia que poca gente conoce en su totalidad. ¡Lo mismo ocurre con la electrónica digital! Para describir con cierta claridad el comportamiento de cada uno de los circuitos lógicos apelamos a nuestro elemento conocido: el "relé", con sus contactos, y nuestra no menos conocida lámpara incandescente. Circuito Lógico "Y" Consideramos el circuito eléctrico de la figura 5 en el cual la bobina del relé RL1, cuando está debidamente alimentada por la tensión de la fuente de alimentación B1 de Vcc volt, cierra su contacto A y la tensión Vcc será aplicada al interruptor B del segundo relé cuyo comportamiento es similar al anterior, si bien le toca a éste realizar el último enlace para que se encienda la lámpara LPD1.
Y
S US A PLICACIONES
entonces, la lámpara s está apagada, porque toma el valor L Lo cual se puede escribir: a→0 = s → 0 - lámpara apagada b→0 Donde a y b representan las dos entradas del circuito de la figura 5 y s, su salida. Supongamos ahora que aplicamos la tensión de la batería (Vcc) solamente a la entrada b. En ese caso, el solenoide del relé RL2 será activado y su contacto B conmutará pero la lámpara LPD1 no encenderá, pues el contacto A de RL1 no permitirá la aplicación de la tensión Vcc, tal como se muestra en la figura 6. Así, podemos elaborar el siguiente razonamiento lógico, de acuerdo a lo expresado anteriormente: a → L (0) = s → L (0) - lámpara apagada b → H (1) Figura 6
Figura 5
Lo expuesto resume las condiciones lógicas de la nueva "posición" del circuito. Llevando solamente la entrada (a) al estado lógico alto (H) será el turno del relé RL para operar, el cual cerrará su contacto como ilustra la figura 7. Así como en el caso anterior, LPD1 no encenderá En la forma en que se encuentra el circuito, la lámpara no enciende, pues no recibe alimentación por los contactos de los relés cuyos solenoides, como podemos ver, están en potencial nulo, así como la extremidad libre de LPD1. Ahora, como los potenciales de entrada son nulos (Va=Vb=0 volt) y porque el de salida también lo está, podemos establecer, de acuerdo con lo visto anteriormente, que:
Figura 7
Cuando a toma el valor L y b toma el valor L,
CLUB SABER ELECTRÓNICA
5
T ÉCNICAS D IGITALES (estado lógico bajo - 0) porque el contacto B de RL2 impide que la lámpara se encienda. Así seguimos teniendo el siguiente cuadro descriptivo: a → H (1) = s → L (0) - lámpara apagada b → L (0) La lámpara LPD1 sólo se encenderá cuando los contactos A y B de los relés estén cerrados, lo que ocurre únicamente si se aplica, simultáneamente, la tensión Vcc (estado alto - H) en ambas entradas, a y b, tal como se ve en la figura 8. Será: a → H (1) = s → H (1) - lámpara encendida b → H (1) Figura 8
En síntesis, la lámpara LPD1 del circuito "Y" de la figura 5 sólo tomará el nivel alto cuando se aplica a ambas entradas un nivel de tensión alto en relación a tierra, o sea, cuando el contacto A y el contacto B estuvieran operados. Esa característica fundamental hace que el circuito descripto sea designado circuito lógico "Y", u operador lógico "Y", o simplemente operador "Y". En inglés se lo designa "logic AND gate", de donde proviene la expresión compuerta lógica "Y" o compuerta lógica AND, como también se le conoce. Un circuito lógico Y puede ser realizado de varias formas diferentes, teniendo particular importancia la implementación con componentes electrónicos de concepción reciente (semiconductores). Es así que para definir un circuito lógico Y no hace falta considerar el circuito propiamente dicho; basta representar el circuito por un símbolo apropiado que no acarree ambigüedades. Está claro que esta especie de "caja negra" debe presentar, para el circuito analizado, dos entradas, a y b, y una salida única, s. Los símbolos más usuales de estas compuertas son los que aparecen en la figura 9,
6
CLUB SABER ELECTRÓNICA
Figura 9
para un operador AND de dos entradas y una única salida. Representando la condición de ausencia de tensión por "0" (cero) y la condición de existencia de tensión (Vcc) por "1" (uno) y atendiendo a la característica fundamental del circuito lógico Y, podemos decir que el circuito queda completamente definido por la siguiente Tabla de Verdad (se llama así a la tabla que define el funcionamiento de un componente): ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s 0 0 0 1
En esta tabla, llamada tabla de verdades del circuito lógico Y, están definidas todas las combinaciones posibles para las dos entradas, proporcionando 22 = 4 combinaciones posibles; para un operador Y de 3 entradas tendríamos 23 = 8 combinaciones posibles. En terminos de tensión, la tabla de arriba toma el siguiente aspecto en que: L 0 y H - 1: ENTRADA SALIDA a b s L L L L H L H L L H H H Verificamos que la salida sólo asume el nivel alto cuando ambas entradas se encuentran en ese estado lógico, o sea, alto. Circuito Lógico "O" Consideremos ahora el circuito de la figura 10, en el cual los contactos A y B de los relés RL1 y RL2 están conectados en paralelo. Compare este circuito con el circuito de la figura 5 y vea que, en
C OMPUERTAS L ÓGICAS Figura 10
Y
S US A PLICACIONES
Será entonces: a → H (1) → s → H (1) - lámpara encendida b → L (0)
este último, los contactos se encontraban en serie. Dejando las entradas a y b según aparecen en la figura 10, o sea, abiertas, la lámpara LPD 1 no enciende pues no recibe alimentación a través de los contactos de cada uno de los relés cuyos solenoides están sin alimentación. La relación matemática que explica lo expuesto es la siguiente:
Cuando ambas entradas del circuito lógico "O" son llevadas, simultáneamente, al nivel alto, o sea a Vcc volt, es obvio que la salida del circuito asumirá el estado lógico alto (H) y, evidentemente, la lámpara se encenderá como en los dos últimos casos (figura 12). Figura 12
a → L (0) → s → L (0) - lámpara apagada b → L (1) Donde a y b indican las dos entradas del circuito de la figura 10 y s su salida. Ahora, supongamos que sólo se aplica la tensión de la batería en la entrada b. Como ambos extremos del solenoide de RL2 están sometidos a una tensión elevada, implica la conmutación del contacto B asociado a ese relé; con lo cual la lámpara LPD1 se encenderá (estado lógico alto en la salida del circuito). Matemáticamente: a → L (0) → s → H (1) - lámpara encendida b → H (1) La lámpara LPD1 también se encenderá cuando el solenoide del relé RL1 esté debidamente alimentado con la tensión, Vcc, de la batería, tal como se muestra en la figura 11. Figura 11
Según lo visto en este circuito lógico, la tabla de verdad será la siguiente: ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s 0 1 1 1
En términos de tensión, la tabla se traduce como: ENTRADA a b L L L H H L H H
SALIDA s L H H H
Donde: L = O y H = 1 Del análisis de las tablas de verdad de los operadores lógicos vistos podemos llegar a la siguiente conclusión: - el operador Y puede ser asociado a la operación "multiplicación", y el operador lógico O a "suma". - el comportamiento de estos dos circuitos ló-
CLUB SABER ELECTRÓNICA
7
T ÉCNICAS D IGITALES gicos es "dual": el circuito Y sólo proporciona 1 (o H) en su salida únicamente cuando se aplica a ambas entradas el estado lógico 1 (H); la salida del operador lógico O (o L) sólo asume el estado lógico O (o L) cuando, simultáneamente, todas sus entradas son llevadas al estado lógico O (L). La figura 13 presenta los símbolos comúnmente usados para la representación gráfica del operador O. Figura 13
En la figura 14 se representa una compuerta "O" de tres entradas cuya tabla de verdad es la siguiente: ENTRADA a b c L L L H L L L H L H H L L L H H L H L H H H H H
Figura 14
SALIDA s L H H H H H H H
Tal como sucede en el circuito lógico Y, el circuito lógico O también puede ser implementado de muchas maneras diferentes de la considerada en la figura 10, también teniendo aquí particular Figura 15
importancia la implementación con diodos y transistores, usada en los circuitos integrados. El circuito lógico O también suele ser designado "circuito lógico O inclusive", o simplemente "O inclusive". Esto porque como veremos más adelante, existe otro tipo de O, el "exclusivo". También es de uso corriente el término inglés "OR" para designar el circuito O.
Circuito lógico "NO" En el circuito de la figura 15, el interruptor A es comandado por el solenoide del relé RL1 el cual posee una terminal, que representa la única entrada de este circuito (entrada a), la cual se encuentra abierta (sin conexión) o con potencial nulo. Está claro que en estas condiciones la lámpara LPD1 encenderá (nivel de salida alto) ya que se está usando el contacto de reposo. En caso de que el interruptor A conmute de la posición indicada en la figura 15 para la posición inferior, la lámpara indicadora LPD1 se apagará, lo que ocurre cuando a la terminal a del solenoide del relé se aplica la tensión de la batería ("1" lógico), o sea, el estado lógico alto (1 o H), lo que se puede apreciar en la figura 16. Figura 16
En síntesis, estando la entrada en nivel bajo (0 volt - estado "0" o L) la salida asume el estado alto (Vcc volt - estado "1" o H). Cuando se aplica el nivel alto (Vcc volt - estado "1" o H), la salida toma el estado lógico "0" o L. El circuito invierte o complementa el estado lógico aplicado a su entrada. La tabla de verdad de este operador lógico es: ENTRADA a 1 0 o también:
8
CLUB SABER ELECTRÓNICA
SALIDA s 0 1
C OMPUERTAS L ÓGICAS ENTRADA a L H
SALIDA s H L
Y
S US A PLICACIONES
de un circuito "Y" con un circuito "NO", es decir, el circuito "NO Y" es más el complemento o negación del circuito Y. La figura 19 muestra un circuito "NO Y" de dos entradas y una sola salida, a la cual está aplicada una lámpara.
El circuito lógico "NO" o circuito de negación, o bien, inversor, también es conocido por "logic NOT gate" en lengua inglesa (abreviadamente "NOT"). Los símbolos que se acostumbra emplear para representar el circuito lógico de negación pueden apreciarse en la figura 17.
Figura 19
Figura 17
Los dos primeros relés se encuentran desactivados (nivel de entradas bajo), por lo cual sus resEn los casos en que una negación se encuentra pectivos contactos no proporcionan el camino de en una entrada o está en una salida de un circuito corriente para que el tercer relé (RL 3) opere; el lógico, se utiliza el círculo pequeño para represen- cual, en estas condiciones, proporciona la alimentar tal negación, lo que se representa como lo mos- tación a la carga (LPD 1), lo que se interpreta cotrado en la figura 18. mo un estado "alto" en la salida del circuito. Por lo Figura 18 tanto, podemos establecer lo siguiente: a → L (O) →s → H (1) - lámpara encendida b → L (O) Cuando se activa un relé cualquiera, como consecuencia de aplicar un "1" lógico en la entrada correspondiente, aun así el tercer relé permanecerá inactivo y la lámpara encendida. Matemáticamente:
Circuito Lógico "NO Y" Hasta el momento, hemos analizado los operadores lógicos básicos, luego, a partir de ellos, por medio de combinaciones o agrupaciones apropiadas, se pueden obtener todos los demás circuitos lógicos por complejos que puedan ser. Las combinaciones más simples de estos tres circuitos básicos conducen a tres circuitos más de amplia aplicación práctica, por este motivo se los estudia independientemente, como simples "compuertas" lógicas. En este párrafo analizaremos uno de ellos, el circuito "NO Y" que no es más que la asociación
a (o b) → L (O) → s Æ H (1) - lámpara encendida b (o a) → H (1) Cuando se aplica un "1" lógico en ambas entradas a y b del circuito en forma simultánea, tal como se representa en la figura 19, los relés RL1 y RL2 son debidamente alimentados y, a través de la conmutación de los respectivos contactos A y B, proporcionan una alimentación al relé RL3, con lo cual conmuta y la salida pasa a "0", es decir, la lámpara se apagará como consecuencia de no haber tensión entre sus bornes. Lo dicho se puede representar de la siguiente manera:
CLUB SABER ELECTRÓNICA
9
T ÉCNICAS D IGITALES a → H (1) → s Æ L (O) - lámpara apagada b → H (1)
Figura 22
La tabla de verdad correspondiente es: ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s 1 1 1 0
En términos de tensión, la tabla se traduce como: ENTRADA SALIDA a b s L L H L H H H L H H H L donde: L=O y H=1 Comparando los resultados arrojados en las Tablas de verdad de los circuitos lógicos "Y" y "NO Y", concluimos que los estados lógicos de ésta son complementarios. Esto equivale a disponer de un operador NO en serie con la salida de un circuito lógico Y, como muestra la figura 20, donde las entradas son designadas a y b y su salida s. Resumiendo, la característica fundamental del circuito Y consiste en presentar una salida igual a 1 cuando, "y sólo cuando", todas las son "1". Algo semejante ocurre aquí: la salida del circuito "NO Y" será igual a 0 cuando, "y sólo cuando", ambas entradas sean iguales a "1".
Un ejemplo típico para la representación de la compuerta NO Y es el circuito de la figura 23 que también usa relés, el cual se asemeja al circuito de la figura 10, sólo que en este caso la alimentación para la salida fue tomada en los contactos de reposo de ambos relés. Tenga en cuenta que estos son ejemplos prácticos a los fines de facilitar el estudio, dado que en la práctica se emplean semiconductores para obtener compuertas pequeñas, compactas y de bajo costo. Por comodidad, el operador NO Y, también se conoce por las letras iniciales o sea: circuito lógico NY, también se lo conoce por el nombre "NAND" originado en la expresión "lógica NAND gate", o sea puerta lógica NO Y. Figura 23
El término "puerta" o "compuerta", para designar un operador lógico, es de uso corriente y ampliamente divulgado en nuestro país. Resulta de la traducción de la palabra "gate".
Figura 20
Figura 21 El símbolo del circuito "NO Y" se representa en la figura 21. La figura 22 presenta algunas gráficas bastante difundidas, principalmente en Europa, para el circuito lógico "NO Y".
10
CLUB SABER ELECTRÓNICA
Circuito Lógico "NO O" El circuito "NO O" es otro operador que abreviadamente suele expresarse "NOR", por las palabras inglesas equivalentes "not or". Un circuito "NO O" es el resultado de la combinación de un circuito O con un circuito inversor, en que la entrada de éste está conectada a la salida del primero, como se ha representado en la figura 24 en donde vemos una compuerta NOR de dos entradas, designadas por a y b y una salida indicada por s.
C OMPUERTAS L ÓGICAS
Y
S US A PLICACIONES
Un circuito NOR tiene como propiedad característica el hecho de presentar la salida s = 1 cuando, "y sólo cuando", todas sus entradas se encuentran en "0". En los circuitos con más de dos entradas, la propiedad característica, que define el circuito, también se mantiene. Los símbolos más usuales para representar un circuito NOR de dos entradas están representados en la figura 26. Figura 24
Figura 26
La figura 25 muestra un circuito correspondiente a un operador NOR de dos entradas. En las condiciones en que se presentan los contactos A y B de los relés de la figura 25, la lámpara LPD1 enciende. Notar que ambos relés RL1 y RL2 se encuentran desactivados o, lo que es lo mismo, ambas entradas están en nivel bajo. Matemáticamente: a y b → L(O) → s → H(1) -" lámpara encendida"
Circuito Lógico "O EXCLUSIVO"
Figura 25
Al aplicar un "1" lógico a la entrada a, o a la entrada b, o bien, a ambas entradas simultáneamente, se accionará el relé RL 1 o el RL2, o bien, ambos relés. La operación de uno o ambos relés, interrumpirá la alimentación de la carga (LPD1) y la lámpara por lo tanto, se apagará, caracterizando el estado bajo de acuerdo con nuestra convención. La tabla de verdad correspondiente es la siguiente: ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s 1 0 0 0
Ya hemos dicho que conviene diferenciar el operador O (inclusive) visto en la edición anterior del "O EXCLUSIVO". Para esto, consideremos la siguiente afirmación: "Mañana iré de compras o al cine"; con tal afirmación nada me impide ir únicamente de compras o ir sólo al cine, ¡o bien, ir a los dos! De hecho: ¡yo no dije que solamente iría a uno de estos locales de recreación! Tenemos aquí el denominado "O INCLUSIVO" (ya estudiado) el cual, como vimos, también incluye las dos hipótesis de la afirmación nombrada: ir de compras y también ir al cine. Modifiquemos ligeramente la frase: "Mañana iré solamente de compras o solamente iré al cine". Note que se elimina la hipótesis de que ocurran los dos hechos. Para el estudio de nuestro operador, consideremos el circuito de la figura 27, el que se compone de tres "subcircuitos" ya estudiados, a saber:
Figura 27
En términos de tensión, la tabla se traduce como: ENTRADA SALIDA a b s L L H L H L H L L H H L donde: L=O y H=1
CLUB SABER ELECTRÓNICA
11
T ÉCNICAS D IGITALES - un circuito "0" (para los relés RL1 y RL2) - un circuito "NAND" (para los relés RL3 y RL4) y - un circuito "Y" (para los relés RL5 y RL6) Para facilitar el análisis del circuito consideramos cada una de las cuatro combinaciones posibles con sus dos entradas a y b. 1) a → O (L) y b → O (L) Como las entradas “a” y “b” están en nivel bajo (0 volt o tierra) los relés RL1 a RL4 mantienen sus respectivos contactos A, B, C y D en la posición indicada en la figura 27. Como consecuencia, RL5 opera gracias a la presencia del nivel alto aplicado a él vía los contactos C y D; la operación de RL5 cierra el contacto E, pero la tensión de la batería es incapaz de alcanzar la lámpara porque RL6 se encuentra desactivado y su contacto F abierto. Por lo tanto, la lámpara LPD1 permanece apagada.
3) a → 1 (H) y b → O (L) Cuando la entrada “a” está en nivel alto, el relé RL1 debe operar y, a través de su contacto A, proporciona la debida alimentación al solenoide de RL6 el cual cierra su contacto F, encendiendo la lámpara ya que la conmutación de RL3, por el nivel alto presente en la entrada “a”, no afecta en nada el comportamiento de RL5, el cual se mantiene activado gracias a la presencia del contacto D de RL4 (la entrada “b” permanece en estado bajo para el análisis que acabamos de realizar). El circuito equivalente para esta otra condición se muestra en la figura 29. Podemos escribir: Figura 29
Tenemos entonces: a y b en O (L) → s en O (L) - lámpara apagada. 2) a → O (L) y b → 1 (H) Con la entrada b en nivel alto, tanto RL2 como RL4 operan, pero la conmutación de este último no impide la desactivación de RL5 debido a la presencia del contacto C de RL3 que está inactivo. La conmutación de RL2 envía una tensión al bobinado de RL6 el cual cierra su contacto F que, con el contacto E, alimentará LPD1, encendiéndola. La figura 28 muestra el nuevo estado de los contactos A a F. De todo esto, matemáticamente se deduce: a en 0 (L) → s en 1 (H) - lámpara encendida b en 1 (H) Figura 28
a en 1 (H) → s en 1 (H) - lámpara encendida b en 0 (L) 4) a → 1 Z (H) y b → 1 (H) El nivel alto en ambas entradas hace operar a ambos relés RL1 y RL4. La conmutación de RL1 y RL2 hacen que RL6 también opere, cerrando parcialmente, el vínculo de alimentación para la lámpara. En este caso, tanto RL3 como RL4 están energizados y el solenoide de RL5 no recibe alimentación por lo que su contacto E permanece en la condición de reposo (abierto), con lo cual la salida toma el estado "0", es decir, la lámpara permanece apagada. La figura 30 muestra la posición de los contactos A a F bajo estas condiciones. Matemáticamente: Si a en 1 (H) y b en 1 (H) entonces s en o (L)→ lámpara apagada La tabla verdad del circuito lógico "O EXCLUSIVO" se reduce a:
12
CLUB SABER ELECTRÓNICA
C OMPUERTAS L ÓGICAS Figura 30
ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s 0 1 1 0
En términos de tensión, la tabla se traduce como: ENTRADA SALIDA a b s L L L L H H H L H H H L donde: L=O y H=1
Y
S US A PLICACIONES
para forFigura 32 mar el circuito analizado. El símbolo del circuito O EXCLUSIVO más utilizado está representado Figura 33 en la figura 32. La figura 33 muestra dos símbolos más, bastante difundidos. Es costumbre, para simplificar, designar el circuito que estamos analizando como "O EX", en idioma inglés se lo llama "EXCLUSIVE OR" o abreviadamente "EX OR", expresión ésta de uso bastante difundido en nuestro idioma. Así como a las salidas de los operadores O e Y fueron asociados circuitos de negación para formar sus respectivos complementarios NOR y NY (o NAND), también en este caso podremos asociar un circuito de negación a la salida del circuito "O EX", dando origen al denominado circuito lógico "NO O EXCLUSIVO" (figura 34) o abreviado "NOR EX". Figura 34
A partir de las tablas que anteceden, extraemos la siguiente propiedad característica del operador "O EXCLUSIVO": su salida se presenta en O cuando, "y sólo cuando", las entradas sean iguales entre sí (o ambas iguales a 0 o ambas iguales a 1). Esta propiedad permite usar combinaciones de estos circuitos para efectuar sumas de números, como es el caso de las calculadoras. En resumen, el circuito "O EXCLUSIVO" está formado por una compuerta Y, una O y una NAND (NO + Y) conectadas entre sí como se muestra en el circuito de la figura 27. El circuito lógico presentado por la figura 31 muestra la debida interconexión de estos tres operadores básicos Figura 31
Los resultados correspondientes al análisis de la compuerta "NOR EX" están resumidos en las tablas siguientes: ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s 1 0 0 1
En términos de tensión, la tabla se traduce como: ENTRADA a b L L L H H L H H
SALIDA s H L L H
CLUB SABER ELECTRÓNICA
13
T ÉCNICAS D IGITALES donde: L=O
y
resuelto el problema, por lo menos en forma temporal.
H=1
El circuito "NOR EX" también es conocido como "EX NOR", término originado en la expresión "EXCLUSIVO NOT OR", de procedencia inglesa, y se acostumbra representarlo gráficamente por el símbolo mostrado en la figura 35. Existen otros símbolos de este operador lógico, como podemos ver por la figura 36. Figura 35
Figura 36
Podríamos continuar con la equivalencia de circuitos lógicos digitales básicos, pero lo dado resulta suficiente para que pueda aplicar sus propios razonamientos.
Correspondencia entre Operadores Lógicos Explicaremos algunas leyes que rigen la lógica digital, proporcionando al lector una estructura de conocimientos pequeña, pero sólida, para que se vea capacitado para proseguir edificando, de aquí en adelante, su cultura sobre la electrónica digital. Vemos que, prácticamente, cualquier circuito lógico básico puede obtenerse de otro (u otros) circuito lógico también básico. Tener conocimiento de esa técnica es bastante útil, principalmente cuando realizamos desarrollos prácticos y en un determinado momento no disponemos, por ejemplo, de un operador NAND que se hace necesario para proseguir las experiencias y/o montaje del circuito experimental. Adquirir el componente en el mercado no siempre es la solución más adecuada y en algunos casos puede ser imposible, por lo menos en el día. Ahora bien, si tenemos en casa algunos circuitos de negación y circuitos "O" o incluso NOR habremos
14
CLUB SABER ELECTRÓNICA
OBTENCIÓN DE UN CIRCUITO LÓGICO NEGACIÓN (CIRCUITO "NO")
DE
El circuito lógico "NO" (o "NOT") se puede obtener a partir de cualquier operador lógico del tipo NAND, NOR o incluso EX NOR, ya que a la salida de estos tres operadores lógicos se asocia un inversor, el cual se aprovechará para nuevas oportunidades. La figura 37 muestra la forma de proceder, que consiste en interconectar todas las entradas de cada uno de los operadores entre sí, a fin de obtenerse el circuito de negación. Veamos si los tres circuitos presentados realizan la función lógica de complementación, y esto se consigue verificando si la tabla de verdad de cada uno de estos circuitos es igual a la del circuito lógico "NO". - Para el NAND (figura 37-A) Las entradas a y b del operador siempre asumen el mismo estado (0 ó 1) porque las mismas están interconectadas entre sí para propiciar la única entrada "e" del operador NO. De acuerdo con la tabla verdad del NAND, extraemos las dos únicas posibilidades que pueden ocurrir: ENTRADA a b 0 0 1 1
SALIDA s 1 0
o también: ENTRADA e L H
SALIDA s H L
Figura 37
C OMPUERTAS L ÓGICAS
Y
S US A PLICACIONES
donde siempre, a = b. Este mismo razonamiento aplicaremos para las otras dos variantes de la figura 37. Figura 38
- Para el NOR (figura 37-B) Por las mismas razones expuestas arriba, extraemos las dos posibilidades ocurridas de entrada (a = b) de la tabla verdad de la puerta lógica NOR, luego: ENTRADA a b 0 0 1 1
SALIDA s 1 0
o también: ENTRADA SALIDA e s L H H L Quedando comprobado que el circuito de la figura 37-B realiza la función de negación. - Para el NOR EX (figura 37-C) De forma análoga tendremos las tablas verdad de abajo, extraídas del circuito NOR EX: ENTRADA a b 0 0 1 1 o también:
SALIDA s 1 0
ENTRADA e L H
SALIDA s H L
También se demuestra que un operador NOR EX, cuyas entradas estén interconectadas entre sí, como ilustra la figura 37-C, se transforma en un circuito de negación o complementación. Las consideraciones que anteceden también son válidas en los casos donde el número de entradas sea superior a dos. OBTENCIÓN DE UN CIRCUITO Y (O AND) Este circuito lógico se puede obtener a partir de circuitos del tipo O (OR) asociados a operadores de negación (circuitos NO o NOT). La figura
12 muestra cómo conseguir operadores del tipo Y (AND) de dos entradas, usando para ello circuitos lógicos Y, O y NOR también de dos entradas. Para verificar si, realmente, los tres circuitos presentados en la figura 38 realizan la misma función lógica de un circuito Y, tenemos que verificar si la tabla de verdad de cada uno coincide con la del circuito Y. Luego, tenemos: - Para el NAND (figura 38-A) Analizando el circuito verificamos que el punto s1 corresponde a la salida del operador NAND ya estudiado. Por otro lado, la salida s (figura 38A) corresponde a la complementación de la función de entrada, o sea, de s1. Siendo así, tenemos: ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s1 s 1 0 1 0 1 0 0 1
En términos de tensión, la tabla se traduce como: ENTRADA a b L L L H H L H H
SALIDA s1 s H L H L H L L H
- Para el O (OR) (figura 38-B) Las entradas del circuito O (OR) son previamente complementadas por circuitos de negación; de la misma forma, la salida del operador básico O
CLUB SABER ELECTRÓNICA
15
T ÉCNICAS D IGITALES también es complementada. Las señales aplicadas a la puerta O no son más definidas por a y b (figura 38-B) y sí por los respectivos complementos que designaremos por sa y sb. La salida del circuito O, designada por s1, tampoco corresponde a la salida del circuito nuestro, el cual es el complemento de esa salida s1. La tabla funcional es: ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA sa sb s1 s 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1
La salida s1 se relaciona con las entradas sa y sb (que corresponden a las entradas a y b negadas), a través de un operador O (OR) cuya característica fundamental es la de proveer un "0" en la salida cuando, y sólo cuando, ambas entradas fueran iguales a 0, o sea, s1 es igual a 0 cuando sa = sb = 0. Finalmente, la salida s está relacionada a s1 a través de un circuito de complementación cuya característica básica es invertir el estado lógico aplicado a su entrada. Extrayendo de la tabla anterior las dos primeras columnas y la última, o sea, las que se relacionan a las señales que son de nuestro interés inmediato, tenemos la siguiente tabla, ¡que no es más que la tabla verdad del circuito Y!:
COMPUTACION PARA PRINCIPIANTES Es el suplemento apropiado para aquellos que ya han realizado o han asimilado los conocimientos del curso “La Electrónica de las Computadoras” de Editorial Quark. Es una enciclopedia que combina distintas técnicas audiovisuales y que presenta los siguientes temas: COMPUTACION PARA PRINCIPIANTES Introducción Clasificación, partes y cuidados
16
CLUB SABER ELECTRÓNICA
ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA s 0 0 0 1
Siendo así, llegamos a la conclusión de que el circuito de la figura 38-B se trata de un circuito del tipo Y ó AND. - Para el NOR (figura 38-C) Podemos elaborar la tabla correspondiente a este circuito que difiere de la anterior por la ausencia de una columna, correspondiente a la salida s1, que en este caso, se encuentra incorporada al operador NOR. ENTRADA a b 0 0 0 1 1 0 1 1
SALIDA sa sb s 1 1 0 1 0 0 0 1 0 0 0 1
Esta tabla corresponde a un circuito lógico Y, mostrando la correspondencia entre el circuito de la figura 38-C y el circuito Y o AND. ************ COMPONENTES EXTERNOS Función y descripción de monitor, teclado, ratón, bocinas, módem, micrófono, gabinete. SOFTWARE Sistema operativo. Programas de categorías Programas de aplicación Procesador de palabras Hoja de cálculo Tutoriales y presentaciones Juegos Administrativos Otros de todo tipo Laboratorios Diseño, etc.
Con la compra de este libro, reclame sin cargo: el CD “Enciclopedia Visual de las Computadoras”
Precio Argentina $ 35.- Precio México $90 M.N.
C LASIFICACIÓN DE LOS CIRCUITOS INTEGRADOS DIGITALES Introducción Casi todos los circuitos integrados digitales se dividen en familias lógicas, cada una constituida por un tipo particular de circuito lógico que se utiliza en los chips de esa familia para todas las compuertas, inversores, Flip-Flops y elementos más complejos. Los elementos de una familia lógica son compatibles entre sí. Es decir que sus niveles lógicos son los mismos y trabajan con la misma tensión, pudiendo la salida de un elemento lógico alimentar la entrada de otro. Las características generales de los circuitos integrados digitales (tiempo de propagación, inmunidad al ruido, potencia disipada, etc.) son preponderantes en el momento de seleccionar un determinado circuito integrado. Algunas veces hay otros factores importantes a tener en cuenta, como la complejidad y el tipo de cápsula a emplear, el costo del componente, la posible compatibilidad con otras familias, el margen de temperatura de trabajo, etc. En la comparación entre las distintas familias lógicas, existen familias que son aconsejables en algunas aplicaciones y no aconsejables en otras. A veces, la propia naturaleza de los circuitos electrónicos exige que no exista una característica para no perjudicar otra. Por ejemplo, el incremento de la velocidad aumenta normalmente el consumo de potencia. Cada familia tiene sus características predominantes y tiende a utilizarse en aquellas aplicaciones en que esas características son las más importantes. Hay ramificaciones dentro de una misma familia cuando es necesario destacar alguna característica. Así, por ejemplo, dentro de la familia TTL de propósitos general se han creado subfamilias tales como TTL de alta velocidad (H) y TTL de bajo consumo (LS). Para entender mejor de qué estamos hablando, definiremos algunos conceptos que serán utilizados más adelante. Por ejemplo, el nivel de integración está dado por la cantidad de compuertas lógicas que pueden integrarse en una misma pastilla, en un mismo chip. De esta manera, podemos decir lo siguiente:
SSI (Small Scale Integration) Significa una integración en pequeña escala, hasta 10 compuertas por chip (menor de 100 transistores). Ejemplos: compuertas lógicas (NAND, NOR, etc.), inversores, Flip-Flops. MSI (Medium Scale Integration) Corresponde a una integración en mediana escala, entre 10 y 100 compuertas por chip (100 a 1.000 transistores). Ejemplos: decodificadores, demultiplexores, comparadores, multiplexores, contadores, registros de desplazamiento, codificadores. LSI (Large Scale Integration) Corresponde a una integración en alta escala, entre 100 y 1.000 compuertas por chip (1000 a 10000 transistores). VLSI (Very Large Scale Integration) Corresponde a más de 1.000 compuertas por chip (más de 10000 transistores). Con respecto a las características generales de estos componentes, los fabricantes de circuitos integrados digitales utilizan, para definir sus productos, algunas características comunes, indicándolas en sus catálogos, publicaciones y folletos. Las más significativas son: Fan-out (Cargabilidad de salida Fo) Indica el máximo número de compuertas que se pueden conectar a la salida de una compuerta. Es la carga que puede conectarse a la salida del elemento que se especifica. Fan-in (Cargabilidad de entrada Fi) Es la máxima cantidad de compuertas que se pueden conectar a la entrada del componente. Niveles lógicos Se denomina así a los valores de tensión, tanto en estado alto como en estado bajo, que se aplican a estos integrados y son reconocidos como "1" o "0" lógicos. Estos niveles son: VoH: Mínima tensión de salida en el nivel lógico alto. VoL: Máxima tensión de salida en el nivel lógico bajo. ViH: Mínima tensión que, aplicada a la entra-
CLUB SABER ELECTRÓNICA
17
T ÉCNICAS D IGITALES da, es reconocida como el estado lógico "1". ViL: Máxima tensión que, aplicada a la entrada, es reconocida como el estado lógico "0". Por ejemplo, en TTL (lógica transistor-transistor): ViH = 2V ViL = 0,8V VoH = 2,4V VoL = 0,4V Margen de ruido Es la variación de tensión admisible a la entrada de una compuerta, sin que la salida de la misma cambie de estado (figura 1). Existen dos márgenes de ruido: - Margen de ruido en el estado lógico "0" de entrada: NIL = ViL - VoL - Margen de ruido en el estado lógico "1" de entrada NIH = VoH - ViH En el ejemplo de la figura 2 se han supuesto dos integrados de la misma familia interconectados; luego, si se coloca un "1" lógico a la entrada: Ve1 >- ViH
Entonces Vs1 2.6V, que corresponde a un "1" lógico. Si todas las entradas están en un nivel lógico alto, aplicando un análisis similar, se deduce que Q2 está cortado, Q1 saturado y la tensión de salida será un "0" lógico. TTL con salida a colector abierto En la salida TOTEM-POLE, correspondiente al circuito de la figura 10 y analizada anteriormente, la carga del transistor Q1 de salida no es un resistor, sino el transitor Q2, dando lugar a una baja impedancia de salida que permite mayor velocidad de conmutación. Otra variante de esta com-
22
CLUB SABER ELECTRÓNICA
Figura 13 El símbolo lógico recomendado por el IEEE para esta conexión se grafica en la figura 14. El fabricante del circuito integrado especifica en la hoja de datos si la compuerta tiene saliFigura 14 da TOTEM-POLE o colector abierto. En la tecnología TTL de colector abierto, para hacer la conexión directa de dos o más compuertas se deben conectar los colectores de los dos transistores de salida con un único resistor
C LASIFICACIÓN
DE LOS
a la fuente de alimentación Vcc. El esquema del conexionado AND cableado se representa en la figura 15. Si cualquiera de los dos transitores de salida va al estado de saturación, es decir, la tensión de salida es la VCE SAT, la salida Z será un "0" lógico. Tenemos entonces que un "0" en Z1 o en Z2 pone un "0" en Z. Para que la salida sea alta, es necesario que los transitores Q1 de salida de ambas compuertas estén cortados. En la realización de funciones lógicas con compuertas, la utilización de la conexión AND cableada permite, en algunos casos, simplificar el circuito lógico. La tecnología TTL con salida TOTEM-POLE no permite realizar el montaje "Y por conexión" o "AND cableada", ya que si la salida de una compuerta es "0" (es decir Q1 saturado y Q2 cortado) y de la otra compuerta es "1" (es decir Q1 cortado y Q2 saturado), al unir directamente los colectores de Q1, la salida de una de las compuertas queda conectada a tierra a través del transistor saturado de la otra, creando un camino de baja resistencia entre Q1 y Q2, lo cual supera la corriente máxima admisible y el transitor se destruye. Figura 15
TTL de tres estados (Thre State) Cuando se desea conectar varias compuertas a una línea común (línea ómnibus), es necesario que sólo un circuito quede "conectado" mientras los restantes se deben comportar como si no estuvieran. Esta conexión no se puede realizar con circuitos de la familia TTL con salida TOTEM-POLE, ya que siempre uno de los transitores de salida está conduciendo. Este inconveniente se soluciona agregando una entrada de inhibición I, que hace que ambos transitores de salida pasen al estado de corte, con lo cual el circuito de salida se aisla de la carga; es decir, el circuito presenta una alta impedancia. En la figura 16 se representa una compuerta NAND de tres estados que son:
C IRCUITOS I NTEGRADOS D IGITALES
Figura 16
- Estado lógico "0" - Estado lógico "1" - Estado de alta impedancia. Si I está alta, permite desconectar la salida de la carga; por lo demás, el circuito continúa operando en dos estados lógicos. Si se aplica un "1" a la entrada de inhibición del circuito de la figura 16, conduce Q7 y se satura Q6, quedando su colector y también uno de los emisores de Q1 sin tensión, con lo que se bloquea Q2 y Q5 va al corte. Por otro lado, a través del diodo, independientemente de los niveles que existan en A y B, Q3 y Q4 quedan bloqueados, con lo cual la impedancia de salida es elevada, consiguiéndose así un tercer estado diferente del alto y del bajo, que se denomina de alta impedancia y que permite que las salidas de estas compuertas puedan unirse entre sí. La tabla de verdad de esta compuerta es la siguiente: I 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
Z 1 1 1 0 ALTA IMPEDANCIA ALTA IMPEDANCIA ALTA IMPEDANCIA ALTA IMPEDANCIA
En la figura 17 se representa el símbolo lógico propuesto por el IEEE para una compuerta NAND de tres estados.
CLUB SABER ELECTRÓNICA
23
T ÉCNICAS D IGITALES Cuando hay varias compuertas de este tipo con sus salidas conectadas, sólo existirá una con su entrada de inhibición baja, con lo Figura 17 que dicha compuerta se comporta norFigura 18 malmente. Para que tenga una idea más clara, en la figura 18 se ven conectadas tres compuertas NAND de tres estados, tal que si, en la compuerta (1), la entrada de inhibición está en "0" y el resto de las compuertas tiene I en "1", la compuerta (1) estará habilitada y sus entradas controlarán el estado lógico de la salida común. La entrada de inhibición es la que controla qué compuerta actúa sobre la salida común. Siempre se debe habilitar una sola compuerta por vez. Dicho de otra manera: funciona como un multiplexor, tal como veremos más adelante. Compuerta AND TTL Además de la compuerta NAND básica, la familia TTL tiene otros elementos lógicos tales como compuertas AND, OR, NOR y EXCLUSIVEOR.
Figura 19
24
CLUB SABER ELECTRÓNICA
En la figura 19 se tiene una compuerta AND de dos entradas cuyo circuito es similar al de la compuerta NAND, a excepción del transistor Q6, que se añade entre Q3 y la salida Q2/Q1 con el propósito de invertir la señal que sale del colector de Q3. El transistor Q5 que se agrega actúa como una baja impedancia de base para Q6. Si cualquiera de las entradas está en estado bajo, el diodo base emisor de Q4 correspondiente se encuentra en conducción. Esto provoca el bloqueo del diodo basecolector de Q4 y con ello el bloqueo de Q3 y Q5. En estas condiciones, Q6 se encuentra conduciendo, lo que provoca la saturación de Q1 y el corte de Q2, con lo cual la salida es un "0" lógico. Esto significa que un "0" a la entrada pone un "0" a la salida. Si las entradas están todas altas, el diodo basecolector de Q4 provoca la conducción de Q3 y Q5. Q6 se corta, ya que su base se encuentra prácticamente a nivel masa a través de Q5 que está saturado. El bloqueo de Q6 significa el bloqueo de Q1 y la conducción de Q2. A la salida tenemos un estado lógico "1". Por todo lo dicho, el inversor Q6 ha convertido una compuerta NAND en una compuerta AND. La familia TTL analizada corresponde a la serie de circuitos integrados digitales que se identifican comercialmente con el prefijo 54 ó 74. A partir de esta familia TTL estándar se han introducido algunas modificaciones que han dado origen a otras series de circuitos integrados digitales TTL, tales como la serie de baja potencia, la de alta velocidad, la Schottky, la de alta velocidad y baja potencia, la de alta inmunidad al ruido, etc. Analicemos cada subfamilia de las nombradas: TTL de baja potencia (Low power TTL, serie 54L/74L) El circuito TTL de baja potencia es igual al visto para la TTL normal, sólo que se han incrementado los valores de los resistores dando como resultado una menor corriente y, por lo tanto, un consumo más pequeño (del orden de 1mW). Como consecuencia del aumento de estos valores, disminuye el consumo, pero aumenta el tiempo de propagación típico a 33ns, con una frecuencia máxima de 3MHz de funcionamiento. Se emplean en casos que requieren bajo consumo y mínima disipación, sin que se necesite alta velocidad de reacción.
C LASIFICACIÓN
DE LOS
TTL de alta velocidad Es la serie "High speed TTL" o serie 54H/74H. Utiliza valores de resistores inferiores a los utilizados en la TTL estándar, lo que permite disminuir el tiempo de propagación a costa de aumentar el consumo. Los parámetros típicos de esta subfamilia TTL son un tiempo de propagación de 6ns, un consumo de 22mW por compuerta y una frecuencia máxima de 50MHz. TTL Schottky Esta serie, denominada STTL y conocida comercialmente bajo el prefijo 54S o 74S, es la más rápida de las subfamilias TTL. El circuito es similar a la TTL de alta velocidad, con el reemplazo de los diodos y transistores por diodos y transistores Schottky, que se caraccterizan por su rapidez, ya que no almacenan cargas. La ausencia de carga almacenada reduce el tiempo de conmutación, aumentando la velocidad del circuito. Tienen un tiempo de propagación típico de 3ns, un consumo de 20mW y una frecuencia máxima de 125MHz. El símbolo, tanto del diodo como del transistor Schottcky, se representa en la Figura 20 figura 20. TTL Schottky de baja potencia La serie "Low power Schottky o "54LS/74LS" es la más reciente de la familia TTL; con ella se consigue una solución de compromiso entre la velocidad de conmutación y el consumo. El circuito es similar al correspondiente a la familia TTL Schottky, con la diferencia que se ha aumentado el valor de los resistores para disminuir el consumo y se suprime el transistor multiemisor por un circuito del tipo DTL. Tiene una propagación típica de 9,5ns y un consumo por compuerta de 2mW, con una frecuencia máxima para Flip-Flop de 45MHz. Familia HTL En la figura 21 se grafica el circuito correspondiente a una compuerta NAND del tipo HTL. La característica principal de esta familia es su alta inmunidad al ruido, por lo que se la emplea en ambientes industriales y en el manejo de dispositivos electromecánicos.
C IRCUITOS I NTEGRADOS D IGITALES
Figura 21
El circuito es similar al de la familia DTL, pero los valores de R1, R2 y R4 son más elevados y la Vcc es de 15V. Los diodos D4 y D5 de la DTL se reemplazan por el diodo Zener y el transistor Q1. La inmunidad al ruido es del orden de 5V; el tiempo de propagación es el más alto de todas las familias y es del orden de 150ns.
Familia ECL (Lógica acoplada por emisor) La lógica acoplada por emisor es la familia de alta velocidad por excelencia. En este tipo de lógica, los transistores no se saturan, con lo que se evita el problema de almacenamiento de portadores minoritarios en la región de base y, en consecuencia, se disminuye el tiempo de propagación. La ECL se subdivide en diferentes subgrupos en función del tiempo típico de propagación: 1) tp = 8ns; fmáx = 30MHz; Pd = 30mW 2) tp = 4ns; fmáx = 75MHz; Pd = 22mW 3) tp = 2ns; fmáx = 125MHz; Pd = 25mW 4) tp = 1ns; fmáx = 400MHz; Pd = 60mW La subfamilia más aceptada es la de tp = 2ns, ya que compatibiliza la velocidad y el consumo. Dada la rapidez de la familia ECL, se utiliza en grandes computadoras y en sistemas de comunicaciones. La figura 22 muestra una compuerta de la familia ECL de 2ns con salida OR y NOR simultáneamente. Note el amplificador diferencial de entrada formado por Q1, Q2, Q3 y Q4, que conducen la corriente dependiendo de las entradas A y B; además controlan la saturación de Q5 y de Q6 para producir una salida OR y NOR. La tensión de alimentación es de -5,2V.
CLUB SABER ELECTRÓNICA
25
T ÉCNICAS D IGITALES Figura 22
Los niveles lógicos, en lógica positiva, son de -0.7V para el "1" y -1,6V para el "0", es decir que la diferencia de niveles es del orden de los 900mV. Cada compuerta dispone de la salida y su complemento. Familia CMOS La familia lógica CMOS (transistores de metal óxido semiconductor complementarios) está caracterizada por su bajo consumo. Es la más reciente de todas las grandes familias y posee la ventaja fundamental de operar con un amplio rango de tensiones de alimentación, como veremos más adelante. El elemento básico de la familia CMOS es el inversor del esquema presentado en la figura 23. Está constituido por dos transistores de efecto de campo (FET), uno de canal P y otro de canal N. Durante el funcionamiento, uno u otro está activado, produciéndose a la salida un "0" o un "1" lógico. Los drenajes y las compuertas (gates) de ambos transistores están unidos entre sí. Figura 23
La unión de las compuertas constituye la entrada del inversor y la unión de ambos drenajes constituye la salida del inversor. Una de las fuentes se conecta a la tensión de alimentación y, la otra, a masa.
26
CLUB SABER ELECTRÓNICA
Se trabaja con lógica positiva. Si la entrada es un "1" (VG = +VDD), el transistor Qn conduce y el Qp está al corte, por lo que la salida es un "0" lógico. Cuando la entrada es un "0" (VG = 0V), el Qp conduce y el Qn está al corte, por lo que la salida está prácticamente a +VDD (en realidad un poco menos que VDD por la caída en el canal conductor), lo que corresponde a un "1" lógico. Vemos, entonces, que prácticamente no conducen ambos transistores a la vez, con lo cual se reduce el consumo. Por poseer transistores CMOS, esta familia se diferencia de la TTL en lo siguiente: a) Bajo consumo. Una compuerta CMOS consume 0,01mW en condiciones estáticas (cuando no cambia de estado). En la forma de operar del inversor anterior, uno de los dos MOS se encuentra siempre al corte y teóricamente no hay circulación de corriente (sin embargo, existe una débil corriente de fuga en el MOS que está al corte, debido a los portadores minoritarios del canal). En condiciones dinámicas, es decir, al efectuarse la conmutación, un MOS pasa del estado de corte al de conducción y el otro MOS de conducción al corte. Existe un instante en el que los dos MOS están conduciendo y originan un pico de corriente. La potencia dinámica disipada crece linealmente con la freccuencia y con el cuadrado de la tensión de la tensión de alimentación VDD. Para VDD = 10V y f = 50kHz, la potencia disipada es el orden de 0,1mW por compuerta. b) Los circuitos CMOS tienen elevada inmunidad al ruido. Normalmente este valor ronda entre el 30 y el 45% de VDD. Este margen de ruido sólo es comparable con la familia HTL. c) Utilización exclusiva de transistor MOS en la realización de las compuertas. Esto permite lograr una gran densidad de componentes en un circuito integrado y, por lo tanto, la realización de circuitos en LSI y VLSI. d) Alto fan-out, del orden de 50 o más. e) Tensión de alimentación en un amplio rango de +3V a +18V Debido a todo esto, la familia CMOS se emplea principalmente en circuitos digitales alimentados por batería y, dada su alta inmunidad al ruido, en ambientes industriales. La desventaja que sobresale en la familia
12ns 25ns 150ns 1ns 2ns 4ns 10ns
6ns
3ns
33ns
9,5ns
25ns a 50ns o más
8MHz 4MHz 125MHz 400MHz 75MHz 5MHz 45MHz 3MHz 35MHz Frec. típica p/Flip-Flop
Tiempo de propagación por compuerta
Bueno Bueno Margen de ruido
Bueno
125MHz
Bueno Bueno Muy Bueno Bueno Bueno
2mW 1mW 19mW 22mW 10mW Disipación por compuerta
50MHz
Bueno
60mW 25mW 22mW 0,01mW estimado 1mW a 1MHz
CMOS es su baja velocidad, con un tiempo de propagación típico de 35 a 50ns o más. En la tabla 1, se reproduce un cuadro comparativo de las distintas lógicas en función de los diferentes parámetros a los efectos de posibilitar la obtención de datos precisos, en forma rápida, cuando los necesite.
12 a 30 MHz
Bajo
55mW
Excelente Bueno
15mW
3V 5V 15V -5,2V -5,2V 5,2V 3a 18V 5V 5V 5V 5V Tensión de alimentación
C IRCUITOS I NTEGRADOS D IGITALES
10mW
DE LOS
5V
5 8 10 10 25 25 50 o más 10 10 10 10 FAN-OUT
10
NOR NAND NAND OR/NOR OR/NOR OR/NOR NOR o NAND NAND NAND NAND NAND Circuito básico
NAND
TTL ESTANDAR PARAMETRO
Tabla 1
TTLALTA TTL VELOCIDAD SCHOTTKY
TTL BAJO TTL LP CONSUMO SCHOTTKY
CMOS
ECL 4ns
ECL 2ns
ECL 1ns
HTL
DTL
RTL
C LASIFICACIÓN
Simbología y Parámetros Usuales para Identificar a los Circuitos Integrados Digitales Los circuitos integrados son esquemas funcionales compuestos por transistores, diodos, resistores y capacitores, fabricados en un mismo proceso, sobre un sustrato o pastilla (chip), y dentro de
CLUB SABER ELECTRÓNICA
27
T ÉCNICAS D IGITALES una misma cápsula. Esto significa que un circuito integrado digital, con dimensiones parecidas a cualquier semiconductor, contiene muchos componentes discretos interconectados directamente, que responden a una función electrónica precisamente definida. El desarrollo que en los últimos años ha impulsado a los circuitos integrados digitales, tanto en su tecnología de fabricación como en lo que se refiere al desarrollo e investigación, ha conseguido colocar en un único chip todos los elementos que componen un computador que se conoce con el nombre de microprocesador o microcontrolador, según el caso, con lo cual se ha logrado reducir enormemente el volumen, lo cual no es la única ventaja porque los circuitos integrados digitales se han hecho indispensables en la industria, electromedicina, comunicaciones, en el campo militar y aeroespacial, etc. Con el fin de comprender mejor el funcionamiento de los diferentes circuitos integrados digitales, vamos a definir la forma en que suelen representarse los diferentes parámetros que intervienen en la designación de un componente. Interpretación de los Parámetros Los fabricantes emplean símbolos para determinar las características de los mismos. Estos símbolos están de acuerdo con las normas internacionales y suelen aparecer en las hojas de datos de los componentes: VIH: Tensión de entrada con nivel lógico alto. Se garantiza un mínimo. VOH: Tensión de salida con nivel lógico alto. Se garantiza un mínimo. VOL: Tensión de salida con nivel lógico bajo. Se garantiza un máximo. VIL: Tensión de entrada para nivel bajo. Se garantiza un máximo. VCC: Tensión de alimentación. VCD: Tensión en el diodo limitador de entrada. VO(on): Tensión de salida en estado conductor. VO(off): Tensión de salida en estado de bloqueo. Vt+: Tensión de umbral en el flanco positivo. Vt-: Tensión de umbral en el flanco negativo. ICCH: Corriente de alimentación con salida a nivel alto. ICCL: Corriente de alimentación con salida a nivel bajo. IIH: Corriente de entrada en nivel alto. Es la corriente que circula por una entrada cuando se le aplica un nivel lógico "1".
28
CLUB SABER ELECTRÓNICA
IIL: Corriente de entrada en nivel bajo. IOH: Corriente de salida en estado alto. IO(off): Corriente de salida en estado de bloqueo. IO(on): Corriente de salida en estado conductor. Ios: Corriente de salida en cortocircuito. Fmáx: Frecuencia máxima de reloj. Fi: Fan-in. Fo: Fan-out. tpHL: Tiempo de propagación para el cambio alto a bajo. tpLH: Tiempo de propagación para el cambio de bajo a alto. tw: Ancho medio de impulso. Evidentemente, los dados son sólo algunos de los símbolos empleados; en la medida que sea necesario, continuaremos definiendo nuevos parámetros.
Encapsulados Utilizados en los Circuitos Integrados Digitales Hemos dicho que los circuitos integrados incluyen circuitos electrónicos con transistores, resistores, capacitores, etc, construidos sobre un mismo material llamado sustrato que, a su vez, son encapsulados en un mismo chip. Los circuitos integrados digitales suelen encapsularse en envases diferentes, según el fabricante y sus usos más frecuentes, pero hay tres tipos básicos de cápsulas que son: a) Cápsula cilíndrica Esta cápsula normalmente es de metal y con forma cilíndrica, similar a la utilizada en ciertos transitores especiales. Su mayor inconveniente es que el número de patitas no puede exceder de 12, lo que limita bastante sus aplicaciones. El aspecto físico de esta cápsula se muestra en la figura 24. Figura 24
C LASIFICACIÓN
DE LOS
b) Cápsula plana o "flat-pack" Tiene un volumen muy reducido y suele ser de material cerámico. Dado que las patitas se encuentran colocadas de forma que se les puede soldar "por puntas" mediante un procedimiento semiautomático, su montaje con la técnica habitual es laborioso. En la figura 25 se da un detalle de este tipo de cápsula que no mide más de 6,5 mm por 20 mm, con un espesor de solo 1,5 mm.
Figura 25
c) Cápsula de doble fila de conexión (Dual in line DIP o Dil) Es la más utilizada en los circuitos integrados digitales comerciales. Las dos filas de patitas, al ser rígidas, permiten que se pueda insertar en tarjetas de circuito impreso normalizado. Puede estar hecha con material plástico o cerámico. Son usuales las cápsulas de 14 y 16 patitas. También existe de 8, 18, 22, 24 y 28 patitas. El aspecto físico de este tipo de cápsula se muestra en la figura 26.
C IRCUITOS I NTEGRADOS D IGITALES
donde se contempla el formato DIL. Es por eso que damos a continuación una serie de ejemplos de circuitos integrados digitales con componentes de la familia TTL. Tales ejemplos se dan en las figuras 27 a 32, según el siguiente detalle: Figura 27: 7400 - Cuádruple compuerta NAND de 2 entradas. Figura 28: 7404 - Séxtuple inversor. Figura 29: 7420 - Doble compuerta NAND de 2 entradas. Figura 30: 7430 - Unica compuerta NAND de 8 entradas. Figura 31: 7474 - Doble Flip-Flop D disparado por flancos positivos. Figura 32: 7486 - Cuádruple compuerta EXOR. Figura 27
Figura 28
Figura 26
Figura 29
Precisamente, por ser el tipo de cápsula más empleada, los circuitos electrónicos con componentes digitales poseen un "lay-out" específico
CLUB SABER ELECTRÓNICA
29
T ÉCNICAS D IGITALES Figura 30
Figura 31
Figura 32
Tres cifras o dos cifras que determinan la función que realiza (número de serie). Su última letra indica el tipo de encapsulado: J: Dual in line, cerámico N: Dual in line, plástico H, U, T, W, Z: Flat-Pack L: TO-5 Como ejemplo podemos dar el siguiente componente que es fabricado por Texas Instruments: Sn 7402 N: SN Texas 74 margen de temperatura comercial 02 función lógica que efectúa (en este ejemplo cuádruple compuerta NOR con 2 entradas) N Cápsula Dual in line plástica Código de MOTOROLA Representado con dos letras de identificación del fabricante: MC. Una cifra de dos números sirve para indicar el margen de temperatura, luego otra de dos o tres números indica la función. Las letras para el encapsulado son: L: Dual in line cerámico G: TO-5 F: Flat-Pack P: Dual in line plástico Demos como ejemplo el componente MC 7404 P MC: Motorola 74 margen de temperatura comercial 04 función lógica, séxtuple inversor P: Dual in line plástico
Nomenclatura Utilizada por los Fabricantes En general, cada fabricante de circuitos integrados digitales utiliza una forma particular para distinguir sus componentes. A continuación veremos algunas nomenclaturas a modo de ejemplo. Código de TEXAS INSTRUMENTS Posee dos letras mayúsculas, cinco números y una letra final, cuyo significado es el siguiente: Las dos primeras letras mayúsculas SN identifican el fabricante. Las dos siguientes indican el margen de temperaturas de acuerdo a lo siguiente: 74 margen comercial 0 a 75°C 54 margen militar -55 a 125°C
30
CLUB SABER ELECTRÓNICA
Código de NATIONAL SEMICONDUCTOR Usa dos letras para identificar el fabricante: DM National, dos cifras que indican el margen de temperatura y dos o tres cifras que indican la función. Letra que indica el encapsulado: D: Dual in line cerámico N: Dual in lline plástico F: Flat-Pack Demos el siguiente ejemplo: DM 7430 N: DM National 74 Margen de temperatura comercial 30 Función lógica (Unica compuerta NAND de 8 entradas) N: Cápsula Dual in line plástico
C LASIFICACIÓN
DE LOS
Los reseñados corresponden a ejemplos de tres de las más importantes empresas fabricantes de circuitos integrados digitales, resta, ahora, dar algunos ejemplos de componentes CMOS comerciales. Algunos componentes CMOS 4001 Cuádruple compuerta NOR de 2 entradas 4002 Doble compuerta NOR de 4 entradas 4008 Sumador total de 4 bits 4012 Doble compuerta NAND de 4 entradas 4011 Cuádruple compuerta NAND de 2 entradas 4013 Doble Flip-Flop D disparado por flancos 4015 Doble registro de desplazamiento de 4 bits entrada serie/salida paralelo 4023 Triple compuerta NAND de 3 entradas 4025 Triple compuerta NOR de 3 entradas 4027 Doble Flip-Flop J-K 4028 Decodificador BCD-decimal 4043 Cuádruple Flip-Flop R-S con compuertas NOR (Cuádruple cerrojo NOR R-S de 3 estados) 4044 Cuádruple Flip-Flop R-S con compuertas NAND (Cuádruple cerrojo NAND R-S de 3 estados) 4063 Comparador de 4 bits
Circuitos Prácticos:
C IRCUITOS I NTEGRADOS D IGITALES 4069 4071 4072 4073 4075 4081 4082 4097 4508
Séxtuple inversor Cuádruple compuerta OR de 2 entradas Cuádruple compuerta OR de 4 entradas Triple compuerta AND de 3 entradas Triple compuerta OR de 3 entradas Cuádruple compuerta AND de 2 entradas Doble compuerta AND de 4 entradas Multiplexor de 8 canales Latch de 4 bits
Ventajas de los Circuitos Integrados Digitales Para finalizar con este capítulo, digamos que en la actualidad, cuando no es preciso operar con sistemas de alta velocidad, la tendencia es utilizar componentes CMOS, por sus ventajas con respecto a las familias que tienen transistores bipolares (tales como las TTL). Sin embargo, todos los circuitos integrados digitales presentan ventajas con respecto a los componentes lineales. Podemos mencionar una serie de ventajas referidas al aumento de la confiabilidad en los circuitos electrónicos, la reducción del stock, reducción
Oscilador con CD4060
El 4060B es un contador digital de usos generales, ideal para utilizar en circuitos de reloj. Normalmente, las salidas del 4060B alimentarían un sistema de reloj. Para que el 4060B trabaje correctamente, necesita una señal de reloj. Este pulso puede ser generado por un oscilador RC.
CLUB SABER ELECTRÓNICA
31
T ÉCNICAS D IGITALES del costo de los equipos, reducción del tiempo de reparación, etc. Damos a continuación, un detalle acerca de lo que estamos hablando: - Aumento de la confiabilidad. Un circuito integrado digital tiene una confiabilidad mucho mayor que otro circuito similar realizado con componentes discretos, debido a un minucioso estudio que exige el proyecto de un circuito integrado digital, a las modernas técnicas de fabricación, a la menor influencia de la temperatura, por estar todos en una misma superficie, etc. - Se requieren menos componentes para stock. - Reducción importante de las capacidades parásitas, que existen entre los componentes a causa de su proximidad. - Reducción de tiempo en la localización de fallas, puesto que el sistema que se usa es el de la sustitución de los circuitos integrados digitales defectuosos, no siendo posible su reparación. - Menor costo Como desventaja, la potencia máxima que pueden disipar los circuitos integrados digitales es reducida. Los valores de los resistores y los ca-
Circuitos Prácticos:
pacitores integrados no pueden superar ciertos máximos, lo que hace que este tipo de componente, algunas veces, deba quedar en el exterior de los circuitos integrados digitales. *****************
Metrónomo con Compuertas
Cuando el interruptor está cerrado, un oscilador genera tres golpes y en seguida un cuarto golpe que marca el compás. El ritmo se puede variar por medio de VR1. La salida puede ser tanto audible como visual.
32
CLUB SABER ELECTRÓNICA
DE
C IRCUITOS I NTEGRADOS F UNCIONES E SPECIALES
Introducción En el capítulo anterior, estudiamos las diferentes familias lógicas, dando ejemplos de uso para los circuitos integrados digitales de la familia TTL y CMOS, que son las más utilizadas. El proceso de fabricación de las diferentes familias ha posibilitado la realización en circuitos integrados digitales de sistemas combinacionales complejos, constituidos por un gran número de compuertas lógicas en un solo chip. Se llama circuito combinacional a aquél en que el estado lógico de su salida depende únicamente del estado lógico de sus entradas; es decir, no se tiene en cuenta la noción del tiempo. Existen circuitos lógicos donde el estado de la salida en un instante no sólo depende del estado lógico de las entradas en ese instante, sino también del estado lógico de las entradas en instantes anteriores; es decir, entra en juego la variable tiempo. Se dice que el circuito tiene memoria. Estos circuitos se llaman secuenciales y los analizaremos más adelante. Entre estos circuitos integrados de funciones especiales podemos encontrar: - Codificadores: Un codificador es un circuito combinacional que tiene 2m entradas (o menos que 2m) y m salidas, de forma tal que, cuando una de las entradas está excitada, a la salida se genera un código de m bits correspondiente a la entrada excitada. Cumple, por lo tanto, la función inversa a la del decodificador. En la figura 1 se da el esquema en bloques de un codificador de 2m entradas y m salidas.
Figura 1
Los decodificadores se clasifican en excitadores y no excitadores, según sus salidas puedan o no controlar respectivamente un indicador visual (display). En la figura 2 se da el diagrama en bloques de un decodificador de n líneas de entrada y 2n líneas de salida.
Figura 2
- Multiplexores: Los multiplexores o selectores de datos son circuitos combinacionales que tienen m entradas de datos y una sola línea de salida. Tiene además n entradas de selección tal que 2n = m. Mediante las entradas de selección se elige la información presente en cualquiera de las entradas y se la conduce a la única línea de salida. Cumple la función opuesta al demultiplexor. Cada combinación binaria presente en las entradas de selección, selecciona la información presente en una de las entradas para ser enviada a la línea o canal de salida. En la figura 3 se ha esquematizado un Figura 3 multiplen xor de 2 entradas y una salida. - Demultiplexores: Un demultiplexor es un circuito combinacional que tiene una entrada de datos D y m salidas. Posee además n entradas de selección tal que 2n = m. La información aplicada en el canal de entrada de datos D, se puede hacer aparecer en cualquiera de las m salidas, aplicando a las entradas de selección la combinación adecuada. En la figura 4 se reproduce el diagrama de un
- Decodificadores: Un decodificador es un circuito que tiene n líneas de entrada (bits de instrucción) y 2n líneas de salida (o menor que 2n) y opera excitando sólo una de las líneas de salida en función de la combinación de bits de entrada.
Figura 4
CLUB SABER ELECTRÓNICA
33
T ÉCNICAS D IGITALES demultiplexor de n entradas y 2n salidas. Además de estos cuatro sistemas combinacionales, en este capítulo veremos comparadores, sumadores y generadores de paridad. Analicemos en detalle cada bloque:
Codificadores Como ya hemos dicho, un codificador es un circuito combinacional que tiene 2m entradas (o menos que 2m) y m salidas, de forma tal que, cuando una de las entradas está excitada, a la salida se genera un código de m bits correspondiente a la entrada excitada. Un ejemplo típico es el teclado de una computadora, donde por cada tecla oprimida se produce una combinación de bits de salida. Por ejemplo, si se utiliza el código ASCII de 7 bits tenemos 27 = 128 combinaciones posibles de entrada. Cuando se activa una de estas 128 líneas de entrada, a la salida se genera el código de 7 bits que codifica la línea de entrada activa. Por ejemplo, si se oprime la tecla correspondiente al Nº 1, a la salida tengo los 7 bits que codifican dicho número. Para analizar la construcción de un codificador, supongamos diez entradas (10 teclas) que corresponden a Figura 5
34
CLUB SABER ELECTRÓNICA
los números decimales del 0 al 9. Al tener 10 entradas necesitamos 4 salidas para codificar esas 10 entradas (24 = 16 combinaciones posibles, de las cuales solo usaremos diez). Es un codificador BCD natural. Para quitar dudas, dicho de otra forma, son necesarias 4 salidas porque tenemos 10 entradas, y recuerde que se tienen m salidas y 2m entradas o menos. Si m = 3; 23 = 8, o sea 8 entradas. Como las entradas son 10, las salidas son 4; entonces m = 4 y 24 = 16. En este caso 10. En un Flip-flop D disparado por flancos positivos, la información presenFigura 27 te en la entrada D se traslada a la salida Q, sólo en el instante en que la señal de reloj pasa de alto a bajo. Cualquier otra variación de nivel, tanto en la entrada D como en el reloj, no provoca variaciones en la salida. El Flip-flop D de la figura 27 está constituido por dos Flip-flops R-S de entrada interconectados (compuertas 3, 4, 5 y 6) y un Flip-flop R-S de salida (compuertas 1 y 2). Figura 28
Figura 29
CLUB SABER ELECTRÓNICA
61
T ÉCNICAS D IGITALES Los Flip-flops de entrada están interconectados de manera tal que, cuando la señal de reloj pasa del nivel lógico bajo al nivel lógico alto, suministra un estado lógico "1", en la salida de un R-S y un estado lógico "0", en la salida del otro R-S, y la memorización se determina según el estado de la línea de datos D. Una vez que el pulso de reloj está en estado alto, se mantiene el mismo estado lógico en el Flip-flop; es decir, las posibles modificaciones en la entrada D no ocasionan ningún cambio en la salida. A través de estados lógicos, podemos entender mejor lo que ocurre en este FF; para ello supongamos que: - Pr = Cr = 1, con lo cual se tiene un funcionamiento normal sincrónico. Suponemos que inicialmente el pulso de reloj está bajo y en D hay un "1". El pulso en estado bajo pone un "1" a las salidas de las compuertas NAND 3 y 4, lo cual coloca la condición 1:1 en las entradas 7 y 8 del Flipflop R-S de salida, que hace que la salida general del FF permanezca como estaba. Como suponemos que D = 1 y la salida de la compuerta NAND 4 también está en estado lógico "1", la salida de la compuerta 6 estará en "0", y este "0" de salida de 6 es suficiente para poner un "1" a la salida de la compuerta 5. Al recibir un flanco positivo del pulso de reloj (pasa de bajo a alto), en las entradas de la compuerta 3 tenemos un "1" lógico, por lo cual la salida de 3 pasa a "0". Este "0" es suficiente para que la salida de 4 se mantenga en "1". Además, este "0" de salida de 3 pone un "1" a la salida de 5. La salida de 6 sigue en "0". Al tener en la entrada 7 de la compuerta 1 un "0", pone un "1" en la salida Q; es decir, pone en la salida Q lo que hay a la entrada D. Se cumple entonces, que la información presente en la entrada D se transfiere a Q cuando se produce un flanco positivo de reloj. Si ahora, con el pulso de reloj en "1", cambia el estado de D, como dijimos, la salida no debe cambiar. Queda en manos del lector comprobar esta situación, realizando el mismo razonamiento que el efectuado hasta el momento.
62
CLUB SABER ELECTRÓNICA
Figura 30
En síntesis, en el FF D disparado por flancos, la información presente en D se transfiere a Q solamente en el instante en que el reloj pasa de "0" a "1" (en este caso, ya que podría dispararse con los flancos negativos de la señal de reloj, esta condición la especifica el fabricante de estos componentes). El diagrama de tiempos que grafica lo explicado hasta ahora se muestra en la figura 30. Recuerde que con Pr = Cr = 1, el Flip-flop opera normalmente, mientras que dichas entradas se consideran activas cuando tienen aplicado el estado lógico "0".
Registros Un registro es un sistema lógico que almacena información de acuerdo con una secuencia preestablecida, contando para ello con elementos de memoria apropiados. Así por ejemplo, puede "memorizar" una palabra digital que luego podrá compararse con otra palabra, en un sistema de seguridad, a los fines de poder tomar determinadas decisiones.
Registros de Desplazamiento Los registros de desplazamientpo o "Shift Register" son sistemas secuenciales constituidos por Flip-flops síncronos interconectados en forma apropiada. Cada Flip-flop almacena un bit, por lo cual para construir un registro de desplazamiento de m bits son necesarios m Flip-flops. Todos los Flip-flops de estos registros tienen una señal de reloj común y se activan y se desactivan sincrónicamente.
E LEMENTOS
Se pueden construir con Flip-flops del tipo RS, JK o D; las diferencias están dadas en la forma que se trata la información a la entrada y su disponibilidad a la salida. Podemos encontrar 4 variantes para estos registros:
DE
M EMORIA
constituido por cuatro FF D disparados por flancos positivos. Como las entradas de reloj se aplican a las patas correspondientes que están unidas entre sí, cada vez que se detecta un flanco positivo de la señal de reloj, cada Flip-flop D en forma independiente traslada lo que hay en su entrada a su salida. - La información se desplaza Figura 31 una posición de izquierda a derecha, por cada flanco positivo de la señal de reloj. Como ejemplo, supongamos que el mensaje que queremos almacenar es 1010, tal como se ve en la figura 32: Figura 32
- Entrada serie - salida serie. - Entrada serie - salida paralelo. - Entrada paralelo - salida serie. - Entrada paralelo - salida paralelo. En los registros de entrada serie y salida serie, los datos se cargan en serie, introduciéndolos en la entrada del FF y se van desplazando a los otros FF con cada ciclo activo de la señal de reloj. La información se obtiene desde la salida del último FF. En los registros de entrada serie - salida paralelo, la información es almacenada en serie y la lectura es simultánea en todos los Flip-flops que componen el registro de desplazamiento. En los de entrada paralelo - salida serie, todos los Flip-flops que componen el registro se cargan simultáneamente y su lectura es en serie. Por último, en los de entrada paralelo - salida paralelo, el registro se carga y se lee en paralelo. Veamos el circuito correspondiente a cada uno de estos casos: Registro de desplazamiento con entrada serie - salida serie La información cargada en el registro, para ser leída, debe desplazarse secuencialmente por los distintos Flip-flops que componen el registro y obtener su lectura desde la salida del último FF. El diagrama de bloques de este componente se presenta en la figura 31. Hemos considerado el caso de un registro
Inicialmente los Flip-flops están en "0"; es decir, Q4 = Q3 = Q2 = Q1 = 0. Luego se cumplirá el contenido de la siguiente tabla: –––––––––––––––––––––––––––––––––––– IMPULSOS BIT Q4 Q3 Q2 Q1 DE RELOJ DE INFORMACION –––––––––––––––––––––––––––––––––––– 1 0 0 0 0 0 2 1 1 0 0 0 3 0 0 1 0 0 4 1 1 0 1 0 –––––––––––––––––––––––––––––––––––– Inicialmente en la entrada D hay un "0"; con la llegada del primer flanco positivo de la señal; este "0" se almacena en el FF4 y aparece en su salida Q4. Con el próximo flanco positivo de la señal del reloj, el FF3 recibe el "0" desde la salida del FF4. Mientras tanto, el FF4 recibe en su entrada y almacena el nuevo dato que es otro "1". Con el tercer flanco positivo del reloj, el "0" almacenado en el FF3 pasa al FF2; el "1" almacenado en el FF4 pasa al FF3 y en el FF4 se almacena el próximo dato que es un "0". Con el cuarto flanco positivo de la señal de reloj los datos se desplazan una posición de izquierda a derecha y en el FF4 se carga el último dato que es un "1".
CLUB SABER ELECTRÓNICA
63
T ÉCNICAS D IGITALES Figura 33
Vemos que para cargar el registro de desplazamiento necesitamos cuatro pulsos de reloj, uno para cada bit. Luego de que toda la palabra fue almacenada, se puede leer en serie la información por la salida del FF1. Por cada pulso de reloj, los datos almacenados en el registro se transmiten en serie, uno a continuación del otro, a través de la salida del FF1. Después de cuatro pulsos de reloj, los datos almacenados pueden ser leídos o transmitidos en serie. Registro de desplazamiento con entrada serie - salida paralelo. El circuito propuesto con FF D, se ha dibujado en la figura 33. En dicho circuito lógico, se ve el agregado de una señal de habilitación que se denomina "E". Según el dato que tenga la entrada E, se pueden cumplir las siguientes condiciones: 1) Si E = "1" Se inhabilita la escritura (carga de datos en serie). Se habilitan las salidas paralelo. 2) Si E = "0" Se habilita la entrada serie (escritura). Se inhabilitan las salidas paralelo (inhabilita la lectura). Se entiende entonces que la señal E autoriza la
64
CLUB SABER ELECTRÓNICA
lectura o la escritura, tal que, si E = 0, se realiza la carga del registro de desplazamiento en serie. Por cada flanco positivo de la señal de reloj, la información aplicada en la entrada serie del FF se carga en serie. Al ser E = 0, las salidas de las cuatro compuertas AND aplicadas a la salida de cada FF son "0" y, por lo tanto, la lectura está inhabilitada. Si en la entrada E se coloca un nivel lógico "1", la entrada de reloj será "0" en todos los Flip-flops; por lo tanto, la escritura está inhabilitada. Por otro lado, las salidas de las compuertas AND de cada FF están inhabilitadas y, por lo tanto, se puede leer en paralelo el contenido de cada Flip-flop que fue escrito previamente en serie. También se observa en la figura 33 una línea de borrado, la cual permite borrar el contenido de los Flip-flops. Se dice que este registro de desplazamiento es un conversor serie paralelo. Registro de desplazamiento con entrada paralelo - salida serie. En la figura 34 se muestra un registro de desplazamiento con entrada en paralelo y salida serie. Note que ahora, además de la entrada de clear, cada FF D posee una entrada de preset, por donde ingresarán los cuatro bits a cargarse en paralelo. En realidad, los cuatro bits a cargar en paralelo se Figura 34
E LEMENTOS ingresan, a través de las compuertas NAND, a las entradas asíncronas de preset (Pr) de cada FF. Esto es posible ya que, al estar preset en "0", se tiene un "1" a la salida Q del FF; es decir: Si Cr = 0 y Pr = 1, entonces Q=0 Si Cr = 1 y Pr = 0, entonces Q=1 Si Cr = 1 y Pr = 1, se tiene una operación normal síncrona. El funcionamiento de este registro dependerá del valor que tenga la señal aplicada en la entrada E y la señal de datos A (A3, A2, A1 y A0). Si E está en "1" cuando A está en "1", entonces Q debe ir a "1", ya que Pr = 0, si A está en "0", Pr es "1" y la salida Q sigue en "0". - Se dice que cuando E = 1 se carga el registro en paralelo. El registro opera de la siguiente manera: Primero se borra el contenido de los FF. Para ello se lleva E = 0 (esto significa Pr = 1) y Cr = 0, con lo cual las salidas de los FF pasan todas a "0". Luego se "autoriza" la escritura en paralelo; tal que si se cumple que: Cr = 1 y E = 1 se tendrá: Si A = 0, Pr = 1, Q = 0 Si A = 1, Pr = 0, Q = 1 Al ser E = 1 se autoriza la escritura y se inhibe la lectura, ya que las entradas de reloj de los
DE
M EMORIA
Flip-flops están bajas. Por último, se debe poder leer la palabra almacenada, para ello se debe cumplir que Cr = 1 y E = 0 (con lo cual Pr = 1). Ahora los Flip-flops operan en forma síncrona; es decir, por cada flanco positivo del pulso de reloj, la información se desplaza una posición de izquierda a derecha, pudiendo obtener los datos almacenados desde la salida en forma serie. Para finalizar, vamos a dar algunos ejemplos de circuitos integrados comerciales que contienen Flip-flops y Registros de Desplazamiento. Flip-flops comerciales TTL 7470 - Flip-flop J-K disparado por flancos positivos. 7472 - Flip-flop J-K amo - esclavo. 7473 - Doble Flip-flop J-K amo - esclavo. 7474 - Doble Flip-flop D disparado por flancos positivos. 7475 - Latch de 4 bits con salidas complementarias. 7476 - Doble Flip-flop J-K amo - esclavo. 7477 - Latch de 4 bits. 74100 - Doble latch de 4 bits. 74104 - Flip-flop J-K amo - esclavo. 74105 - Flip-flop J-K amo - esclavo. 74107 - Doble Flip-flop J-K amo - esclavo. 74174 - Séxtuple Flip-flop D disparado por flancos positivos. 74175 - Cuádruple Flip-flop D disparado por flancos positivos. 74279 - Cuádruple Flip-flop R-S. En la figura 35 se da, a modo de ejemplo, el diagrama lógico y el símbolo correspondiente al Flip-flop J-K maestro-esclavo 74104. Figura 35
CLUB SABER ELECTRÓNICA
65
T ÉCNICAS D IGITALES Flip-flops comerciales CMOS CD4013 - Doble Flip-flop D CD4027 - Doble Flip-flop J-K ordenador-seguidor con set y reset. CD4042 - Cuádruple cerrojo D controlado por reloj. CD4043 - Cuádruple cerrojo NOR R-S TriState. CD4044 - Cuádruple cerrojo NAND R-S TriState. CD4076 - Cuádruple Flip-flop D Tri-State. CD4099 - Cerrojo direccionable de 8 bits. CD40174 - Séxtuple Flip-flop D. CD40175 - Cuádruple Flip-flop D CD4723 - Doble cerrojo de 4 bits direccionables. CD4724 - Cerrojo direccionable de 8 bits.
La figura 37 muestra el diagrama en bloques, el esquema de conexiones y el símbolo correspondiente al circuito integrado 7491, que consiste en un registro de desplazamiento de 8 bits. Registros de Desplazamiento Comerciales CMOS CD4006 - Registro de desplazamiento estático de 18 etapas. CD4014 - Registro de desplazamiento estático de 8 etapas. CD4015 - Doble registro de desplazamiento estático de 4 bits. CD4021 - Registro de desplazamiento estático de 8 etapas. CD4031 - Registro de desplazamiento estático de 64 etapas. *****************
En la figura 36 se da el diagrama de conexiones del circuito integrado CD4013 que consiste en un doble FF D. Registros de Desplazamiento Comerciales TTL 7491 - Registro de desp. de 8 bits entrada serie-salida serie. 7494 - Registro de desp. de 4 bits entrada paralelo-salida serie. 7495 - Registro de desp. de 4 bits entrada paralelo-salida paralelo. 74164 - Registro de desp. de 8 bits entrada serie-salida paralelo. 74165 - Registro de desp. de 8 bits entrada paralelo-salida serie. 74166 - Registro de desp. de 8 bits entrada paralelo-salida serie. 74178 - Registro de desp. de 4 bits entrada paralelo-salida paralelo. 74179 - Registro de desp. de 4 bits entrada paralelo-salida paralelo. 74194 - Registro de desp. de 4 bits entrada paralelo-salida paralelo. 74195 - Registro de desp. de 4 bits entrada paralelo-salida paralelo. 74198 - Registro de desp. de 8 bits entrada paralelo-salida paralelo.
66
CLUB SABER ELECTRÓNICA
Figura 36
Figura 37
D ISEÑO
DE
C IRCUITOS S ECUENCIALES Introducción Sabemos que los Flip-flops son los elementos de memoria básicos y que a partir de ellos es posible construir otros dispositivos, tales como registros de desplazamiento y contadores. Los contadores binarios difieren de los registros de desplazamiento en que sus Flip-flops están conectados entre sí de manera diferente. La función de un contador es dar salida a la información según una secuencia preestablecida con anterioridad. La mayoría de los contadores operan con código binario (dan salida de información en 8421, exceso 3, o algún otro), pero diseñando un circuito mediante una lógica de interconexión puede obtener cualquier configuración arbitraria de salida. Los contadores se emplean normalmente como circuitos básicos en otros sistemas lógicos, ya sea para computación, controles industriales, medición de intervalos, etc. Existen distintos tipos de contadores, los cuales se construyen utilizando Flip-flops JK, T, RS o D. Los podemos clasificar en tres grupos fundamentales: Contadores Asíncronos, llamados también contadores serie. En estos dispositivos, todos los Flip-flops que lo integran cambian de estado simultáneamente; los pulsos de reloj se aplican a todos los Flip-flops al mismo tiempo. Esto hace que, si hay algún cambio, se produzca en sincronía en todos los Flip-flops. Contadores Síncronos, llamados también contadores paralelos. En este caso, los pulsos a contar se aplican a la entrada de alguno de los Flip-flops (generalmente, el primero). Los cambios en los Flip-flops no se realizan en todos al mismo tiempo, debido a que aquéllos a los cuales no llegan directamente los pulsos van a cambiar de estado, si la salida de algún otro Flip-flop cambia de estado; es decir, el cambio de estado de un Flip-flop acciona un segundo Flip-flop, el cual puede después accionar un tercero, luego un cuarto y así sucesivamente. Contadores en Anillos. Un contador en anillo
es simplemente un registro de desplazamiento de rotación; es decir: un registro cuya salida está conectada a su entrada. Los contadores pueden efectuar la secuencia en sentido creciente, en sentido decreciente o en ambos sentidos y en cualquier orden. El número de estados sucesivos a través de los cuales un determinado contador realiza una secuencia antes de que repita nuevamente se denomina módulo. Los contadores de módulo 2n (2, 4, 8, 16 o alguna otra potencia de 2) son los más fáciles de construir. Si n = 2 tenemos 4 estados, 0 a 3. La cantidad n determina el número de Flip-flops que tendrá el circuito. En forma general, un contador es un circuito que realiza una secuencia a través de m estados diferentes en un orden especial, siendo m el módulo del contador. El contador cambia de un estado a otro mediante la señal de reloj. El contador asíncrono requiere menos elementos para su funciomiento que el síncrono. Tiene la desventaja de que es más lento, ya que antes de aplicar a su entrada un nuevo pulso de reloj es necesario que todos los Flip-flops hayan cambiado de estado. Por el contrario, el contador síncrono, si bien es más complejo, es más veloz; se puede usar a mayor frecuencia.
Contadores Asíncronos Como ya hemos explicado, en estos dispositivos, los pulsos a contar se reciben sólo en el primer Flip-flop (el que almacena el bit menos significativo) y los Flip-flops siguientes son comandados por el Flip-flop que lo precede en orden. Para que podamos comprender el funcionamiento, en la figura 1 se da el circuito de un contador de módulo 16 que, por supuesto, tendrá cuatro Flip-flops. En dicha figura se tiene que: LSB - Bit menos significativo. MSB - Bit más significativo. Cada Flip-flop de este circuito es disparado por los flancos negativos de los pulsos de reloj.
CLUB SABER ELECTRÓNICA
67
T ÉCNICAS D IGITALES Los biestables utilizados son Flip-flop J-K con sus entradas unidas, lo que arroja como resultado Flip-flops tipo T disparados por flancos negativos. Si tenemos en cuenta la tabla de verdad de un Flip-flop T. ––––––––––––– T Q+1 ––––––––––––– 1 Q 0 Q –––––––––––––
Figura 1
Se deduce que, si T está con un nivel bajo, la salida no cambia; si está con un nivel alto, la salida cambia cuando se produce un flanco negativo de la señal de reloj. En el circuito de la figura 1, al estar todas las entradas J-K en un nivel "1" lógico, significa que cada vez que se produce un flanco negativo de reloj, el Flip-flop cambia de estado. La salida del FF1 dispara el segundo (FF2) por su entrada de reloj; la salida de FF2 dispara a FF3 y la salida de FF3, a su vez, dispara FF4. Tenemos, entonces, que un pulso aplicado a la entrada de reloj del FF1 se propagará de un Flip-flop a otro hasta que llegue al último de la serie. Por este motivo, a este tipo de contadores también se los llama contadores serie. La tabla de verdad que grafica el funcionamiento detallado es la siguiente: –––––––––––––––––––––––––––––––––––– MSB LSB VALOR 8 4 2 1 DECIMAL –––––––––––––––––––––––––––––––––––– 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 10 1 0 1 1 11 1 1 0 0 12 1 1 0 1 13 1 1 1 0 14 1 1 1 1 15
68
CLUB SABER ELECTRÓNICA
En la tabla dada, que corresponde a un código binario (de peso 8421) vemos que, para realizarla con un circuito secuencial, el segundo Flip-flop (FF2) debe cambiar cuando el primero pasa de 1 a 0 (flanco negativo). - El FF3 cambia cuando el FF2 pasa de 1 a 0. - El FF4 cambia cuando el FF3 cambia de 1 a 0. En el circuito lógico esto está contemplado debido a que la salida Q de cada Flip-flop está conectada a la entrada de reloj del siguiente Flipflop; dicho de otra manera: es la mitad de la del Flip-flop anterior. En la figura 2 se da el diagrama de tiempos correspondiente a este contador. Es importante notar que los requisitos de velocidad de conteo no son los mismos para los cuatro Flip-flops. Así por ejemplo, si los pulsos a contar tienen una frecuencia de 10MHz (0,1 microsegundos entre los pulsos de entrada), el FF1 debe poder operar a 10MHz; en cambio, el FF2 operará a 5MHz,
Figura 2
D ISEÑO
C IRCUITOS S ECUENCIALES
DE
Figura 3
Figura 4
da Q. El contador se lee por Q; lo que cambia es que los pulsos que se aplican a las entradas de reloj son tomados de la salida Q. En la figura 3 se ha dibujado el diagrama lógico de un contador descendente de módulo 16, cuyo diagrama de tiempos se muestra en la figura 4. En los diagramas de tiempo que estamos analizando, las salidas de los Flip-flops son las salidas Q. Si bien podemos profundizar en el tema, continuaremos con el análisis de los contadores sincrónicos para poder dar pautas de diseño de circuitos secuenciales.
Contadores Síncronos
el FF3 a 2,5MHz y así sucesivamente. La etapa n que da el bit más significativo (MSB) operará una frecuencia de: fCK fn = —————— 2n-1 El esquema del contador visto tiene un conteo ascendente. Si lo hacemos descendente (15 a 0), observando la tabla del código binario (de peso 8421) vemos que el FF2 cambia cuando el FF1 pasa Figura 5 a 0 a 1 (flanco positivo). El FF3 cambia cuando el FF2 pasa de 0 a 1. El FF4 cambia cuando el FF3 cambia de 0 a 1. Como los Flip-flops del esquema que estamos analizando son disparados por flancos negativos, lo que hacemos en el contador descendente es utilizar la salida Q en lugar de la sali-
Estos contadores también se basan en la utilización de los mismos Flip-flop JK con las entradas unidas (Flip-flop T) que vimos para los asincrónicos. Su diferencia es que los pulsos de reloj, que en definitiva son los que se deben contar, se aplican a todas las entradas de reloj en forma simultánea y, por lo tanto, todos los Flipflops cambian de estado al mismo tiempo (de manera síncrona). En la figura 5 se da el circuito lógico de un contador síncrono ascendente de módulo 16. Las entradas J-K de los FF2, FF3 y FF4 están
CLUB SABER ELECTRÓNICA
69
T ÉCNICAS D IGITALES conectadas a las salidas Q del FF anterior que hay en la cadena del contador. Dicha unión se efectúa a través de compuertas AND. Por ejemplo, las entradas J-K del FF4 están conectadas a través de una compuerta AND a las salidas Q de los FF3, FF2 y FF1, es decir, todos los Flip-flops anteriores al FF4. Esto significa que cada Flip-flop cambiará de estado cuando la compuerta AND, que se aplica a las entradas J-K, tenga a su salida un "1", y esto se produce cuando las salidas Q de todos los Flip-flops anteriores de la cadena están en el estado lógico "1" (recordemos que en un Flip-flop T la salida cambia de estado cuando en su entrada hay un nivel lógico alto). Si recurrimos a la tabla del código binario (de peso 8421) podemos deducir que el FF1 debe cambiar "siempre", por lo cual su entrada J-K debe estar en "1". - El FF2 cambia siempre que el FF1 esté en "1". - El FF3 cambia siempre que los FF2 y FF1 tengan un "1" a su salida. - El FF4 cambia siempre que los FF3, FF2 y FF1 tengan un "1" a su salida. En forma análoga a lo que vimos en los contadores asíncronos, para realizar un contador descendente (15 a 0) se conectan las entradas J-K de cualquier Flip-flop mediante compuertas AND a la salida Q de todos los Flip-flops que los preceden. Debido a que todos los Flip-flops reciben los pulsos de reloj al mismo tiempo y cambian de estado al mismo tiempo, el retardo total del contador (independientemente de la calidad de Flip-flops que se empleen) es igual al tiempo de propagación de un solo Flip-flop (en el esquema anterior hay que considerar además el tiempo de propagación de la compuerta AND), lo que hace que estos dispositivos sean más veloces. La frecuencia máxima de reloj del contador es: 1 fmáx. = –––––––––––––––––––––––––––––– tp de un FF + tp de una compuerta Si el tiempo tp de un FF y del contador posee los siguientes valores: - tp de un FF = 40 ns y - tp de una compuerta = 10 ns
70
CLUB SABER ELECTRÓNICA
1 fmáx. = ––––––––––– = 20 MHz 50 ns La frecuencia máxima será: 1 fmáx. = –––––––––––––––––––––– tp de un FF x n donde: n = Cantidad de Flip-flops. Por lo tanto, para el contador visto, que tiene cuatro Flip-flops, y considerando también un tp = 40 ns, la frecuencia máxima es: 1 1 fmáx. = –––––––– = –––––––––– = 6,66 MHz 40 ns x 4 160 ns Se deduce entonces que para los contadores síncronos, la frecuencia máxima de trabajo es mucho mayor que la correspondiente a un contador asincrónico. Además, todas las salidas cambian simultáneamente. Entre las desventajas, podemos decir que los contadores asíncronos necesitan muchas más compuertas lógicas y por lo tanto son más complejos. Además, si se observa el esquema del contador síncrono, se ve que la última compuerta AND tiene tres entradas. A medida que se agregan Flip-flops, como consecuencia de tener que contar una palabra de mayor módulo, aumenta la cantidad de compuertas AND y la cantidad de entradas de la última compuerta AND. Pero, si bien aumenta la complejidad del circuito, es importante destacar que la frecuencia máxima está dada siempre por el tp de un sólo Flip-flop más el tp de una compuerta. En la figura 6 se da el esquema lógico de un contador síncrono ascendente de módulo 128 (conteo 0 a 127). Este contador sincrónico ascendente está constituido por siete Flip-flops y 5 compuertas AND, donde la última de estas compuertas posee 6 entradas. En síntesis, debemos destacar lo siguiente: - A medida que aumenta el módulo del contador, aumenta la cantidad de Flip-flops y de compuertas AND, como así también la cantidad de entradas de la última compuerta AND.
D ISEÑO
DE
C IRCUITOS S ECUENCIALES
Figura 6
Contadores Síncronos con Acarreo Una forma de simplificar el circuito lógico de un contador sincrónico consiste en utilizar compuertas conectadas en serie, entre las salidas y las entradas J-K de cada Flip-flop. En la figura 7 se da el esquema lógico simplificado de un contador sincrónico ascendente de módulo 16 con transporte serie. Este esquema corresponde a un contador síncrono ascendente de módulo 16 con transporte serie. También suele llamarse contador sincrónico con acarreo. Este contador sigue siendo síncrono en el sentido de que todos los Flip-flops cambian de estado al mismo tiempo, pero la conexión entre las entradas J y K de cualquier Flip-flop y las salidas Q de todas las anteriores se realiza mediante compuertas AND que están en serie, en lugar de estar en paralelo como en el contador síncrono visto anteriormente. Los distintos Flip-flops llevan compuertas Figura 7
AND, excepto el primero y el último. La ventaja con respecto al contador síncrono con transporte paralelo radica en que el circuito es más simple, teniendo las compuertas AND menos entradas que en el caso paralelo. El tiempo de propagación de las compuertas AND es acumulativo y la fmáx. se ve reducida, comparada con los contadores síncronos con transporte paralelo. Esto constituye una desventaja del transporte serie. La frecuencia máxima de operación de este contador se calcula como: 1 fmáx. = –––––––––––––––––––––––––––––––––– tp de un FF + tp de (n - 2) compuertas donde n es la cantidad de Flip-flops. A medida que aumenta el módulo del contador, aumenta el tp, y se ve limitada la ventaja con respecto a la velocidad de los contadores síncronos, que disminuye respecto de los asíncronos.
Contador Síncrono Ascendente-Descendente La figura 8 esquematiza un contador sincrónico ascendente-descendente con transporte serie. Las características de los contadores síncronos ascendentes y las de los contadores síncronos descendentes se pueden combinar en
CLUB SABER ELECTRÓNICA
71
T ÉCNICAS D IGITALES Figura 8
un solo contador ascendente-descendente (updown). Mediante una señal de control C, se selecciona si el conteo es ascendente o descendente. La función de dicha señal es la siguiente: Si C = 1 Se realiza una cuenta ascendente con transporte serie. Si C = 0 La cuenta es descendente, también con transporte serie. La frecuencia máxima se calcula: Figura 9
72
CLUB SABER ELECTRÓNICA
1 fmáx. = ––––––––––––––––––––––––––––––––––– tp de un FF + tp de una compuerta x 2 (n - 1) donde n es la cantidad de Flip-flops. El circuito de la figura 8 corresponde a un contador ascendente-descendente con transporte serie. El diagrama de un contador ascendente-descendente con transporte paralelo se muestra en la figura 9. En este circuito, la función de la señal C es la que describimos a continuación:
D ISEÑO Si C = 1, se efectúa la cuenta en forma ascendente. Si C = 0, la cuenta es descendente.
Diseño de Circuitos Secuenciales Mapa de Karnaught Cuando hablamos de diseñar circuitos especiales, nos referimos a poder obtener un dispositivo capaz de efectuar cuentas con módulos distintos al 8421, poder obtener una secuencia en anillo, contar con un dispositivo que efectúe una determinada función cuando se sigue una secuencia, etc. Para encarar las nociones de diseño, es necesario recordar algunos conceptos: - Un contador de módulo m es aquel que tiene m estados diferentes; puede ser síncrono o asíncrono. Estos contadores contienen los circuitos necesarios para controlar la cantidad m de estados que se desea obtener. Por ejemplo, es muy utilizado el contador BCD natural (conteo de 0 a 9), cuyo módulo es 10. Este contador se realiza con cuatro Flip-flops y la lógica necesaria para que vuelva a "0", cuando el conteo llegue a 9. De la misma manera, podemos implementar el diseño de un contador de módulo 12, que se realiza con 4 Flip-flops y la lógica necesaria para que, cuando el conteo llegue a 12, vuelva a 0. Si bien los contadores de códigos 8421 son los más populares por ser los más sencillos de realizar, ya que utilizan un mínimo número de compuertas para interconectar los Flip-flops, todos los contadores síncronos y asíncronos pueden construirse para contar en un código diferente al 8421. La base de cualquier contador es una combinación adecuada de Flip-flops. La única diferencia entre un contador binario de pesos 8421 y cualquier otra secuencia está dada por la lógica utilizada en la interconexión de los Flip-flops. Para la implementación de un contador de código determinado, se debe diseñar la lógica de interconexión correspondiente, como veremos seguidamente. La estructura básica de un contador es la de un conjunto de Flip-flops interconectados. Un Flip-flop es un circuito secuencial cuya función puede determinarse a través de la tabla de verdad. También puede darse su funcionamiento a través de la función o ecuación característica del Flip-flop y con el objeto de encarar el diseño de
DE
C IRCUITOS S ECUENCIALES
nuevos contadores, vamos a "buscar" la ecuación características de los Flip-flops vistos, comenzando por el R-S.
Obtención de la Ecuación Característica de un Flip-flop R-S Para poder comprender el desarrollo que vamos a efectuar, es necesario que el lector tenga conocimientos sobre simplificación de funciones mediante "Mapa de Karnaugh". No es objeto de esta obra dar una explicación detallada sobre el tema, dado que el mismo es objeto de otras obras y no hace al concepto de este punto. Sin embargo, haremos un análisis sencillo a los efectos de que el tema pueda comprenderse en su totalidad. Como primera medida, para la obtención de la función característica de un FF R-S, recordemos su tabla de verdad: ––––––––––––––––––––––––––––––––––––– S R Q Q+1 ––––––––––––––––––––––––––––––––––––– 0 0 0 0 NO CAMBIA 0 0 1 1 ––––––––––––––––––––––––––––––––––––– 0 1 0 0 PONE UN "0" 0 1 1 0 ––––––––––––––––––––––––––––––––––––– 1 0 0 1 PONE UN "1" 1 0 1 1 ––––––––––––––––––––––––––––––––––––– 1 1 0 X NO PERMITIDO 1 1 1 X ––––––––––––––––––––––––––––––––––––– De esta tabla se deduce la ecuación característica. Para ello se representa esta tabla en un mapa de Karnaugh y se agrupan todos los "1" correspondientes, tal como se muestra en la tabla 1.
CLUB SABER ELECTRÓNICA
73
T ÉCNICAS D IGITALES Del mapa de Karnaugh, si agrupamos los dos "1" verticales que corresponden a la columna "01" (R = 0 o R y Q = 1) y agrupamos los dos "1" y las dos "X" horizontales que corresponden a la fila "1" (S = 1), surge que la ecuación característica es:
tanto, en la tabla 2, se han trasladado los "1" de dicha tabla de verdad:
Q+1 = S + RQ Las "X" las tomamos agrupadas junto con los "1" dado que es una combinación prohibida y nos permite obtener una ecuación simplificada. La ecuación característica nos dice que el próximo estado que toma la salida Q es un "1" cuando S = "1" o cuando R = 0 y Q = 1. La ecuación característica es: Función Característica del Flip-flop J-K Q+1 = JQ + KQ De la misma forma que antes, damos en primer lugar, la tabla de verdad del FF J-K: ––––––––––––––––––––––––––––––––––– J K Q Q+1 ––––––––––––––––––––––––––––––––––– 0 0 0 0 NO CAMBIA 0 0 1 1 ––––––––––––––––––––––––––––––––––– 0 1 0 0 PONE UN "0" 0 1 1 0 ––––––––––––––––––––––––––––––––––– 1 0 0 1 PONE UN "1" 1 0 1 1 ––––––––––––––––––––––––––––––––––– 1 1 0 1 CAMBIA 1 1 1 0 ––––––––––––––––––––––––––––––––––– De la tabla de verdad, surge que la salida tomará el estado lógico "1" cuando: J = 0, K = 0 y Q = 1 y J = 1, K = 0 y Q = 0 y J = 1, K = 0 y Q = 1 y J = 1, K = 1 y Q = 0 Para encontrar la ecuación característica deberían transportarse al mapa de Karnaugh los "1", a los casilleros correspondientes, luego se los debe agrupar y obtener las combinaciones de los estados agrupados. Luego, con dicha ecuación característica se puede implementar la función que representa al FF J-K con compuertas lógicas. Por lo
74
CLUB SABER ELECTRÓNICA
Esta ecuación nos dice que podemos obtener un FF J-K a partir de tres compuertas; dos compuertas AND con una entrada negada y una compuerta OR, tal como se muestra en la figura 10. Figura 10
Función Característica del Flip-flop T La tabla de verdad de este FF es: ––––––––––––––––––––––– T Q Q+1 ––––––––––––––––––––––– 0 0 0 0 1 1 1 0 1 1 1 0 ––––––––––––––––––––––– A simple vista se observa que en este caso no se pueden agrupar "1" con el objeto de simplificar la función y así utilizar pocas compuertas para el diseño lógico. Sin embargo, a los fines didácticos,
D ISEÑO vamos a construir el mapa de Karnaugh tal cual como se observa en la tabla 3.
DE
C IRCUITOS S ECUENCIALES
Luego, a partir de los mapas de Karnaugh se deduce la ecuación de cada Flip-flop. Por último, se compara la ecuación anterior con la ecuación característica del Flip-flop utilizado y se deduce la expresión lógica de las entradas del mismo.
Diseño de un Contador BCD Natural
La ecuación característica es: Q+1 = TQ + TQ = T ⊕ Q Esta ecuación nos dice que el próximo estado de la salida Q es un "1" cuando T = 1 AND Q = 0 OR cuando T = 0 AND Q = 1 De la misma manera podemos conseguir la ecuación característica de cualquier otro dispositivo, así por ejemplo, la ecuación característica del FF D es: D = Q+1 Para diseñar un contador sincrónico, primero debemos elegir qué tipo de FF vamos a utilizar y luego saber cuántos biestables serán necesarios, para ello se debe saber cuál es el módulo del contador, luego se debe cumplir que: 2n ≥ M n: cantidad de Flip-flops. M: módulo del contador. Por ejemplo: si M = 10, entonces n = 4 si M = 128, entonces n = 7 Una vez conocido el tip de FF y la cantidad necesaria, se debe realizar la tabla de verdad del funcionamiento del contador, en la cual se muestra el primer estado lógico que han de tomar los Flipflops después de cada pulso y en función del estado actual del Flip-flop. Al alcanzar el estado correspondiente a la máxima capacidad de conteo, el contador vuelve al estado inicial.
Este contador debe poder contar de 0 hasta 9 y una vez que llega al último número, se vuelve a cero con la próxima cuenta. - En primer lugar seleccionamos FF J-K para nuestro dispositivo. - Como el contador tiene un módulo 10 se debe cumplir que: 2n ≥ 10 luego, n = 4 - Buscamos ahora la tabla de verdad del contador que estamos diseñando, para ello, a continuación, presentamos una tabla con estados actuales o presentes y otra con los estados siguientes a una cuenta o estados futuros: –––––––––––––––––––––––––––––––––––––––––––––––––––––––– ESTADO ACTUAL PROXIMO ESTADO Q3 Q2 Q1 Q0 Q+3 Q+2 Q+1 Q+0 –––––––––––––––––––––––––––––––––––––––––––––––––––––––– 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 X X X X 1 0 1 1 X X X X 1 1 0 0 X X X X 1 1 0 1 X X X X 1 1 1 0 X X X X 1 1 1 1 X X X X –––––––––––––––––––––––––––––––––––––––––––––––––––––––– En las tablas que acabamos de construir, Q3, Q2, Q1, Q0 representan el estado actual de la salida Q de los 4 Flip-flops numerados respectivamente como 3, 2, 1 y 0; mientras que Q+3, Q+2, Q+1, Q+0 representan el "próximo" estado que to-
CLUB SABER ELECTRÓNICA
75
T ÉCNICAS D IGITALES mará la salida Q de los 4 Flip-flops que hemos numerado respectivamente como 3, 2, 1, y 0. Cuando el estado actual de los 4 Flip-flops es 0000 (corresponde al decimal 0), el próximo estado es 0001 (que corresponde al decimal 1); cuando ese estado es 0001 (decimal 1), el próximo estado es 0010 (que corresponde al decimal 2), y así sucesivamente. Cuando el estado actual del contador sea 1001 (que corresponde al decimal 9) el próximo estado será 0000 (decimal 0); es decir, se vuelve al estado inicial. Debemos ahora construir los diferentes mapas de Karnaugh para cada uno de los cuatro FF que posee nuestro contador. Comenzamos con el FF, cuya salida será Q0 cuyo estado siguiente hemos denominado Q+0. Para el Flip-flop numerado como 0 se obtiene Q+0: Y, tal como dijimos, el estado de Q2 es el único que cambia entre un casillero y el otro, por lo tanto, para ese grupo la ecuación será: Q0 Q1 Q3 Para el otro grupo de cuatro "1" será: Q0 Q1 Por lo tanto la ecuación característica de este segundo FF será: Q+1 = Q0 Q1 + Q0 Q1 Q3 Damos en las tablas 6 y 7 los mapas corresponSe deduce que: Q+0 = Q0 De la misma manera procedemos para el segundo FF que hemos identificado como Q1 cuyo estado siguiente (salida para nosotros) será Q+1. Vea la tabla 5. En este caso, se pueden agrupar dos "1" que corresponden a los dos primeros casilleros de la segunda fila. En dichos casilleros, la única variable que cambia de un "1" respecto del otro es Q2. Para ambos "1" se cumple que: Q0 = 1 (Q0), Q1 = 0 (Q1), Q3 = 0 (Q3)
76
CLUB SABER ELECTRÓNICA
D ISEÑO dientes al tercer y cuarto Flip-flop respectivamente:
C IRCUITOS S ECUENCIALES
DE
nidas con la ecuación característica del Flip-flop J-K, igualando los coeficientes de las variables Q y Q correspondientes a J y K respectivamente. Recuerde que: Q+1 = JQ + KQ Para FF0 será: J0 = 1 K0 = 0, o lo que es lo mismo: K0 = 1 Para el FF1: J1 = Q0 Q3 K1 = Q0 Para el FF2: J2 = Q0 Q1 K2 = Q0 + Q1
Haciendo el análisis correspondiente, de las tablas anteriores, surge que las ecuaciones características de los últimos dos FF de nuestro contador BCD serán: Q+2 = Q0Q2 + Q0Q1Q2 + Q1Q2 Q+3 = Q0Q1Q2 + Q0Q3 En esta última ecuación podríamos considerar un solo "1" en el grupo de la tercera columna (vea tabla 7), dado que la X puede tomar el valor "0" o "1". A los fines de dar un ejemplo que contenga todas las posibilidades, si consideramos el mapa como acabamos de sugerir, la ecuación característica del último FF queda: Q+3 = Q0Q1Q2Q3 + Q0Q3 Note que, al considerar un grupo de un solo "1", la cantidad de variables correspondientes a ese "1" aumenta; de ahí la necesidad de agrupar la mayor cantidad de "1", dado que al implementar el circuito serán necesarias compuertas de menor cantidad de entradas. Por todo lo dicho, las ecuaciones correspondientes a los cuatro FF son: Para FF0, Para FF1, Para FF2, Para FF3,
Q+0 = Q0 Q+1 = Q0 Q1 Q3 + Q0 Q1 Q+2 = Q0 Q2 + Q0 Q1 Q2 + Q1 Q2 Q+3 = Q0 Q1 Q2 Q3 + Q0 Q3
Vamos ahora, a comparar las ecuaciones obte-
Luego, aplicando leyes del álgebra digital, se tiene: K2= Q0 . Q1 Para el FF3: J3 = Q0 Q1 Q2 K3 = Q0 Con estas cuatro ecuaciones, podemos construir el circuito de nuestro contador, cuyo esquema se muestra en la figura 11. Las compuertas AND que interconectan los Flip-flops limitan el conteo a módulo 10; es decir, cuenta desde "0" hasta "9". En la siguiente tabla se detalla la forma en que se realiza la cuenta: ––––––––––––––––––––––––––––––––––– F3 FF2 FF1 FF0 CONTEO ––––––––––––––––––––––––––––––––––– 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 ––––––––––––––––––––––––––––––––––– Partimos de un contador binario del tipo "8421", ya visto; cuando el contador llega a la
CLUB SABER ELECTRÓNICA
77
T ÉCNICAS D IGITALES Figura 11
cuenta 1001 (que corresponde al decimal 9), con el próximo pulso, nuestro contador de módulo 10, debe retornar a 0000 (que corresponde al decimal 0). Esto se consigue interconectando los Flip-flops mediante las compuertas AND. Para mantener el FF1 en el estado lógico 0, en el siguiente pulso de reloj que viene detrás del estado 1001 (decimal 9) la salida Q del FF3 se conecta a la entrada de la compuerta AND 1. En este instante la salida Q del FF3 es un "0" y, por lo tanto, las entradas J y K del FF1 son "0"; el FF1 no cambia de estado con el próximo pulso de reloj. Ahora bien, para hacer que la salida Q del FF3 pase a "0", la salida Q del FF0 se conecta directamente a K del FF3. Esto hace que la entrada K pase continuamente de un estado alto a otro bajo, de modo alternativo y, por lo tanto, el FF3 se mantiene en "0". Cuando se realiza la cuenta del decimal 7, todas las entradas de la compuerta AND 3 pasan al estado"1" y aparece un nivel alto, tanto en J como en K del FF3. Por consiguiente, en el próximo pulso de reloj, el FF3 pasa a 1 (conteo decimal 8). Este estado "1" permanece después de que tiene lugar el pulso de reloj posterior (conteo decimal 9), ya que ahora la salida Q del FF0 es un "0", suprimiendo así el estado lógico "1", tanto en J como en K del FF3. Para el conteo del decimal 9, Q del FF0 pasa a "1" otra vez y, por lo tanto, el FF3 tiene K alta y J baja. De esta manera, con el siguiente pulso de reloj, el FF3 retorna nuevamente a "0".
Contadores en Anillo En el capítulo anterior analizamos los registros de desplazamiento. En esa oportunidad vimos que los datos en las entradas se pueden cargar en serie
78
CLUB SABER ELECTRÓNICA
o en paralelo y de la misma manera se pueden obtener en sus respectivas salidas. Agregando algunas compuertas lógicas a un registro de desplazamiento se lo puede transformar en un contador en anillo. Este dispositivo es simplemente un registro de desplazamiento de rotación; es decir, un registro cuya salida está conectada a su entrada. Existen muchas formas de construir un contador en anillo y los usos que puede tener van desde circuitos secuenciales para efectos lumínicos especiales, hasta cerraduras con claves secretas de seguridad. De la misma manera que hemos explicado cómo se diseña un contador de módulo y secuencia determinada, también podemos "diseñar" contadores en anillo e, incluso a partir de un contador en anillo se puede obtener un equipo que realice otro tipo de cuentas (contador BCD, contador Johnson, etc). A los fines prácticos, en la figura 12 se da el circuito correspondiente a un contador en anillo con cuatro FF J-K que responde a la siguiente tabla de verdad: ––––––––––––––––––––––––––––––––––––– ESTADO FLIP-FLOP 1 2 3 4 ––––––––––––––––––––––––––––––––––––– PRECARGA 1 1 0 0 0 2 0 1 0 0 3 0 0 1 0 4 0 0 0 1 1 1 0 0 0 ––––––––––––––––––––––––––––––––––––– El contador en anillo se "carga" normalmente con un "1" en el primer Flip-flop y con "0" en todos los demás (se llama precarga). Después, mediante los pulsos de reloj, se hace circular el bit "1" a través de todos los FF del registro. Como consecuencia de esto, el contador obtiene una serie de combinaciones lógicas en sus salidas que pueden utilizarse para clasificar un equipo u otros circuitos lógicos por medio de diferen-
D ISEÑO tes operaciones. Además de los Figura 12 usos ya citados, los contadores en anillo se utilizan en computadoras, en decodificadores y en otras aplicaciones. Una ventaja interesante de estos contadores es que, contrariamente a lo que sucede en otros dispositivos, no precisan decodificación, ya que cualquier línea de salida puede conectarse directamente al dispositivo o circuito que va a activarse. Una limitación del contador en anillo es que, por ejemplo, un contador de 4 bits sólo puede generar 4 estados únicos, a diferencia de los otros contadores vistos, que con 4 bits pueden generar 16 estados diferentes. Esto significa que un contador en anillo tiene n estados, pero un contador binario de peso Figura 13 8421 tiene 2n estados, siendo n el número de Flip-flops. Dicho de otra manera, un contador en anillo tiene n secuencias; es decir, para contar, por ejemplo, 10 secuencias, se necesitan 10 Flip-flops. Con una ligera modificación, el contador en anillo se transforma en un contador Johnson. La diferencia fundamental es que la salida Q del último Flip-flop se vuelve a conectar a la entrada J del primer Flip-flop, tal como se muestra en la figura 13. Un contador Johnson tiene 8 estados (cuenta de 0 a 7 en decimal), que responden a la siguiente tabla: ––––––––––––––––––––––––––––––––––– DIGITO FLIP-FLOP DECIMAL 4 3 2 1 ––––––––––––––––––––––––––––––––––– 0 0 0 0 0 1 0 0 0 1 2 0 0 1 1 3 0 1 1 1 4 1 1 1 1 5 1 1 1 0 6 1 1 0 0 7 1 0 0 0 ––––––––––––––––––––––––––––––––––– 0 0 0 0 0
DE
C IRCUITOS S ECUENCIALES
A la salida de nuestro contador necesitaremos decodificadores para poder obtener los diferentes estados que muestra en la tabla anterior. De ella se deduce que: "0" = Q1Q4 "1" = Q1Q2 "2" = Q2Q3 "3" = Q3Q4 "4" = Q1Q4 "5" = Q1Q2 "6" = Q2Q3 "7" = Q3Q4 Evidentemente, esta decodificación se puede realizar con compuertas AND, tal como muestra la figura 14. Como consecuencia de la realimentación de la salida invertida con la entrada, el contador pasa por 2 x n estados diferentes, siendo n el número de Flip-flops que hay en el contador. En el circuito analizado hay 4 Flip-flops y 8 estados diferentes. Esta es una ventaja con respecto al contador en anillo que vimos anteriormente, ya que tiene el doble de estados posibles. - El contador Johnson tiene el doble de estados que el contador en anillo y la mitad de estados que un contador binario de peso 8421.
CLUB SABER ELECTRÓNICA
79
T ÉCNICAS D IGITALES La desventaja del Figura 14 contador Johnson, con respecto al contador en anillo, es que necesita un decodificador para dar una señal independiente para cada uno de los 2 x n estados. El código Johnson más empleado tiene 5 bits. En la siguiente tabla damos los correspondientes valores en decimal: ––––––––––––––––––––––––––––––––––– DIGITO FLIP-FLOP DECIMAL 5 4 3 2 1 ––––––––––––––––––––––––––––––––––– 0 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 1 3 0 0 1 1 1 4 0 1 1 1 1 5 1 1 1 1 1 6 1 1 1 1 0 7 1 1 1 0 0 8 1 1 0 0 0 9 1 0 0 0 0 –––––––––––––––––––––––––––––––––––
Aplicaciones de los Contadores Una aplicación interesante de los contadores se efectúa en temporizadores de períodos prolongados, en los cuales se divide la frecuencia de una señal generada por un oscilador, mediante la cuenta de pulsos en dispositivos como los que hemos analizado. En la próxima sección, describiremos un circuito que hace uso de un contador CMOS digital para “contar” gran cantidad de pulsos y así obtener tiempos prolongados.
******************
LIVEWIRE Experimente con Circuitos para Saber Cómo Funcionan sin Tener que Montarlos Realmente Livewire es un “Laboratorio Virtual” que permite hacer simulaciones virtuales empleando animación y sonido que demuestran los principios de funcionamiento de los circuitos electrónicos, teniendo la oportunidad de visualizar qué ocurre con el desempeño del circuito cuando se realiza alguna modificación. Dicho de otra forma, si Ud. quiere montar un circuito y no está seguro de que va a funcionar, primero dibújelo con el Livewire y averigue cómo se comporta (sin necesidad de montar el circuito realmente y mucho menos, tener que comprar los componentes). Ud. cuenta con switches, transistores, diodos, circuitos integrados, bobinas, resistencias, capacitores y cientos de otros componentes que pueden ser conectados para investigar los conceptos de voltaje, corriente y carga. No hay límites para el diseño de los circuitos, ni conexiones o componentes que fallen; puede interconectar cientos de componentes en un solo circuito y tampoco hay límites en la cantidad de prototipos que se pueden simular. Si quiere saber cómo se comporta un circuito, simplemente debe “arrastrar” los componentes sobre un “tablero o documento” y los tiene que conectar siguiendo pasos muy simples hasta formar el circuito que Ud. quiera. Una vez armado el circuito sobre dicho tablero tiene que seguir pasos muy simples para conectarle UK - 0003 instrumentos (osciloscopios, fuentes de alimentación, multímetros, frecuencímetros, etc.) y así ver cómo opera. Si se trata de un amplificador de audio, por ejemplo, y le coloca una señal de entrada, podrá experimentar cómo reproduce el parlante. Es decir, trabajará en forma virtual como lo haría en el mundo real. Este laboratorio virtual simulador de circuitos electrónicos posee las siguientes características: – Símbolos de circuitos y paquetes de componentes. – Herramientas para el diseño de circuitos inteligentes, que unen su circuito automáticamente mientras trabaja. – Produce la simulación de circuitos interactivos, tal como si trabajaran en el mundo real. – Permite la simulación realista de más de 600 componentes ya almacenados en el programa. – Posee instrumentos virtuales que incluyen osciloscopios y analizadores lógicos, que ayudan a la investigación y diseño de circuitos. También tiene multímetros, fuentes de alimentación y muchos otros instrumentos. – Produce la simulación realista de todos los componentes y si hace algo mal, éstos explotarán o se destruirán. Si conecta una lamparita de 12V sobre una fuente de 24V, podrá ver en pantalla cómo se quema dicha lámpara. – Ofrece publicaciones integradas de textos, gráficos y soporte para ortografía y gramática. – La simulación en tiempo real permite localizar y solucionar fallas. Precio Argentina $180.– Los circuitos que haya armado con el Livewire podrá ejecutarlos con el PCB Wizard para hacer el correspondiente circuito impreso. Precio México $600 M.N.
80
CLUB SABER ELECTRÓNICA
M ONTAJES CON CIRCUITOS INTEGRADOS DIGITALES 1) Temporizador de Período Prolongado Describiremos un temporizador que tiene capacidad de controlar cargas, en intervalos que van desde algunas decenas de minutos hasta cerca de 36 horas. Se puede utilizar para la conexión de lámparas de exteriores o escaparates, para el accionamiento de dispositivos para piscinas, en la alimentación automática de animales en criaderos, en el riego de jardines o canteros de plantas, etc. Concretamente, la precisión no puede ser considerada el punto fuerte de este ejemplo de aplicación, pues la base de tiempo será ajustada manualmente. Así, una variación de apenas 1% en el ajuste, que en aplicaciones normales es perfectamente tolerable, en un ciclo de 36 horas de temporización significará una variación de aproximadamente 21 minutos. En una aplicación crítica, como un control de proceso, esta variación tal vez no sea admisible, pero en una aplicación doméstica como, por ejemplo, la alimentación de animales o el riego de campos o llenado de floreros, no tendrá mucha importancia. Incluso considerando estas limitaciones, las posibilidades de uso siguen siendo variadas y numerosas, principalmente teniendo en cuenta algunos recursos técnicos ofrecidos por el circuito. Dentro de estos recursos destacamos los siguientes: - Accionamiento de la base de tiempo por la red y al mismo tiempo por pilas, lo que significa que en una falta de energía el ciclo de conteo no será afectado: el circuito continuará marcando normalmente el tiempo para un accionamiento normal al fin del proceso, cuando la energía se haya restablecido. - Tres tipos de accionamiento para las cargas o aparatos controlados. El primer tipo de accionamiento consiste en desconectar algo al fin del intervalo progra-
mado. En esta modalidad, al desconectar el aparato controlador, el temporizador también "se desconecta", cortando su propia alimentación. Una aplicación interesante para esta modalidad de operación, con intervalos más cortos, es como el temporizador de un televisor, desconectándolo en caso que usted se fuera y se lo olvide conectado. El segundo tipo de accionamiento consiste en la activación de una carga al final del intervalo previsto. El temporizador conecta esa carga después del tiempo programado, manteniéndola conectada permanentemente. (Para que la misma sea desconectada debe hacerlo usted). Finalmente, tenemos la aplicación con doble temporización. En esta aplicación podemos conectar algo al final del tiempo programado, por un tiempo determinado. Explicaremos mejor: podemos programar el aparato para conectar un motor, por ejemplo, al final de 24 horas y, en una segunda programación, para que el mismo esté conectado durante 30 minutos. La segunda temporización puede ser ajustada entre algunos minutos hasta cerca de 1 hora. Las principales características del circuito, cuyo diagrama en bloques se muestra en la figura 1, son las siguientes: • Tensión de alimentación: 110V ó 220V CA (más 4 pilas). • Corriente máxima de carga: 2A • Gama de tiempos de la primera temporización: 30 minutos hasta 36 horas.
Figura 1
CLUB SABER ELECTRÓNICA
81
T ÉCNICAS D IGITALES • Gama de tiempos de la segunda temporización: 1 minuto hasta 1 hora. • Escalas: 2 • Modalidades de operación: 3 • Número de circuitos integrados: 5. Uno de los problemas de los temporizadores, que se basan exclusivamente en el integrado 555, es el intervalo máximo que se obtiene, que depende de las fugas de los capacitores empleados. Normalmente, los intervalos máximos que se consiguen están alrededor de 1 hora. Sin embargo, teniendo en cuenta que podemos usar un 555 como base de tiempo y multiplicar los intervalos con ayuda de circuitos propios, el proyecto de intervaladores para mayores tiempos se vuelve posible. Es lo que realiza en este circuito. Así, en el diagrama en bloques se observa que, en primer lugar, existe un astable 555 que genera pulsos intervalados a razón de 18 a 120 pulsos por minuto, lo que corresponde a frecuencias de 0,3 a 2,0Hz. En una primera fase, estos pulsos se dividen por 10 en un integrado 4017, que consiste en un contador de 10 etapas, bastante conocido y que responde a las características del dispositivo que analizamos anteriormente. Esto significa que en la salida del 4017 (pin 11) obtenemos 1 pulso cada 10 pulsos generados por el 555, lo que corresponde a frecuencias de 0,03 a 0,2Hz o 1,8 a 12 pulsos por minuto. Los pulsos rectangulares de este integrado se envían a la etapa siguiente, que consiste en un integrado 4040. Este integrado posee un contador binario de 12 etapas, capaz de hacer la división de frecuencias por números enteros de 2 hasta 4096. Como podrá observar, hemos seleccionado, con fines prácticos, un circuito que posee tanto un contador decimal como uno binario, del tipo de los analizados en este capítulo. Teniendo en cuenta la división por 10 de la etapa con el 4017, podemos tener la división de los pulsos producidos por el 555 por valores hasta 40.960, o sea, una ampliación de la capacidad de temporización de este componente de hasta 40.960 veces, gracias a la acción de los contadores. De este modo, operando el 555 en una banda de frecuencias en que no existan problemas de fugas de los capacitores, pues no precisamos ni siquiera emplear electrolíticos, llegamos fácilmente
82
CLUB SABER ELECTRÓNICA
a intervalos tan largos como de 36 horas. El cálculo de la temporización para elaboración de la escala con las divisiones sucesivas del 4017 y del 4040 es relativamente sencilla. Para saber cómo hacer el ajuste para el punto de las 12 horas, por ejemplo, basta proceder de la siguiente forma: - a) Multiplicamos el tiempo en horas por 60 para obtener los minutos. En nuestro caso: 12 x 60 = 720 minutos. - b) Dividimos el factor de multiplicación del circuito por el tiempo en minutos, para encontrar la frecuencia del 555 en pulsos por minuto. En el caso: 40.960 / 720 = 56,88 p.p.m. - c) Para obtener este punto de la escala, bastará encontrar la posición del potenciómetro en que tengamos 56,88 pulsos por minuto. Un led conectado en la salida del 555 permite que este ajuste se haga experimentalmente con la ayuda de un reloj o cronómetro común. Para otros valores de tiempos de la escalas, aplicamos proporciones directas. Así, para 36 horas tenemos 19 pulsos por minuto, y para 24 horas, 28,4 pulsos por minuto. Para los tiempos menores, se emplea una segunda escala, conmutándose el 4040 para una salida en que tenemos la división por 1024. En estas condiciones, el factor de ampliación quedará en 10.240, o sea, los tiempos de la primera escala quedarán divididos por 4. Esto significa que, en el punto en que obtengamos el ajuste para un ciclo de 12 horas o 56,88 pulsos por minuto, tendremos en esta escala 3 horas de temporización. Para un tiempo mínimo, en la primera escala, del orden de 6 horas, por ejemplo, tendremos un tiempo mínimo de 1 hora y media (90 minutos) en la segunda escala. Los pulsos de salida del 4040 en las dos escalas se llevan a dos circuitos separados, seleccionados por la llave "modo" (S3) del circuito de la figura 2. En la posición en que la señal es llevada de Q2 a Q3 (figura 2) tenemos el accionamiento simple del relé, en dos modalidades seleccionadas por la llave S5. La primera modalidad es aquélla en que desconectamos algo al final del tiempo programado y, la segunda, aquélla en que conectamos algo al final de la temporización. En la posición en que la señal se aplica a la ba-
M ONTAJES
CON
C IRCUITOS I NTEGRADOS D IGITALES
Figura 2
CLUB SABER ELECTRÓNICA
83
T ÉCNICAS D IGITALES se de Q1, tenemos el disparo de un 555 (CI-4) en la configuración monoestable, con el tiempo de acción ajustado por P2. En estas condiciones, el pulso de comando al final del tiempo programado hace que el relé actúe sobre la carga durante un tiempo que depende del ajuste de P2 y del valor de C5. Podemos ajustar el potenciómetro para proporcionar intervalos de 1 minuto hasta cerca de 1 hora. El capacitor C5 podrá ser alterado en caso que desee otros intervalos, pero siempre debe ser de buena calidad para que las fugas no afecten el funcionamiento del circuito. La fuente de alimentación tiene por base un regulador de tensión µA7806 y un conjunto de pilas. Con la tensión de la fuente disponible, las pilas no proporcionan corriente a la carga pero, en caso de falta de energía, las pilas entran en acción, proporcionando apenas energía al 555, que sirve de base de tiempo, y a los divisores, que presentan un consumo de corriente bastante bajo. Así, en caso de un corte de energía, la temporización continúa normalmente con el accionamiento del relé al final del tiempo programado, sin problemas. En el corte de energía, la alimentación de la etapa de accionamiento del relé también se corta, salvo que utilicemos un sistema de energía alternativa que no brindamos porque no es objeto de esta explicación. El diagrama completo del temporizador de período largo aparece en la figura 2 de la página siguiente. En el proyecto se pueden utilizar relés del tipo MC2RC1 (Microrrelé Metaltex), con capacidad de corriente de hasta 2 amperes por contacto, pero en caso de necesidad, el diseño puede alterarse fácilmente para alimentar otros tipos de relés. Para los integrados sugerimos adoptar bases DIL y el CI-5 debe dotarse de un pequeño disipador de calor, para la confección de la placa de circuito impreso no es necesario adoptar consideraciones especiales, dado que no manejamos señales de alta frecuencia. Una alteración posible para el proyecto sería cambiar el relé de 6V por uno de 12V y la alimentación por una batería de la misma tensión, en cuyo caso se podrían usar unidades de automóviles o motos, inclusive para el accionamiento de la carga. En este caso el circuito sería alimentado por una única batería de 12V y ya no por la red local. En caso de utilizar la red eléctrica, se puede
84
CLUB SABER ELECTRÓNICA
hacer una fuente de alimentación de onda completa, con transformador con punto medio, con bobinado primario de 110V y secundario de 9+9V con, por lo menos, 500mA de corriente. El capacitor electrolítico C6, de 1000µF, tiene una tensión de trabajo de, por lo menos, 16V, mientras que C2, C3 y C5 pueden tener tensiones a partir de 6V. En la base de tiempo, donde se exige un capacitor de buena calidad, optamos por uno de poliéster de 1µF. Con este valor, la escala sugerida para el aparato es prácticamente directa. Sin embargo, se pueden usar valores en la banda de 470nF a 1µF, con una calibración correspondiente que lleva una nueva escala. Los resistores son todos de 1/8 ó 1/4W, y los diodos pueden ser tanto los 1N4002 como equivalentes de mayor tensión. Para D5 cualquier diodo de uso general sirve, incluso los 1N4002. El led es del tipo común, no siendo componente crítico. Además de monitorear el funcionamiento del aparato, también sirve para su calibración. Los dos potenciómetros deben ser lineales de buena calidad, pues de ellos va a depender la precisión de la escala principal y de la escala de la segunda temporización. Para los transistores podemos usar los BC548 o cualquier otro equivalente de uso general NPN, como los BC237, BC238, BC547, etc. Para el fusible de 5A se debe usar un soporte apropiado, así como para las pilas. Como el aparato tiene dos sectores, uno que trabaja con baja tensión y otro que trabaja con la tensión de la red, es importante tener mucho cuidado en el montaje para que no se produzcan cortocircuitos entre los dos, lo que fácilmente dañaría los componentes más delicados. Si bien el circuito tiene buena inmunidad a los ruidos, no es conveniente que los cables de conexión a los potenciómetros sean muy largos. Damos a continuación un listado ordenado de los diferentes componentes que se emplean para la construcción de este temporizador: CI-1, CI-4 - µA555 - circuito integrado temporizador CI-2 - CD4017 - circuito integrado CMOS CI-3 - CD4040 - circuito integrado CMOS CI-5 - µA7806 - circuito integrado regulador de tensión Q1, Q2, Q3 - BC548 o equivalente - transistores NPN de uso general. D1, D2, D3, D4 - 1N4002 o equivalente - diodos de silicio D5 - 1N4148 o equivalente - diodo de silicio
M ONTAJES
CON
K1 - MC2RC1 - microrrelé Metaltex de 6V Led 1 - led rojo común T1 - transformador con primario de 220V y secundario de 9 + 9V x 500 mA F1 - fusible de 5A P1 - 2M2 - potenciómetro lineal P2 - 1M o 2M2 - potenciómetro lineal R1, 42, 46 - 47k - resistores (amarillo, violeta, naranja) R3 - 1k - resistor (marrón, negro, rojo) R5, R11 - 10k - resistores (marrón, negro, naranja) R7, R8, R9, R10 - 4k 7 - resistores (amarillo, violeta, rojo) C1 - 1µF - capacitor de poliéster (ver texto) C2, C4 - 10µF - capacitores electrolíticos C3 - 100µF - capacitor electrolítico C5 - 470µF - capacitor electrolítico C6 - 1000µF - capacitor electrolítico S1 - interruptor de presión de 2 polos S2 - llave de 1 polo x 2 posiciones S3 - llave de 2 polos x 2 posiciones S4 - interruptor simple S5 - llave de 2 polos x 2 posiciones B1 - 6V - 4 pilas medianas o grandes X1 - toma
Entre los diversos accesorios que son necesarios para el montaje de este circuito podemos mencionar: caja para montajes, soporte para 4 pilas medianas o grandes, placa de circuito impreso, perillas para los potenciómetros, soporte para fusible, cables, estaño, tornillos, tuercas, etc.
2) Otro Temporizador El circuito integrado 4060 consiste en un contador binario del tipo "ripple" y que opera en el sentido creciente con lógica positiva. Elaborado con tecnología CMOS, se puede encontrar en diversas versiones que son diferenciadas por las siglas al final de la especificación. Así, la sigla A es para los integrados con alimentación de 3 a 12V y la sigla B para los que admiten alimentación de 3 a 15 volt. Para el tipo B la frecuencia máxima de opera-
C IRCUITOS I NTEGRADOS D IGITALES
ción (clock) es de 12MHz con la alimentación con tensión máxima. A medida que la tensión de alimentación es reducida, también disminuye la velocidad máxima con que el integrado puede operar. Observamos que esta frecuencia máxima de operación es válida para las etapas contadoras ya que el oscilador tiene un límite de operación bastante menor, alrededor de 1MHz. En la figura 3, tenemos la disposición de los pines de este circuito integrado que se presenta encapsulado DIL (Dual In Line) de 16 pines. En la simbología de la figura 1 las salidas están indicadas por la potencia de 2, según ocurre la división de la frecuencia aplicada a la entrada (Clock). Así, la salida 5 corresponde a la división de la frecuencia por 25 = 32. La salida de mayor valor de división es la 14 que corresponde a 214 = 16384. Para operar las etapas divisoras debemos mantener la salida Reset en el nivel bajo (a tierra). El contador operará con la transición negativa del pulso de clock, o sea, el contador avanzará una unidad cada vez que ocurra una transición del nivel alto (positivo) hacia el nivel bajo (cero) en la entrada de clock. Observe que el circuito integrado no posee salidas con divisiones por 21 = 2, 22 = 4 y 23 = 8. En el sector de oscilación podemos usar diversas configuraciones externas para obtener el funcionamiento del circuito. Figura 4 La primera posibilidad consiste en el uso de un oscilador de cristal y se muestra en la figura 4. En esta con-
Figura 3
CLUB SABER ELECTRÓNICA
85
T ÉCNICAS D IGITALES figuración el trimmer posibilita encontrar el punto ideal de operación del circuito para una partida sin problemas. Otra posibiliFigura 5 dad consiste en el uso de un oscilador RC como muestra la figura 5. Mientras tanto, para este circuito si el resistor Rx fuera menor que 50k no se recomienda utilizar alimentación menor que 7 volt. Típicamente Rs debe ser de 2 a 10 veces el valor de Rx. La constante de tiempo del circuito que permite calcular la frecuencia de operación del oscilador está dada por: T = 2,2 x Rx . Cx En la tabla 1 damos las características básicas del circuito. El circuito interno para el oscilador también puede ser modificado para operar como un Schmitt trigger (disparador). Para esto la configuración usada es la que aparece en la figura 6. Figura 6 Con respecto al temporizador, con un capacitor de poliéster con buena estabilidad en relación a un electrolítico podemos obtener una larga temporización, pues la frecuencia Figura 7
86
CLUB SABER ELECTRÓNICA
es dividida por hasta 16384. Así, si la frecuencia del oscilador fuera de 1Hz, tendremos una temporización de 16.384 segundos... ¡lo que corresponde a más de 4 horas! Vea la figura 7. Una temporización todavía mayor se puede obtener conectando dos 4060 en cascada como muestra la figura 8. En la salida podemos hacer que el circuito ac-
Figura 8
túe sobre un relé, SCR o transistor, para activar, por ejemplo un oscilador de audio simple. La activación aparece en la figura 9. En el caso del relé y SCR la carga controlada tiene sus características determinadas por estos componentes. Para el oscilador, la frecuencia está determinada por el ajuste del trimpot. En el caso del relé podemos usar, para el circuito, alimentación de 6 ó 12 volt según el relé elegido para la aplicación. Con la utilización de un potenciómetro en el oscilador podemos variar su frecuencia y con esto obtener intervalos regulables en una buena banda Figura 9
M ONTAJES
CON
para el temporizador, si bien no debemos olvidar los límites de valor que este componente puede admitir para un funcionamiento estable.
3) Instrumento Musical de 3 Octavas Usando un oscilador con divisores del tipo 4060 podemos dividir por 3 la cantidad de componentes necesaFigura 10 rios para la elaboración de un órgano de 3 octavas, como sugiere el circuito básico (figura 10). Afinando cada uno de los osciladores para una nota de una de las octavas, automáticamente estarán afinadas las mismas notas de las octavas siguientes del aparato. Observe, sin embargo, que las señales obtenidas en las salidas son rectangulares, lo que significa que, para un órgano o sintetizador, las mismas deberán ser trabajadas por filtros y circuitos de efectos apropiados.
C IRCUITOS I NTEGRADOS D IGITALES 5) Generador de Escalón
El primer circuito, mostrado en la figura 12, genera una señal escalonada cuya frecuencia depende del clock 4093. La frecuencia, en este caso es dividida por el número de escalones que son del mismo ancho, dados por los resistores del sistema divisor de tensión. Este circuito puede usarse en trazadores de curva, instrumentos musicales electrónicos y en muchas otras aplicaciones. Para el oscilador la frecuencia está alrededor de 100kHz, pero puede ser alterada a voluntad dejándose el capacitor entre 220pF y 1µF y el resistor de 4k7 y 1MΩ. Figura 12
6) Generador de Ciclo Activo Variable 4) Divisor Para Aplicaciones Lógicas Figura 11
En la figura 11 tenemos la manera simple de utilizar el circuito como divisor para la frecuencia de una señal por valor conocido, lo que puede ser necesario en una aplicación digital. Recordamos que, en esta aplicación la transición de las salidas, o sea, el conteo, ocurre cuando la señal de entrada pasa del nivel alto al nivel bajo. Los límites de frecuencia para la entrada se dan en las tablas que deben ser observadas para esta aplicación. Recordamos que las frecuencias de los integrados CMOS están limitadas a algunos megahertz y que las tensiones de alimentación deben estar entre los 5 y los 15V.
El oscilador presentado en la figura 13 mantiene su frecuencia más o menos constante en una banda de ajuste de ciclos activos entre 0 y 100%. Para los componentes indicados el circuito operará en la banda de audio, alrededor de 10kHz aproximadamente. El capacitor puede ser alterado en la banda de 1nF hasta 1µF para obtener otras frecuencias de operación. El cambio del resistor de 10k por un potenciómetro de 100kΩ en serie con un resistor de 4k7, perFigura 13 mite el ajuste simultáneo de la frecuencia, pero la banda de ciclos activos quedará modificada.
CLUB SABER ELECTRÓNICA
87
T ÉCNICAS D IGITALES 7) Duplicador de Tensión Con el circuito de la figura 14 podemos obtener una tensión de 24V bajo corrientes de algunos miliamperes en el máximo, a partir de una fuente de 12V. Lo que tenemos es un oscilador de audio que carga y descarga el capacitor de 47nF sumando su tensión a la entrada. La frecuencia puede ser alterada con el cambio de valor de 4n7 de modo de obtener el máximo rendimiento de la modificación de la tensión. La puerta inversora CMOS puede ser cambiada por una de las 4 puertas de un 4093 conectada como inversora. Figura 14
pacitores usados determinan la capacidad de corriente del circuito, pero existen límites para su valor, dados justamente por la corriente máxima que podemos obtener de la salida de cada puerta usada. El circuito también opera con otras tensiones siendo proporcional el valor mayor de la tensión en la salida.
9) Alarma Fotosensora En la figura 16 mostramos cómo excitar una puerta CMOS con la interrupción de luz en un fototransistor Darlington. Figura 16
8) Multiplicación de Tensión El circuito de la figura 15 permite generar una tensión continua elevada, del orden de 40 a 60V bajo corriente de 1mA a partir de 12V de alimentación. La primera puerta inversora CMOS funciona como un oscilador cuya frecuencia puede ser alterada en el sentido de obtener el máximo rendimiento. Las puertas siguientes funcionan como elementos de conmutación de duplicadores de tensión asociados en cascada. Los valores de los ca-
Este circuito puede ser usado como base para alarmas, tacómetros, contadores de objeto, etc. La sensibilidad puede ser controlada con el ajuste del trimpot en función de la luz ambiente y de la intensidad de la luz que excita el sistema. El circuito funcionará satisfactoriamente con tensiones de 6 a 12V y la frecuencia máxima de conteo, que también depende del fototransistor, estará limitada a algunos centenares de kilohertz.
10) Generador CMOS de 50Hz /60Hz (frecuencia de red)
Figura 15
88
CLUB SABER ELECTRÓNICA
El circuito mostrado en la figura 17 puede servir de base para frecuencímetros, relojes, cronómetros y muchos otros instrumentos sincronizados por la frecuencia de la red local (Si la red fue-
M ONTAJES
CON
C IRCUITOS I NTEGRADOS D IGITALES Figura 17
ra de 60Hz se sincronizaría con esta señal). La señal senoidal del secundario del transformador, antes de la rectificación por el diodo, es amplificada y excita un integrado 4022, un divisor de frecuencia. El contador es conectado de modo de hacer la división por "1" para obtener en la salida la misma frecuencia de la señal de entrada. La alimentación del circuito puede hacerse con tensiones de 5 a 15V pero el pico de la señal de entrada debe ser limitado a la tensión de alimentación.
bajo por un intervalo de tiempo que depende del capacitor C y del resistor de 470k. Con C=10µF obtenemos un pulso de salida de aproximadamente 4 segundos. Los valores de C y de R pueden ser alterados en una amplia banda de valores. Podemos usar en este circuito tanto un integrado 4001 como 4011 ya que las puertas son usadas como simples inversores.
13) Biestable CMOS Este flip-flop Set-Reset (RS) utiliza un integrado 4001 ó 4011 además de algunos componentes externos, como muestra la figura 20. La alimentación se hace con tensiones entre 5 y 15V. Para el disparo usamos pulsos positivos de entrada.
14) Termómetro Digital 11) Oscilador Monoestable CMOS
Proponemos aquí un termómetro en la banda de -20 a +100°C que puede ser montado con poquísimos elementos adicionales.
El circuito mostrado en la figura 18 dispara con un pulso positivo de corta duración en la entrada y produce un nivel alto en la sa- Figura 18 lida durante un intervalo de tiempo dado por C por el resistor de 470kΩ. Para un resistor de 470kΩ y capacitor de 10µF tenemos un intervalo del orden de 4 segundos. El circuito se puede usar en aplicaciones como tacómetros en que se necesitan pulsos de duración constante o bien en temporización ya que el resistor puede admitir valores tan altos como 2M2 y el capacitor hasta 1000µF (tantalio), lo que posibilitaría la producción de intervalos de hasta más de una hora.
Figura 19
Figura 20
12) Otro Monoestable CMOS El circuito de la figura 19 dispara con una transición negativa de la señal de entrada, permaneciendo su salida en el nivel
CLUB SABER ELECTRÓNICA
89
T ÉCNICAS D IGITALES Una de las ventajas de este circuito es la posibilidad de que el sensor sea remoto, o sea, podemos por ejemplo, tener indicación de la temperatura fuera de la casa, del interior de una estufa de cultivo o de otro lugar cualquiera, sin necesidad de ir hasta allí llevando el aparato. Bastará instalar el sensor y conectarlo por medio de un cable al circuito indicador propuesto. La alimentación del circuito se hace con una batería de 9V, y como el consumo de corriente es muy bajo, esto significa una duración óptima de la fuente de energía. Los integrados 7106, 7107, son la base de este proyecto. Trataremos principalmente en este artículo de la parte referente al transductor, que es un simple transistor. Como sabemos, la corriente de fuga (entre el colector y el emisor) de un transistor depende de la temperatura. A medida que la temperatura aumenta, esta corriente aumenta en una Figura 21 proporción casi lineal, como muestra el gráfico de la figura 21. Si operamos dentro de la parte lineal de esta curva, podremos usar el transistor como un excelente sensor de temperatura, pues tendremos una relación directa entre la corriente y la magnitud que queremos medir, en este caso la temperatura. Como el convertidor A/D 7106 y el módulo LCM300 están proyectados para indicar valores entre 000.0 y +199.9 ó 199.9 y 000.0, debemos cambiar la referencia de entrada para adecuarnos a la respuesta del transistor. De esta forma, con la ayuda de dos trimpots
90
CLUB SABER ELECTRÓNICA
podemos llevar los límites de la indicación a ajustarse a la curva del transistor, o sea, entre -020.0 y +100.0. Esto se logra mediante la conexión de los trimpots en los puntos 31 y 36 del circuito integrado, los cuales sirven de ajuste del punto de 0 y de fondo de escala. El circuito de clock del conversor analógicodigital tiene su frecuencia determinada por los componentes conectados a los pines 38, 39 y 40, quedando alrededor de 48kHz, mientras que los dos capacitores y el resistor conectados a los pines 27, 28, y 29 determinan la constante de tiempo del integrador. En la figura 22, tenemos el diagrama completo del termómetro. En la figura 23, tenemos la placa de circuito impreso que reúne todos los componentes, excepto el display que podrá quedar conectado por medio de un cable flexible más alejado, en el panel de la caja por ejemplo.
Figura 24
Figura 22
M ONTAJES
CON
C IRCUITOS I NTEGRADOS D IGITALES
Figura 23
La identificación de los terminales del display del tipo H1331C-2 se muestra en la figura 24. Observe la marca lateral de referencia para la numeración de los terminales de conexión. Los puntos de conexión rectangulares en la placa de circuito impreso se refieren a las salidas para el display de cristal líquido, bastando identificar las conexiones por el diagrama. Para hacer el ajuste es preciso tener en cuenta que el transistor no puede ser sumergido en líquido de tipo alguno, puesto que esto afectará la corriente entre sus terminales y perjudicará su lectura. Una sugerencia para el uso en lugares húmedos o cuando el mismo deba ser puesto en contacto con líquido, consiste en la preparación de una "burbuja" aislante con goma de siliconas, como muestra la figura 25. Si el termómetro es solamente usado para mediciones al aire libre, la calibración se puede hacer teniendo como referencia un termómetro común. Para esto, lleve los dos a un lugar de temperatura baja, por ejemplo una caja que contenga hielo y, esperando algún tiempo para que el equilibrio térmico se restablezca, ajuste P2 para que tengamos la lectura digital equivalente a la indicación del termómetro común. Después, coloque los dos termómetros en una caja donde exista un calentador; espere algún tiempo para que se establezca el equilibrio térmico. Ajuste P1 para que la lectura
del termómetro digital sea la misma del termómetro común, según muestra la figura 26. Para el caso de un termómetro cerrado, podemos usar hielo en estado de fundición, cuando podemos calibrar el termómetro en 000.0, y agua hirviendo, cuando podemos hacer el ajuste en +100.0 obteniendo mayor precisión. Comprobado el funcionamiento y hecho el ajuste, sólo resta usar el termómetro, instalándolo definitivamente en la caja, preparamos el sensor para las señales de los diversos lugares de medición. Recordamos que la velocidad del termómetro, o sea, su velocidad para responder a una medición
Figura 25
Figura 26
CLUB SABER ELECTRÓNICA
91
T ÉCNICAS D IGITALES "up" (en sentido creciente) al de "down" (sentido decreciente). Cuando la cuenta alcanza 0000, C0 nuevamente va de arriba a abajo y el modo de cuenta se invierte nuevamente. Figura 27
de tempertura, depende de la capacidad térmica del sensor. Así, en el caso del transistor, tenemos una velocidad relativamente baja, lo que significa que debemos siempre esperar por lo menos unos 3 a 4 minutos hasta que el equilibrio térmico se establezca entre el sensor y el ambiente, para solamente entonces hacer la lectura. También se pueden usar sensores de mayor velocidad y mayor precisión, como por ejemplo el KTY84 de Philips, que es un sensor lineal. Las características de este sensor permiten su sustitución directa en relación al sensor indicado en este artículo.
16) Filtro Pasa Banda
En este circuito, mostrado en la figura 28, se usan dos CD4047, como filtros. La banda pasante está determinada por la constante de tiempo de los dos filtros. Si la salida del filtro Nº 2 es retardada por el capacitor C1, el flip-flop tipo "D" CD4013 pasará a un nivel lógico alto cuando la frecuencia de corte de este filtro sea excedida. Este punto es indicado en el diagrama de tiempo de las formas de onda. La salida Q del CD4013, juntamente con la salida del filtro Nº 1, forman una función NOR para producir en la salida la misma frecuencia de entrada. **************** Figura 28
15) Generador de Función En este circuito, mostrado en la figura 27, el CD4029 "presettable up/down BCD counter" es interconectado con un CD4013 flip-flop tipo "D" para generar formas de onda en escalón (Stair-case) según se muestra. Cuando el CD4029 recibe impulsos de clock hasta el final de la cuenta, el pulso de clock en la salida Co va del nivel lógico alto para el bajo. Esta salida es invertida por el CD4001 y acciona al flip-flop D mediante su entrada "clear". Esta acción de "palanca" (toggling) cambia el modo de cuenta de
92
CLUB SABER ELECTRÓNICA
View more...
Comments
