circuitos digitales

Laboratorio de Circuitos Digitales I Alumno: Marco Esteban Silva Chuquillanqui Código: 20080369K

UNIVERSIDAD NACIONAL DE INGENIERIA Informe Previo n 1

OBJETIVOS 1. Identificar los circuitos integrados de tecnologia digital 2. Comprobar el funcionamiento de los circuitos integrados TTL y CMOS 3. Uso del manual de circuitos integrados y la terminologia empleada

MATERIALES 1. 2. 3. 4. 5. 6. 7. 8.

Fuente de alimentación regulada +5V DC 02 Protoboard 01 alicate de punta 01 alicate de corte Cable telefónico para conexiones Resistencias de 330 y ¼ W Diodos LED CIRCUITOS INTEGRADOS

FUNDAMENTO TEORICO: ALGEBRA BOOLEANA Es una estructura algebraica que esquematiza las operaciones lógicas Y, O , NO y Si (AND,OR,NOT,IF), así como el conjunto de operaciones unión, intersección y complemento. El Álgebra de Boole, fue presentada originalmente por el inglés George Boole, en el año de 1854 en su artículo "An Investigation of the Laws of Thoght ... ", sin embargo, las primeras aplicaciones a circuitos de conmutación fueron desarrolladas por Claude Shannon en su tesis doctoral "Análisis simbólico de los circuitos de conmutación y relés" hasta 1938. A continuación se presentan los postulados fundamentales del álgebra de Boole

POSTULADOS DEL ÁLGEBRA DE BOOLE Postulado 1. Definición. El álgebra booleana es un sistema algebraico definido en un conjunto B, el cual contiene dos o más elementos y entre los cuales se definen dos operaciones denominadas "suma u operación OR" ( + ) y "producto o multiplicación u operación AND" ( ), las cuales cumplen con las siguientes propiedades: Postulado 2. Existencia de Neutros. Existen en B el elemento neutro de la suma, denominado O y el neutro de la multiplicación, denominado 1, tales que para cualquier elemento x de s: (a) x + O = x

(b) x. 1 = x

Postulado 3. Conmutatividad. Para cada x, y en B: (a) x+y = y+x

(b) x y =y x

Postulado 4. Asociatividad. Para cada x, y, z en B: (a) x + (y + z) = (x + y) + z

(b) x (y z) = (x y) z

Postulado 5. Distributividad. Para cada x, y, z en B: (a) x+(y z)=(x+y) (x+z)

(b) x (y+z)=(x y)+(x z)

Postulado 6. Existencia de Complementos. Para cada x en B existe un elemento único denotado x (también denotado x’), llamado complemento de x tal que (a) x+x = 1

(b) x x = O

TEOREMAS DEL ALGEBRA BOOLEANA Principio de Dualidad. Si una expresión booleana es verdadera, su expresión dual también lo es. Teorema 1. Multiplicación por cero a) A0 = 0 b) A+1 = 1 Teorema 2. Absorción a) A + AB = A b) A(A + B) = A Teorema 3. Cancelación a) A + A’ B = A + B b) A( A’ + B) = A B Teorema 4. Cancelación a) AB + A’ B = B b) (A+B)( A’ +B)=B Teorema 5. Idempotencia a) AA = A b) A+A= A Teorema 6. Consenso a) AB + A’ C + BC = AB + A’ C

b) (A+B)( A’ +C)(B+C) = (A+B)( A’ +C)

Teorema 7. Teorema de De Morgan a) ( AB)’ = A’ + B’  b) ( A+B)’ = A’ B’  Teorema 8. Involución a) A’’ =A Teorema 9. Complementos de los neutros a) 0’ = 1 b) 1‘ = 0

FUNCIONES BOOLEANAS Definición. Sean X1,X2,...,Xn, variables booleanas, es decir, variables que pueden tomar el valor de 0 o de 1, entonces la expresión Y = f(X1,X2,...,Xn) denota una dependencia funcional de la variable dependiente Y respecto a las variables independientes X1,X2,...,Xn, es decir, el valor (0 o 1) que

toma la variable Y depende de la combinación de n valores (1 ’s y 0’s) que tomen las n variables

X1,X2,...,Xn.

PUERTAS LÓGICAS Las puertas lógicas son los componentes electronicos, presentados en forma de circuito integrado mediante los cuales pueden realizarse las funciones lógicas elementales.

Definiciones en los Circuitos Integrados:

a) NIVELES LÓGICOS TTL La Lógica Transistor Transistor o TTL por sus siglas en inglés (Transistor-Transistor Logic) es una familia de circuitos utilizados en electrónica inventados en los años 60. Esta familia fue realizada con la tecnología del transistor bipolar y es probable su popularidad debido al consumo energpetico elevado (comparativamente con los circuitos CMOS). CARACTERÍSTICAS La tecnología TTL está normalizada por una tensión de alimentación de 5V  . Una señal TTL está definida como nivel lógico bajo entre 0 y 0.5 V, y como nivel lógico alto entre 2.4 y 5 V (estos niveles varían ligeramente entre las diferentes series) INCOVENIENTES -La alimentación de los circuitos TTL debe ser precisa : +5V +/- 5%, en comparación a los circuitos CMOS que tienen un rango de tensión amplio (de +3 a +18V) . En caso de no cumplir este requerimiento, en el mejor de los casos nos arriesgamos a un funcionamiento errado del circuito, en el peor escenario a una destrucción parcial o completa del circuito. -La tecnología bipolar consume mucha corriente eléctrica; las memorias TTL son algo rápida, pero ne puede siquiera estar almacenada mucho tiempo en caso de corte de energía. -No podemos transmitir señales emitidas por circuitos TTL sin usar circuitos de transmisión adicionales sobre grandes distancias sin tener pérdidas: distancia máxima promedio 15m. LA FAMILIA TTL Los circuitos de tecnología TTL son generalemnte identificados por el prefijo 74 ( 54 para las series militares e industriales ) . Esta cifra es seguida de una o varias letras que representan a la familia (sin letra para la familia estandar), luego un código de 2 , 3 incluso 4 cifras que representan el modelo del circuito (la función que realiza). Las familias son las siguiente: TTL: series estándar TTL-L (low-power): serie de bajo consumo TTL-S (Shottky): series rápida (uso de diodos Schottky) TTL-AS (advanced Shottky): versión mejorada de la serie S

TTL-LS (low power Shottky): combinación de las tecnologías L y S, esta familia es la mas difundida. TTL-ALS (Advanced low power Shottky): version mejorada de la serie LS TTL-F (FAST: Fairchild Advanced Schottky Technology) TTL-AF (advanced FAST): versión mejorada de la serie F. TTL-HC (High Speed C-MOS Transposed): Serie HC dotada de niveles lógicos compatibles con TTL. TECNOLOGIA TTL La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra: Etapa de entrada por emisor. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL. Separador de fase. Es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase. Driver. Está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto. Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc. Se presentan mayores variaciones entre las distintas familias: 74N, 74L y 74H que difieren principalmente en el valor de las resistencias de polarización, pero los 74LS (y no 74S) carecen del transistor multiemisor característico de TTL. En su lugar llevan una matriz de diodos Schottky (como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interfaz con CMOS.

b) NIVELES LÓGICOS CMOS. La tecnología CMOS (Complementary Metal Oxide Semi-conductor) es una tecnología de fabricación de componentes electrónicos y, por extensión, al conjunto decompuestos fabricados según esta tecnología. De la misma forma que la familia TTL, estos componentes son en mayor parte puertas lógicas (NAND, NOR, etc…) pero pueden ser también utilizadas como resistencias variables. En estos circuitos, un nivel de salida esta compuesto por un par de transistores MOSFET N y P puesto de manera simetrica y que realizan cada uno la misma función. Del hecho de sus

característica de funcionamiento inverso, un transistor está en funcionamiento luego que el otro es bloqueado (ellos son complementarios, de allí proviene la denominación Complementary MOS) FUNCIONAMIENTO En un circuito CMOS, la función lógica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS (circuito de pull-up), y otro basado exclusivamente en transistores nMOS (circuito de pull-down). El circuito pMOS es empleado para propagar el valor binario 1 (pull-up), y el circuito nMOS para propagar el valor binario 0 (pulldown). Véase la figura. Representa una puerta lógica NOT o inversor. -Cuando la entrada es 1, el transistor nMOS está en estado de conducción. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por lo tanto a la salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de no conducción. -Cuando la entrada es 0, el transistor pMOS está en estado de conducción. Al estar su fuente conectada a la alimentación (1), el valor 1 se propaga al drenador y por lo tanto a la salida de la puerta lógica. El transistor nMOS, por el contrario, está en estado de no conducción. Otra de las características importantes de los circuitos CMOS es que son regenerativos: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 ó 1, siempre y cuando aún esté dentro de los márgenes de ruido que el circuito pueda tolerar. VENTAJAS E INCONVENIENTES Ventajas

La familia lógica tiene una serie de ventajas que la hacen superior a otras en la fabricación de circuitos integrados digitales: -El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo experimentará corrientes parásitas. Esto es debido a que en ninguno de los dos estados lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS básico se encuentra en la región de corte en estado estacionario. -Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a ruido o degradación de señal debido a la impedancia del metal de interconexión.

-Los circuitos CMOS son sencillos de diseñar. -La tecnología de fabricación está muy desarrollada, y es posible conseguir densidades de integración muy altas a un precio mucho menor que otras tecnologías. Inconvenientes

Algunos de los inconvenientes son los siguientes: -Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lógicas.

-Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura CMOS que entra en conducción cuando la salida supera la alimentación. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentación de los circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de alimentación que acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con espaciar contactos de sustrato y pozos de difusión con suficiente regularidad, para asegurarse de que está sólidamente conectado a masa o alimentación. -Según se va reduciendo el tamaño de los transistores, las corrientes parásitas empiezan a ser  comparables a las corrientes dinámicas (debidas a la conmutación de los dispositivos).

c) INMUNIDAD AL RUIDO Las fluctuaciones de tensión en la línea de alimentación, las radiaciones electromagnéticas de alta frecuencia generadas por conductores adyacentes o cualquier otra fuente de ruido externo (un rayo por ejemplo) puede modificar la tensión de una línea conductora dentro de un CI y por tanto, confundir el nivel lógico original. Para no verse afectados adversamente por el ruido, los CI deben tener cierta inmunidad al ruido la cual es definida como “la capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida” 

Los fabricantes establecen un margen de seguridad para no sobrepasar los valores críticos detensión conocido como MARGEN DE RUIDO.

d) MARGEN DE RUIDO En la Figura tenemos los valores críticos de las tensiones de entrada y salida de una puerta lógica y los márgenes de ruido a nivel alto y bajo.

Si la tensión de entrada mínima a nivel alto de una puerta tiene como valor VIHmín, la tensión mínima de salida a nivel alto debe ser igual o superior a VIHmín. Pero para evitar la influencia de ruidos que afecten a la siguiente puerta, no se permitirá una tensión de salida inferior a VIHmín más el margen de ruido a nivel alto (VNIH): VOH mín = VIH mín + VNIH. Para determinar el valor de VOLmáx aplicamos el mismo criterio pero utilizando el margen de ruido a nivel bajo (VNIL): VOLmáx = VILmáx - VNIL. Margen de ruido a nivel bajo (VNIL): VNIL = VILmáx - VOLmáx Margen de ruido a nivel alto (VNIH): VNIH = VOH mín - VIH mín Los márgenes de ruido son los mismos en ambos estados y dependen de V DD. En VDD = 5 V, los márgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que las TTL, siendo CMOS una atractiva alternativa para aplicaciones que están expuestas a un medio con mucho ruido. Evidentemente, los márgenes ruido pueden mejorarse utilizando un valor mayor de V DD a expensas de un mayor consumo de potencia debido al mayor voltaje de alimentación. Supongamos que trabajamos a un nivel bajo de VOL = 0.4 V con VIL máx = 0.8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VNIL = 0.8 – 0.4 = 0.4

e) DISIPACION DE POTENCIA La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Tal y como se sabe, uno de los principales motivos del empleo de la lógica CMOS es su “muy bajo consumo de potencia”. Cuando un circuito lógico CMOS se encuentra en estático (sin cambiar) o

en reposo, su disipación de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutación.

Esto lo podemos observar examinando cada uno de los circuitos de las Figuras 2(a), 3(a) y 4(a),:

Independientemente del estado de la salida, hay una muy alta resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo, se produce una disipación de potencia dc típica del CMOS de sólo 2.5 nW por compuerta cuando VDD = 5V; aún en VDD = 10 aumentaría sólo 10 nW. Con estos valores de P D (Disipación de potencia) es fácil observar por qué la familia CMOS se usa ampliamente en aplicaciones donde el consumo de potencia es de interés primordial.

f) RETARDO DE PROPAGACION Cuando una señal digital pasa a través de un circuito lógico, siempre experimenta un retardo temporal llamado tiempo de retardo de propagación. Este tiempo es muy importante porque limita la frecuencia máxima a la que es posible trabajar.

Existen dos tiempos de retardo de propagación (ver figura) 1. τPLH (tiempo de propagación de bajo a alto): es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 0 a 1. 2. τPHL (tiempo de propagación de alto a bajo): es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 1 a 0.

g) PRODUCTO VELOCIDAD-POTENCIA El parámetro SPP , por sus siglas en inglés Speed-Power Product, es el  producto del retardo de  propagación por la disipación de potencia. Sirve para comparar distintas series de dispositivos lógicos, es por tanto una energía y se expresa en Jules. Cuanto menor sea el SPP mejores características presentará el dispositivo. Esta medida es sólo útil en CMOS ya que es la única familia lógica cuyo consumo depende de la velocidad (frecuencia) de operación. En TTL este producto es constante respecto de la velocidad. Si se indica es para poder comparar CMOS y TTL. El producto velocidad-potencia se mide típicamente en pico-Julios (pJ). Para puertas TTL estándar 100kHz el SPP es de 90 pJ mientras que para el CMOS es de 5pJ.

h) Fan in y Fan out Abanicos de entrada ( fan-in) y de salida ( fan-out ). La familia TTL utiliza a dos parámetros para determinar cuántos dispositivos TTL se pueden conectar entre sí. Estos parámetros se denominan abanico de entrada ( fan-out ).

El fain-in mide el efecto de carga que presenta una entrada a una salida. Cada entrada de un circuito TTL estándar se comporta como una fuente de corriente capaz de suministrar 1.8 mA. A este valor de corriente se le asigna un fan-in de 1. El fan-out mide la capacidad de una salida de manejar una o más entradas. Cada salida de un circuito TTL estándar se comporta como un disipador de corriente capaz de aceptar hasta 18 mA, es decir de manejar hasta 10 entradas TTL estándares. Por tanto, el fan-out de una salida TTL estándar es 10. Existen dispositivos TTL especiales llamados buffers (separadores) y drivers (manejadores) que tienen fan-outs de 30, 50 e incluso 100. Se utilizan en aplicaciones donde una determinada línea de salida debe manejar al mismo tiempo un gran número de líneas de entrada.

Características representativas de la serie TTL y CMOS

DIFERENCIAS ENTRE LAS FAMILIAS CMOS Y TTL Las diferencias más importantes entre ambas familias son: a) En la fabricación de los circuitos integrados se usan transistores bipolares par el TTL y transistores MOSFET para la tecnología CMOS b) Los CMOS requieren de mucho menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET. Además debido a su alta densidad de integración, los CMOS están superando a los CI bipolares en el área de integración a gran escala, en LSI - memorias grandes, CI de calculadora, microprocesadores-, así como VLSI. c) Los circuitos integrados CMOS es de menor consumo de potencia que los TTL. d) Los CMOS son más lentos en cuanto a velocidad de operación que los TTL. e) Los CMOS tienen una mayor inmunidad al ruido que los TTL. f) Los CMOS presenta un mayor intervalo de voltaje y un factor de carga más elevado que los TTL.

En resumen podemos decir que: TTL: diseñada para una alta velocidad. CMOS: diseñada para un bajo consumo. Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: Un bajo consumo y una alta velocidad. La familia lógica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia nació como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones es empleada.

SIMULACIONES En el software MULTISIM, simulamos el circuito propuesto en la guía del laboratorio

Obtener la curva de transferencia de la puerta NAND a partir del C.I 74LS00

Sea el siguiente circuito lógico

Haciendo uso del simulador obtenemos la siguiente tabla W 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Z 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F 1 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1

Incluso con el simulador podemos reducir la funcion a:   ̅    

Obtener la curva de transferencia de la puerta mostrada:

Con la ayuda de MULTISIM obtenemos su curva de transferencia

Implementar en el Laboratorio el circuito Lógico mostrado, llenar una tabla de combinaciones y determinar S y C. Contrastar los valores teóricos y prácticos XMM1

J2 U8A

4

8

Key = A 74LS86D 1

J1 5

U7A

0

Key = A 74LS86D

U9A

J3 7 Key = A

0

U11A

2

6 74LS00D

74LS00D 3

V1 5V

XMM2

9 0

U10A 74LS00D

Con el simulador MULTISIM nuevamente obtenemos la tabla de verdad del circuito digital dado X

Y

Z

S

Cy

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

Reduciendo S (salida en el XOR luego en 8) y C (salida en el NAND en 9) S=(X⊕ Y⊕ Z) C=YZ+X(Y⊕Z)

Determine la función booleana de salida en el circuito mostrado, indicando la tabla de combinaciones. Verificar en el laboratorio su funcionamiento. Donde X es la entrada mas significativa, siguiendo A,B,C en ese orden. Determine los valores de S y Cv. XMM1

J2 U7A

5

9

Key = A J1 3

1

U10A

74LS86D

4

Key = A

74LS86D

0

U8A

J3

U12A

6

Key = A J4

74LS00D

U11A 2

8 Key = A 11

V1 5V

74LS86D

74LS00D 7

74LS00D

0

Reduciendo S (salida en el XOR luego en 9) y Cv (salida en el NAND en 6) S=ABC+ABC+AC Cv=XABC+XABC+XABC+XABC+BC

10 XMM2

U9A

0

X

A

B

C

S

Cv

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

1

0

0

0

1

1

0

1

0

1

0

0

1

0

0

1

0

1

1

1

0

1

1

0

0

1

0

1

1

1

1

1

1

0

0

0

0

0

1

0

0

1

0

1

1

0

1

0

1

1

1

0

1

1

0

1

1

1

0

0

1

0

1

1

0

1

1

0

1

1

1

0

0

0

1

1

1

1

1

1

BIBLIOGRAFÍA: http://fr.wikipedia.org/wiki/Transistor-Transistor_logic http://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL#Versiones http://fr.wikipedia.org/wiki/Complementary_metal_oxide_semi-conductor http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node10.html http://electronica.ugr.es/~amroldan/asignaturas/curso04-05/ftc/pdf/trab_familia_cmos.pdf  http://www.uned.es/cabergara/ppropias/Morillo/web_et_dig/04_fam_log_mos/transp_fam_logi_mos.pdf  http://www.fileden.com/files/2012/1/28/3256423/Interface%20TTL%20-%20CMOS.pdf  http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node11.html http://html.rincondelvago.com/electronica-digital_9.html http://www.wisc-online.com/objects/ViewObject.aspx?ID=DIG4703 http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node18.html Electrónica digital, Cecilio Blanco Viejo http://www.uhu.es/rafael.lopezahumada/descargas/tema3_fund_0405.pdf  http://lc.fie.umich.mx/~jrincon/elec3-cap4.pdf