BUFFER de 3 estados por Mauricio Davalos

INFORME DE CONSULTA Nombre: Mauricio Dávalos Curso: Segundo A Tema: Buffer de 3 entradas

Objetivos:    

Definir el concepto del buffer de 3 estados. Identificar las características técnicas del buffer de 3 estados. Entender el funcionamiento del buffer de 3 estados. Encontrar un circuito de aplicación para el buffer de 3 estados.

Desarrollo:

 Definición Un buffer de tres estados es aquel que permite obtener aparte de los típicos niveles lógicos 0 y 1, una salida de alta impedancia. La salida de alta impedancia, también llamada Hi-Z causa que el pin ya no tenga relevancia en el circuito, esto permite que varios circuitos puedan compartir la misma línea de salida.

Características técnicas y lógica de funcionamiento Dado que este buffer tri-estado permite desactivar una salida, se utiliza dicha cualidad como un medio medi o de control, que es comúnmente utilizado en “registers” o circuitos de registro. Explicado de una mejor manera y más simplificada tenemos: A: Una entrada B: Un ente de control C: Una salida

Fig 1. Circuito básico de un buffer tri-estado

Dado que B es mi ente de control, a través de los niveles ALTO o BAJO, me indicará si la salida esta ACTIVADA o DESACTIVADA respectivamente y posteriormente la salida C, dependerá de la entrada A, tal y como se indica en la siguiente tabla de verdad:

Fig 2. Tabla de verdad de un buffer tri-estado

En el mundo comercial se puede encontrar una variedad de circuitos integrados que  poseen buffers tri-estado internamente, uno de los más utilizados es el 74LS240 que cuenta con 8 buffers, posee 20 pines y sus entradas son de t ipo PNP.

Fig 3. Configuración de pines del circuito integrado 74LS240

Circuito de aplicación Encontramos incluidos a los buffers de 3 estados en el circuito de una SRAM asíncrona de 32k × 8, los cuales interfieren en el proceso de Lectura o READ, como vemos a continuación:

 En el modo lectura (READ), la entrada de habilitación de escritura está a nivel ALTO y la salida de habilitación está a nivel BAJO. La puerta G1 desactiva l os buffers de entrada,  y la puerta G2 activa los buffers de tres estados de salida de las columnas. Por tanto, los ocho bits de datos almacenados en la dirección seleccionada se llevan a través de las E/S de las columnas hasta las líneas de datos (E/S1 a E/S8), que actúan como líneas de salida de datos.

Conclusiones:    

El buffer de 3 estados permite las salidas de 1 lógico, 0 lógico y alta impedancia. El buffer de 3 estados cuenta con una entrada, un ente de control que activará o desactivará la salida y la salida en sí. Cuando la salida del buffer se encuentra en estado Hi-Z, permite que varios circuitos compartan la salida. El funcionamiento del buffer de 3 estados se basa en la activación o desactivación de la salida, lo cual permite tener un control más amplio en cuanto a los niveles lógicos que están a la salida de nuestros circuitos.

Recomendaciones: 

Se recomienda al docente de la manera más cordial, que posteriormente se elabore una práctica hacienda uso del buffer de 3 estados.

Bibliografía:







Electronica-teoriaypractica.com. (2017). Available teoriaypractica.com/circuitos-ttl-con-salida-en-3-estados/ Es.wikipedia.org. (2017). Buffer triestado. https://es.wikipedia.org/wiki/Buffer_triestado Electronica-teoriaypractica.com. (2017). Available teoriaypractica.com/circuitos-ttl-con-salida-en-3-estados/

at:

http://electronicaAvailable

at:

at:

http://electronica-