Automatique Industrielle.

Université de Tunis ***************** Institut Supérieure de l’Education et de la formation Continue

Abderrahmen Zâafouri Maître-Assistant à l’ESSTT

Année Universitaire 2006/2007

Avant propos Ce support de cours est destiné à être utilisé comme manuel pour un premier cours d’automatisme et informatique industrielle ou d’automatique industrielle. Il peut être utilisé par les étudiants, de la 1ère MST Génie Electrique, de la 2ème MST Génie Mécanique, de la 2ème MST Productique de l’Ecole Supérieure des Sciences et Techniques de Tunis. Il peut aussi être utilisé par les étudiants de 2ème cycle de la discipline Génie Electrique et Génie Mécanique de l’Institut Supérieur de l’Education et de la Formation continue. Ce support de cours me paraît un pas car il contient à la fois un cours clair et synthétique, des exercices qui favorisent l’application directe du cours, et l’assimilation de l’étude des systèmes combinatoires et séquentiels. Des sujets d’examens permettent aux étudiants de s’entraîner et de tester leur niveau de connaissance. Dans le premier chapitre, on s’intéresse aux systèmes logiques combinatoires à savoir la simplification des fonctions logiques, l’étude des circuits intégrés spéciaux (Décodeur & Multiplexeur) et la réalisation des fonctions logiques à partir de ces circuits. L’étude des principaux éléments de base utilisés dans les systèmes séquentiels synchrones et asynchrones, la synthèse et la mise en œuvre des compteurs et des registres feront l’objet du second chapitre. Le troisième chapitre est dédié au grafcet, Il s’agit de montrer que le Grafcet est un outil graphique de définition pour l'automatisme séquentiel, en tout ou rien. Mais il est également utilisé dans beaucoup de cas combinatoires ; Montrer que le grafcet est un langage clair, strict sans ambiguïté, permettant par exemple au réalisateur de montrer au donneur d'ordre comment il a compris le cahier des charges. C’est un langage universel, indépendant (dans un premier temps) de la réalisation pratique (peut se "câbler" par séquenceurs, être programmé sur automate voire sur ordinateur). Enfin, on terminera par donner la structure interne des Automates Programmables Industriels ainsi que quelques généralités et définitions. L’objectif essentiel de ce chapitre est de savoir matérialiser et simuler la partie de commande d’un automatisme par un automate programmable industriel en utilisant le grafcet comme outil de synthèse ; et d’appliquer la structure booléenne « Ladder Diagram » de programmation des automates programmables ; L’auteur remercie par avance tous les lecteurs qui lui fait part de leurs critiques et de leurs remarques constructives. Abderrahmen ZAAFOURI

2

Table des matières CHAPITRE I : ETUDE DES SYSTEMES COMBINATOIRES I. Minimisation des fonctions logiques…………………………………………..…………..………7 I.1. Méthode algébrique de simplification…………………………………….……..……….7 I.2. Méthode graphique de Karnaugh…………………………………………….…………..7 II. Fonctions combinatoires usuelles et principaux types de circuits MSI.………………….……….9 II.1. Comparaison entre information…………….………………………………...………...9 II.1.1. Principe……………………………………………………………..………...10 II.1.2. Extension pour n éléments binaires………………………………….……….10 II.1.3. Exemple de circuits MSI : 7485…………………………………..………….11 II.2. Décodage binaire……………………………………………………………...………..11 II.2.1. Principe……………..…………………………………………..…………….11 II.2.2. Exemple de circuits MSI : 74138……………………………….……………12 II.3. Décodage BCD 7 segments……………………………………………...……………..12 II.3.1. Principe…………………………………………………………..…………...12 II.3.2. Exemple de circuits MSI………………………………………...…………….13 II.4. Multiplexage de données………………………………………………..……………..13 II.4.1. Principe……………………………………………………..………………...13 II.4.2. Exemple de circuits MSI 74151……………………………………….……..14 III. Approche de synthèse d’un système combinatoire……………………………………………..15

TRAVAUX DIRIGES N°1…………………………………………….…………………...…16 CHAPITRE II : SYNTHESE ET MISE EN OEUVRE DES SYSTEMES SEQUENTIELS I. Synthèse des systèmes séquentiels : méthode d’HUFFMAN………………………………….…19 I.1. Etude d’un exemple…………………………..………………………….…….………..19 I.2. Organigramme de la méthode d’HUFFMAN…………………………..………………20 II. Synthèse et mise en œuvre des bistables………………………………………………………...20 II.1. Définition…………………………………………………………………...………….20 II.2. Bistables asynchrones…………………..……………………………….……………..21 II.2.1. Bistable asynchrone à marche prioritaire……………………….……………21 II.2.2. Bistable asynchrone à arrêt prioritaire…………………………….…………21 II.2.3. Bistable asynchrone dont la priorité est à l’état intérieur………………….…22 II.2.4. Bistable asynchrone dont la priorité est au changement d’état……………....22 II.3. Bistables synchrones………………………..………………………………….………23 II.3.1. Bascule RS………………………………………………………….………..23 II.3.2. Bascule JK…………………………………………………….……………...24 II.3.3. Bistables dérivées……………………………………………….……………25 II.3.4. Récapitulation……………………………………………………..………….26 III. Synthèse et mise en œuvre des compteurs……….……………………………………...……...27 III.1. Introduction…………………………………………………………………...……….27 III.2. Modélisation……………………………………………………………...…………...27 3

III.3. Compteurs asynchrones……..…………………………………………….…………..27 III.3.1. Exemple : compteur modulo 8……………………………….……………...28 III.3.2. Compteur modulo 6………………………………………….……………...30 III.4. Compteurs synchrones………………………………………………...………………30 III.4.1. Mode de fonctionnement unique…………………………….……………...30 III.4.2. Mode de fonctionnement multiple………………………….……………….32 III.5. Compteur programmable……………….……………………………..………………33 IV. Synthèse et mise œuvre des registres…………………………………………………………...35 IV.1. Définition………………………………………………………………………...……35 IV.2. Registre élémentaire……………………..…………………………………….……...35 IV.3. Structure d’un registre à écriture et lecture parallèle (P.I.P.O.)……………….…..….35 IV.4. Registre à écriture et lecture série : Décalage (S.I.S.O.)……………………...………36 IV.5. Registre à écriture parallèle et lecture série (P.I.S.O.)…….……………….…………37 IV.6. Structure d’un registre à écriture série et lecture parallèle (S.I.P.O.)………………....37 IV.7. Registre universel………….………………………………………………..………...37

TRAVAUX DIRIGES N°2………………………………………….………………………...39 CHAPITRE III : ETUDE DES SYSTEMES SESUENTIELS PAR GRAFCET I. Motivation………….……………………………..……………………...……………………….44 II. Le Grafcet……………………………………………...………………………………………...44 II. 1. Définition du grafcet…………………………………………...……………………...44 II. 2. Les éléments du grafcet………………………………………...……………………...45 II. 2.1. Etapes ………………………………………...……...……………………...45 II. 2.2. Actions associées à l'étape ……………………………………..…………...46 II. 2.3. Transition……………..…………….………...……...……………………...46 II. 2.4. Réceptivité ………………………………………...………………………...47 II. 2.5. Liaisons orientées ………………………………………....………………...47 III. Différents points de vue d'un Grafcet……………………...……………….…………………...48 III.1. Grafcet d'un point de vue du système…………………………….…………………...48 III.2. Grafcet d'un point de vue de la partie opérative…………………….………………...48 III.3. Grafcet d'un point de vue de la partie commande………...…………………………...48 IV. Règles d’évolution du Grafect…………………………………………….…..………………...48 V. Configurations courantes………………………………………………………….……………..51 VI. Natures des actions………………………………………………………………………..…….53 VI.1. Les actions continues…………….…………….………………………………..…….53 VI.2. Les actions conditionnelles…………….………………………………………..…….53 VI.3. Les actions temporisées…………….…………….……………………………..…….53 VI.4. Les actions limitées dans le temps (Limited)…………….……………………..…….54 VII. Exemple de Grafcet…………………………………………………………………………….55 VIII. La mise en équations d’un grafcet………………….…………………………….…………...56 VIII.1. L’équation générale…………………………………………………....……………56 VIII.1.1. Condition de mise en service…………………………..………………….57 VIII.1.2. Condition mémoire……………………………………………….….……57 VIII.1.3. Condition de mise hors service……………………………….….………..57 IX. Matérialisation d’un grafcet par un séquenceur : modules d’étapes…........................................58 IX.1. Principe des modules d’étapes……………………………………..…...……………..58 IX.2. Schéma interne du module d’étape………………..…………………………...……...59

4

IX.3. Exemple : cycle va et vient…………………………..………………………..………59 X. Matérialisation d’un grafcet par un séquenceur : bistables RS…………………………...……..60 X.1. Etude de l’exemple du cycle va et vient……………………………………...………..60 XI. Exercice…..…………………………………………………………………...………………...61

TRAVAUX DIRIGES N°3……………………………….…………………………………...62 CHAPITRE IV : LES AUTOMATES PROGRAMMABLES INDUSTRIELS I. Historique……………………………………………………………………….………………...66 II. Définition d’un automate programmable………………………………………….……………..67 III. Principales parties d’un automate programmable industriel……………………....……………67 IV. Fonctionnement d’un automate programmable………………………………………….……...68 V. Les langages de programmation…………………………………………………………………68 V.1. Le langage à contacts (Ladder Diagram)………………………………………...…….68 V.2. Le langage à instructions (Instructions List)………….……………………..…………69 V.3. Etapes de mise en œuvre d’un automatisme sur automate programmable industriel….69

SUJETS D’EXAMENS * SUJET N°1…………………………………………………………...…………………...72 * SUJET N°2……………………………………………………...…………….…………..75 * SUJET N°3……………………………………………………………………...…….…..78 * SUJET N°4…………………………………………………………………...……….…..80

BIBLIOGRAPHIE …………………………………………………………………………………83 ANNEXES……………………………………………………………………...…..………………85

5

CHAPITRE I

ETUDE DES SYSTEMES COMBINATOIRES

6

I. Minimisation des fonctions logiques Minimiser une fonction revient à diminuer le nombre de terme qui intervient dans sa définition et ainsi on réduit le nombre de circuits nécessaires à sa réalisation. I.1. Méthode algébrique de simplification On utilise les règles et les postulats de l’algèbre de boole. a+ 0= a

a.a=a

a.1= a

a+a=a

a + a =1

0 . a . b …. = 0

a.a=0

1+a+b+…=1

a + bc = (a + b)(a + c)

I.2. Méthode graphique de Karnaugh C’est une méthode systématique et pratique lorsque le nombre de variables est inférieur à 5. Une fois que les valeurs de la fonction logique sont introduites dans le tableau, on cherche à simplifier la fonction en regroupant les « 1 » ou les « 0 » qui se trouvent dans des carrés adjacents dans les boucles les plus larges. On peut faire des groupements de 2n carrés adjacents avec n = 0, 1, 2, 3.....etc. Une variable est éliminée de l’expression logique si elle se présente dans la boucle sous forma directe et inversée (en effet la variable + le complément de la variable = 1). Les variables qui sont les mêmes pour tous les carrés de la boucle doivent figurer dans l’expression finale. Remarque : La dernière ligne est adjacente à la première et la dernière colonne est adjacente à la première. Exemples : C AB 00 01 11 10

0

1

1 0 0 1

0 0 0 0

−

−

X ( A, B , C ) = B. C

7

CD AB 00 01 11 10

00

01

11

10

0 0 0 1

0 0 0 0

1 0 0 0

1 0 0 1

− −

− −

X ( A, B, C , D) = A. B .C + A. B . D CDE AB 00

000

001

011

010

110

111

101

100

1

0

0

1

1

0

0

1

01 11 10

0 0 0

1 1 1

1 1 0

0 0 0

0 0 0

1 1 0

1 1 1

0 0 0

− − − − X ( A, B , C , D, E ) = B. E + A. D. E + A. B. E Pour trouver l’expression en Nand (ON) d’une fonction logique on écrit son développement en somme de produits (dans le tableau de Karnaugh on fait des groupement de « 1 ») et l’on remplace les signes opératoires OU et ET par le signe opératoire Nand. Pour trouver l’expression en NOR (NI) d’une fonction logique on fait son développement en produit de sommes (dans le tableau de Karnaugh on fait des groupements de « 0 ») et l’on remplace les signes opératoires OU et ET par le signe opératoire NOR. Exemple : Soit F ( A, B , C , D) = {0, 1, 2 , 5, 8, 9 , 10} CD AB 00 01 11 10

00

01

11

10

1 0 0 1

1 1 0 1

0 0 0 0

1 0 0 1

− − − − − − ⎛− −⎞ ⎛− −⎞ ⎛− − ⎞ F ( A, B, C , D) = B . C + B . D + A . C .D = ⎜⎜ B/ C ⎟⎟ / ⎜⎜ B/ D ⎟⎟ / ⎜⎜ A/ C/ D ⎟⎟ ⎝ ⎠ ⎝ ⎠ ⎝ ⎠ 8

De même : − − − F ( A, B, C , D) = C.D + A.B + B. D ⇒ F ( A, B, C , D) = C.D + A.B + B. D ⎛− − ⎞ ⎛− −⎞ ⎛ − ⎞ = ⎜⎜ C ↓ D ⎟⎟ ↓ ⎜⎜ A ↓ B ⎟⎟ ↓ ⎜⎜ B ↓ D ⎟⎟ ⎝ ⎠ ⎝ ⎠ ⎝ ⎠ Il y a des applications où certaines combinaisons des variables d’entrée ne se produisent jamais. Le code BCD par exemple possède 6 combinaisons qui ne sont pas utilisées. Un circuit digital utilisant ce code fonctionne avec l’hypothèse que ces combinaisons ne se produisent jamais à condition bien sûr que le système fonctionne correctement. Comme conséquence de ceci la fonction de sortie est indifférente pour ces combinaisons de variables.

Par convention le symbole de l’indifférent est : X. Ces indifférents seront utilisés pour simplifier davantage la fonction logique comme le montre l’exemple suivant : C A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Z 0 0 0 X X 1 1 1

AB 00 01 11 10

0

1

0 0 1 X

0 X 1 1

Z= A

indifférents

II. Fonctions combinatoires usuelles et principaux types de circuits MSI Les fonctions combinatoires fondamentales sont des problèmes combinatoires complexes communs à nombreux utilisateurs, réalisables dans des circuits intégrés. Ei

Ei 1 Système combinatoire

Sorties Si=fj(Ei)

II.1. Comparaison entre information Il s’agit d’un circuit logique combinatoire qui compare deux grandeurs binaires et produit des sorties désignant l’égalité de ces grandeurs ou lequel est le plus grand ou le plus petit.

9

Les comparateurs de grandeurs sont employés assez intensivement dans les circuits de décodage des adresses des ordinateurs. Ce sont eux qui permettent de sélectionner le périphérique ou de localiser la zone mémoire contenant les données que l’on veut trouver. Ces éléments comparent le code d’adresse envoyé par le processeur central à un code d’adresse matériel ; si les deux coïncident, la sortie SA=B du comparateur active le dispositif ayant l’adresse correspondante. Les comparateurs sont également très utiles dans les applications de régulation où un nombre binaire représentant une variable physique (comme la vitesse, la position, le courant, etc…) est comparé à une valeur de consigne. Le sorties du comparateur servent à l’envoi de signaux pour la conduite des mécanismes qui ramènent la variable physique vers son point de consigne. De même, les sorties du comparateur peuvent servir comme déclencheurs d’alarmes en cas d’anomalies dans certaines applications. II.1.1. Principe Soient ai et bi deux éléments binaires et F1, F2 et F3 les trois sorties permettant de calculer respectivement (ai=bi) ou (ai>bi) ou (aibi) 0 0 1 0

F3 (aiB)=1 SI (an-1>bn-1) OU (an-1=bn-1) ET (an-2>bn-2) OU …. ⇒ F2=a n −1bn −1+(a n −1⊕bn −1)•a n − 2bn − 2+L F3(A