adquisicion de datos

Adquisición de datos Acondicionamiento y conversión A/D y D/A. Tipos de convertidores.Tarjetas convertidores.Tarjetas adquisición de datos. Programación.

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

1

Sistemas de adquisición de datos.

Sensor 

Computador  (PC) Acondicionamiento

Tarjeta de adquisición de datos

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

La adquisición de datos es una necesidad habitual en la mayora de las actividades industriales. Entenderemos por tal el proceso de acondicionamiento y selección de la señal a adquirir, que puede ser suministrada por un sensor, la toma de muestras de esta señal, la conversión analógico/digital de dicha señal, realizada a frecuencia adecuada y la transferencia de esta información digital a un sistema que pueda procesarla (computador). La frecuencia de muestreo de las señales habitualmente es constante,  pero en ocasiones las muestras de las señales son tomadas a intervalos irregulares, siempre bajo el control del computador que procesa la información. Es frecuente que la adquisición no se limite a una sola señal, sino a varias simultáneamente. En efecto, existen gran cantidad de aplicaciones en las que se  precisa tomar gran numero de medidas.

2

Canales multiplexados

Canal 1

Canal 1

Canal n

Sensor 

Acondicinador 

1

1

Sensor 

Acondicinador 

2

2

Sensor 

Acondicinador 

n

n

     R      O     O      X     C      I      E      L     G        Ó      P      I      L      T     A      L     N      U     A      M

ADC

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

Procesador 

Salida DAC

DISCADISCA-UPV UPV 2 0 0 7

Entenderemos por Sistema de Adquisición de Datos (abreviadamente SAD) al sistema electrónico utilizado para realizar la adquisición de datos, e incluye básicamente transductores (opcionalmente), circuitos de acondicionamiento de señal, multiplexores, circuitos de muestreo y retención y convertidores analógico-digitales. Así, un diagrama de bloques genérico de un SAD debería incluir los siguientes elementos, como puede observarse en las figuras: 1. Sensores ó t ransductor(es). ransductor(es). 2. Amplificador/Acondicionador de señal. 3. Filtro. 4. Multiplexor (MUX) analógico. 5. Circuito de muestreo y retención (S/H: Sample & Hold). 6. Convertidor analógico-digital (A/D). 7. Circuito digital programador-secuenciador. programador-secuenciador. La entrada del sistema son variables físicas, que una vez convertidas a señales eléctricas por medio de transductores, serán procesadas por los demás circuitos del S.A.D. El siguiente elemento es lo que denominaremos acondicionador de señal, que procesa analógicamente la salida del transductor para su  posterior procesamiento. Típicamente esta formado por algún circuito amplificador que eleva la amplitud de la tensión de salida. (Esto es debido a que la señal de un transductor puede ser del orden de micro voltios o milivoltios y que debe ser amplificada a niveles de 1 a 10 V). Por otra parte, la salida del transductor puede presentar una alta impedancia, puede ser una señal diferencial con ruido en modo común (procedente de un circuito puente), o una señal superpuesta a una tensión elevada. En función del tipo de las señales de salida y de entrada, se diseña el circuito de acondicionamiento específico. Es frecuente ver al acondicionador seguido de un filtro activo pasa-bajos, el cual reduce las componentes de alta frecuencia de la señal, reduciendo por tanto su espectro de frecuencia. A veces, el acondicionador también va seguido de un circuito especial analógico de función no lineal, que puede realizar por ejemplo operaciones de escalado, multiplicación, división, conversión logarítmica, rectificación, etc…

3

Canales en paralelo

Canal 1

Canal 1

Canal n

Sensor 

Acondicinador 

ADC

1

1

1

Sensor 

Acondicinador 

ADC

2

2

2

Sensor 

Acondicinador 

ADC

n

n

n

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

     R      O      D      A      S      E      C      O      R      P

DAC

Salida

DISCADISCA-UPV UPV 2 0 0 7

Se puede optar por tener un convertidor A/D para cada señal de entrada (Canales en  paralelo) ó bien, lo más habitual, que es tener un único convertidor A/D para todos los canales (canales multiplexados). Esta última opción exige la e xistencia de un multiplexor analógico que seleccione el canal a ser convertido. En la configuración de canales paralelos se tiene la máxima flexibilidad, ya que cada canal es independientemente muestreado y convertido, pudiendo realizarse incluso una adquisición auténticamente simultánea de todos los canales a la vez, cosa totalmete imposible en la configuración multiplexada. A pesar de las aparentes ventajas que supone la configuración de canales paralelos, esta configuración es raramente empleada en la práctica, por ser bastante cara.

4

Acondicionamiento de la señal: Amplificador de instrumentación

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

Para realizar la función de amplificación existen bastantes configuraciones de amplificadores. El tipo mas popular es el que se muestra en la figura, denominado amplificador diferencial de instrumentación y que presenta las siguientes características: - La impedancia es muy alta en ambas entradas diferenciales. - La ganancia se ajusta fácilmente (variando R 2). - Las corrientes de polarización son muy pequeñas. - El offset es muy pequeño. - Tiene un gran factor de rechazo al modo comun (Common-Mode Rejection Ratio, CMRR). A continuación de la etapa acondicionadora se suele añadir un filtro para reducir  cualquier fuente de ruido, ya sea ruido de red, ruido de interferencias electromagnéticas, ruido electrónico o de cualquier otro tipo. Para ello se suele usar  generalmente un filtro paso-bajo, que por otra parte también limita el ancho de banda de la señal de entrada y facilita el proceso de muestreo de dicha señal. De ahí que a veces reciba también el nombre de filtro pre-muestreo o filtro “anti-aliasing”.

5

Conversión A/D

Función de transferencia ideal:

Error de cuantización. Errores de : no linealidad, de ganancia, de offset, etc… DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

La curva de transferencia de un convertidor relaciona las entradas y salidas del mismo. La curva correspondiente al convertidor ideal A/D se muestra en esta figura, con el eje de abscisas representando la entrada analógica, mientras que en ordenadas se representa la salida binaria. En la figura se supone que el rango de tensiones analógicas que se pretende convertir está comprendido entre cero y el valor de fondo de escala. Dado que el rango analógico a convertir posee resolución infinita y el binario es discreto, a cada valor de salida no le puede corresponder un único valor analógico, sino que por el contrario, le corresponde un intervalo de tensiones de la entrada. Por tanto, en la curva de transferencia aparecerán necesariamente necesariamente escalones que indican estas discontinuidades. Cada uno de los escalones habitualmente es del mismo tamaño, y corresponde a la variación del bit de menos peso de la salida. Al intervalo de tensiones de entrada que se corresponde con un cambio en el LSB de la salida, nos referiremos en adelante como 1 LSB.  Nótese así mismo, que en el proceso de conversión se pierde necesariamente información, información, ya que se comete un error en esta asignación de una misma salida a un determinado intervalo de tensiones de entrada. Por tanto, si se pretende reconstruir la salida analógica de nuevo a partir del código binario obtenido, habremos perdido resolución, ya que la salida será también discreta. El error cometido en la conversión A/D podrá ser calculado como diferencia entre el valor de la salida que se obtiene y la entrada aplicada, referidos ambos en unidades de LSB. Debajo de la curva de transferencia A/D se ha representado este error, que se denomina error de cuantización. En principio, la asignación de valores de entrada a valores binarios es arbitraria y cada diseñador puede escoger la curva de transferencia que desee adoptar para un determinado convertidor. Sin embargo, en la practica existen tan solo dos variantes de curva de transferencia: la curva que produce un error de cuantización no sesgado, simétrico alrededor de cero y acotado a +/-1/2 de LSB, y la curva que produce un error siempre negativo y por  tanto sesgado, acotado entre cero y -1 LSB. La curva de transferencia mostrada es teórica y cabe entenderla como un deseo más que como una realidad. En la práctica, los convertidores se comportan menos idealmente y las curvas reales distan  bastante en algunos casos de la idealidad. En la figura se indican los principales tipos de error que aparecen en los convertidores reales y que deben ser indicados por cada fabricante en los correspondientes manuales técnicos. (Datasheet)

6

Errores Error absoluto: Valor  medido ! Valor  exacto Valor  medido ! Valor  exacto

Error relativo:

Valor  exacto

Propagación de errores (k: error relativo): Operación

Resultado

Error resultante

Suma

(a + b)± (k  a + k  b)

(a ± k  a )+ (b ± k  b )

(a + b )± (k  a )

+ (k 2 b)

Diferencia

(a ± k  a )! (b ± k  b )

(a ! b )± (k  a + k  b)

(a ! b )± (k  a )

+ (k 2 b )

1

1

Producto * Cociente *

2

2

(a ± k  a )! (b ± k  b ) 1

a

2

±

k 1 a

b ± k 2 b

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

1

2

1

(

ab ± ab k 1 a b

±

a b

(k 

1

2

+ k 2 ) + k 2 )

2

2

1

2

1

ab ± ab

a b

a ±

b

2

k 1

2

k 1

2

2

+

k 2

+

k 2

2

DISCADISCA-UPV UPV 2 0 0 7

La tabla-resumen que se adjunta puede ser muy útil para calcular el error esperable de una medida hecha a partir de operaciones elementales realizadas entre variables que a su vez tienen un error (o incertidumbre) relativo k . Puede observarse que el error  resultante final no es lineal con el valor de los errores iniciales, sino que es lineal con la varianzas (es decir, el cuadrado de los errores).

7

Ruido en la señal 3 _  2 _  1 _ 

VALOR MEDIO

rm s

1 _  2 _ 

RUIDO

3 _ 

99,7% de probabilidad de que la señal sea m e n o r q u e e l v a lo lo r   rm s

Media(µ), desviación estándar( σ) y varianza( σ2):

FUNCIÓN DE DENSIDAD GAUSSIANA

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

El resultado final de cualquier medida incluye errores, que pueden ser consideradas como ruido de la medición. Habitualmente, los errores son de naturaleza aleatoria y se caracterizan por su media, y su desviación estándar. La distribución más habitual es la normal ó gaussiana, con forma de campana. En la figura pueden verse diferentes ejemplos de ruido.

8

Formas de onda más usuales Relaciones entre el valor de pico a pico de una señal y su desviación típica

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

Las anteriores figuras son bastante útiles para comprender mejor algunas distribuciones estadísticas de errores. Así, por ejemplo, una señal adquirida con un convertidor cuyo valor del LSB es de 1mV tiene una distribución puramente aleatoria del error de cuantización, de modo que cualquier valor del error es igualmente probable entre -0.5mV y +0.5mV (distribución triangular), por lo que podemos establecer que la desviación estándar del error cometido en la conversión será: Error = 1mV/sqrt(12) = 1mV / 3.46 =0.288 mV

9

Muestreo y retención (sample & hold) Inte In terr rrup upto torr de de est estad ado o sól sólid ido o

Circ Ci rcui uito to el elem emen enta tall de de mue muest stre reo o y re rete tenc nció ión n

Frecuencia máxima de entrada:

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

Se trata de un circuito previo al convertidor A/D. Su misión es tomar una muestra de la señal de entrada seleccionada correspondiente a un determinado instante de tiempo, y mantener esta señal estable a la salida durante el tiempo necesario para la conversión A/D (es como tomar una fotografía instantánea de la entrada). Su utilización dependerá del tipo de convertidor A/D que se emplee. El circuito puede estar  configurado de diversas maneras. Una configuración básica es la mostrada en la Figura. En teoría, la señal se muestrea en un instante de tiempo infinitamente corto, pero en realidad se tarda un tiempo mínimo, denominado tiempo de apertura. Por ello, el muestreo añade un pequeño error, denominado error de apertura. Para que este error  no influya en la posterior conversión, debe mantenerse menor que el error de cuantización del convertidor. Esto significa en la práctica, que la señal de entrada no debe variar su valor durante este tiempo de apertura más de ½ del valor del LSB del convertidor. En otras palabras: existe una frecuencia máxima de entrada, por encima de la cual los errores de medida aumentarán por encima del valor esperado. La fórmula de la figura es un valor aproximado que se emplea habitualmente.

10

Muestreo ideal de la señal

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

El proceso de muestrear una señal se puede modelar matemáticamente como el producto de la señal original por una señal en forma de “peine” con púas de amplitud unitaria y equiespaciadas en un tiempo Ts (período de muestreo). Por ello, los espectros de la señal original, la señal de muestreo y la resultante del muestreo corresponden a lo indicado en la figura. (Lo que en el dominio del tiempo es un producto de señales, en el dominio de la frecuencia corresponde a una convolución de los espectros original y de la señal de muestreo). Puede comprobarse, por tanto, que la señal resultante del muestreo contiene TODA la información original de la señal, más un conjunto infinito de armónicos de la misma, espaciados cada múltiplo de la señal de muestreo fs=1/Ts. Por ello, el proceso del muestreo (a pesar de las apariencias), no supone ninguna pérdida de la información original contenida en l a señal, y que puede volver a ser recuperada sin más que extraer de la señal muestreada los armónicos superiores a la frecuencia de muestreo. Para ello es suficiente realizar un filtrado de la señal, con lo que recuperaremos la totalidad de la información original. Para que lo anterior sea cierto, es necesario que los espectros original y armónicos no “colisionen” ó se “solapen”, para que sea posible separarlos mediante filtrado. De no ser así, una vez se solapan los espectros ya no resulta posible separarlos mediante filtrado, por lo que existirá una corrupcion de la señal original, lo que recibe el nombre de solapamiento ó “aliasing”. Ello da lugar a establecer el conocido teorema del muestreo de Shannon ó de Nyquist. Ambos vienen a decir lo mismo: la frecuencia de muestreo fs debe ser superior, al menos, al doble de la frecuencia máxima contenida en el espectro original de la señal. f s >= 2f max

11

Aliasing ó solape en frecuencia

a) Señ Señal ori orig ginal inal  b) Señal Señal corr correcta ectamen mente te mues muestrea treada da c) Señal Señal con aliasi aliasing ng (solap (solapami amient ento o de espectr espectros) os)

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

El teorema del muestreo afirma que “para poder reconstruir exactamente una señal X(t), es necesario muestrear dicha señal a una frecuencia mayor que el doble de la componente de frecuencia mas alta del espectro de la señal a muestrear”. El hecho de muestrear una señal a una velocidad por debajo de la frecuencia mínima de muestreo,  produce el llamado solapamiento o aliasing de componentes frecuenciales, que imposibilita una correcta recuperación de la señal original, tal y como muestra la Figura. Aparentemente, la solución al problema de solapamiento parece sencilla y consiste en muestrear la señal a una velocidad mayor del doble de la máxima componente en frecuencia que constituye el espectro de la señal, pero en la práctica, la mayoría de las señales contienen un espectro muy amplio de frecuencias, lo que impondría unas frecuencias de muestreo tan altas, que prácticamente son irrealizables. Por tanto, el filtro paso-bajo previo facilita también la posterior reconstrucción de la señal original.  Ningún filtro tiene una respuesta completamente ideal, por lo que la elección de los mismos siempre es un compromiso entre la frecuencia de corte y el factor de atenuación. Los filtros pasivos (R-L-C) apenas se usan en los SAD, siendo los filtros activos la solución mas habitual.

12

Aliasing de la señal muestreada. (Efectos visuales)

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

El aliasing se entiende y define fácilmente en el dominio de la frecuencia. Y no parece tan evidente en el dominio del tiempo. En las figuras mostradas se intenta hacer  comprender mejor este fenómeno en el dominio del tiempo. Así, en la figura de la izquierda se tiene una señal correctamente muestreada, con más de 2 muestras por ciclo. A pesar de que no parece evidente, el teorema de muestreo garantiza que la senoide original puede ser perfectamente reconstruida tan sólo a partir  de las muestras tomadas ( cosa que no resulta tan evidente si nos imaginamos sólo los  puntos, sin el dibujo de la senoide - de hecho, si nos fijamos bien, parece que los  puntos muestreados provienen de varias senoides de frecuencias distintas y superpuestas sobre la figura). En la figura de la derecha, la señal está incorrectamente muestreada, de hecho tan solo se toma 1 muestra y pico por ciclo. En esta figura el fenómeno del aliasing parece más evidente, ya que es difícil imaginar que la señaL se ñaL ORIGINAL pudiera ser recontruida a  partir de las muestras tomadas. (de hecho, si nos fijamos de nuevo sólo en la secuencia de puntos e imaginamos la figura sin la senoide dibujada, PARECE que las muestras corresponden a una senoide aparentemente perfecta, PERO de frecuencia unas 20 veces menor que la original). Por ello, los efectos del aliasing son mejor estudiados e studiados y entendidos en el dominio de la frecuencia, ya que en el dominio del tiempo se suelen producir efectos visuales que tienden a confundir al observador.

13

Canales simples o diferenciales 1

S1

2 Entradas simples

1

S2

3

S1

Salida

S3

. . .

. . .

. . .

Entradas diferenciales

. . .

SN

SN

CONTROL DE INTERRUPTORES

1 2

.. .

n

CONTROL DE INTERRUPTORES

E

1 2

(a) CH1+

  a    d   a   r    t   s   n   o   e   c    i   e   g    d   ó    l   s   a   e   n    l   a   a   n   a    C

M  u l     t    i      p l     e x  o r 

CHn

E

M  u l     t    i      p l     e x  o r 

+ CH0CH1-

M  u l     t    i      p l     e x  o r 

Vo

CHn-

GND

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

n

CHn+

+ Vo

GND

. ..

(b) CH0+

Canales de CH1 entrada analógicos

Salida

.. .. ..

N

N

CH0

. . .

-

DISCADISCA-UPV UPV 2 0 0 7

Las señales a medir de entornos industriales habitualmente están contaminadas con ruido y provienen de lugares distintos y con referencias de tensión (tierra) ligeramente distintas. Como las señales a medir suelen ser de muy pequeño valor, el mejor modo de medir cada canal es hacerlo como diferencia entre dos puntos, mejor que como un valor absoluto respecto a la tierra general del PC. Este modo de medir las señales se conoce como modo diferencial y requiere dos cables activos de cada sensor, además de la tierra global del sistema, que sólo tiene la misión de apantallamiento. En este modo, la tensión de cada canal se mide como la diferencia entre dos hilos y no es necesario que ninguno de los dos sea la tierra. Este método es el mejor y garantiza que las tensiones flotantes de las tierras individuales no influyen en la lectura de los sensores. Sin embargo ocupa dos hilos de entrada de las tarjetas, por lo que reduce a la mitad el número total de canales que pueden ser adquiridos con la misma tarjeta. Alternativamente, cuando las señales de los sensores son elevadas y/o cuando el sistema a medir tiene una tierra de referencia bastante buena y sin ruidos, se puede emplear la configuración simple ó unipolar, en que todas las señales comparten la misma tensión de referencia y emplean solo un hilo de señal.

14

Tipos de convertidores A/D

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

15

Convertidor flash • Es el más rá rápi pido do.. • Supone 2 N resistencias y 2 N-1 comparadores. • La comp comple leji jida dad d del cir circu cuit ito o crece demasiado para valores de N superiores a 7 ú 8. • De uti utili lidad dad pa para ra mue muest stre reo o de señales rápidas, de vídeo, etc…

DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

El nombre de convertidor de tipo flash deriva de la habilidad de realizar una conversión muy rápida. En la figura se ha representado un convertidor tipo flash de n  bits. Obsérvese que son necesarios 2 n-1 comparadores y 2 n resistores. Obsérvese asimismo que los resistores de los extremos tienen la mitad de la resistencia del resto,  para ajustarse a la curva de transferencia ideal (error = ±1/2 LSB). Si su valor fuera como el del resto de resistores, se obtendría una curva de transferencia del segundo tipo (error = –1 LSB). Todos los comparadores examinan la tensión de entrada simultáneamente y realizan una conversión inmediata. Como se observa en la figura, cada comparador tiene una entrada conectada a la tensión de entrada y la otra, a un  punto intermedio del divisor de tensión. El resultado, a veces llamado código “termómetro”, es codificado en forma de salida binaria. Esta técnica proporciona el método mas rápido de conversión, pero requiere el uso de un gran número de componentes. Así, un convertidor de tipo flash de 8 bit, necesitaría un total de 255 comparadores y uno de 10 bit requeriría 1023 comparadores, lo que  parece ciertamente excesivo. Actualmente, los convertidores de tipo flash disponibles tienen resoluciones de entre 4 y 10 bits, a velocidades de conversión en el rango de Giga muestras por segundo. Sin embargo, las aplicaciones mas populares corresponden a los convertidores para señales de vídeo, con unas especificaciones estándar de 6 a 8 bits y 40 Mega muestras  por segundo.

16

Convertidor semi-flash.

•Realiza la conversión en 2 etapas: •Primero se convierten los 4 bits de más peso, luego se obtiene la diferencia y se vuelven a convertir los 4 bits de menos peso.

•Permite reducir la complejidad del flash directo sin perder  mucho en velocidad de conversión. •Es una buena opción para convertidores rápidos. DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

Una solución de compromiso entre velocidad y número de componentes es la técnica de conversión en dos etapas y que suele denominarse semi–flash. En la figura, se muestra un ejemplo de convertidor semi–flash de 8 bit y que tan sólo requiere 30 comparadores. Se construye a partir de 2 convertidores flash de 4 bit y un D/A de 4  bit. Para su correcto funcionamiento, se requiere que la curva de transferencia adoptada en los convertidores sea la correspondiente a –1 LSB de error. Este circuito semi–flash resulta más lento, pero permite mayores resoluciones con menor número de comparadores. La misma filosofía de conversión en 2 etapas puede ser aplicada a otros tipos de convertidores A/D.

17

Convertidor de aproximaciones sucesivas

•Usa un algoritmo de prueba y error: se comienza con el MSB=“1”, si la salida está todavía por debajo de la entrada, queda confirmado el bit, si es superior, es MSB=“0” y se ensaya el siguiente. •Cada ciclo, se obtiene un bit, por lo que tardará N ciclos de reloj la conversión. •Se obtienen velocidades de conversión medias-altas por lo que es un buen candidato para ser empleado en tarjetas A/D. DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

El convertidor A/D de aproximaciones sucesivas continúa siendo en la actualidad el ti po de convertidor  mas popular. El principio de funcionamiento es idéntico a la obtención del peso de un objeto dentro de un margen conocido, supuesto que se dispone de una balanza y un juego de pesas que me permiten medir dentro del margen necesario. Otro ejemplo válido para comprender la estrategia de este tipo de convertidor, podría ser el algoritmo de búsqueda dicotómica. En cualquier caso, las sucesivas comparaciones entre un voltaje analógico desconocido y las diferentes porciones de una referencia, son las que dan a este convertidor el nombre de “aproximaciones sucesivas”. En concreto, para un convertidor de N bits se necesitan N aproximaciones hasta conseguir la salida digital definitiva. Podemos deducir que en todo el rango de tensiones de entrada, el tiempo de conversión sería fijo y dependería de la frecuencia de reloj. A partir del diagrama de bloques de la figura, podemos explicar el funcionamiento del convertidor  como sigue: La tensión analógica a convertir Ve, se aplica a una de las entradas del comparador, mientras la salida del convertidor D/A se aplica a la otra. El registro de aproximaciones sucesivas (S.A.R.), sincronizado  por un reloj, proporciona la entrada al D/A y responde a la salida del comparador. Inicialmente el registro de aproximaciones sucesivas coloca en el D/A la combinación 100...0, (el b it mas significativo es puesto a 1 mientras que todos los demás bits son cero). Esto producirá en la salida del D/A un voltaje equivalente a la mitad de la tensión de referencia. El comparador determina en ese momento si la tensión analógica de entrada es mayor o menor que la tensión de salida del D/A. Si Ve es mayor que la salida del D/A el 1 del MSB es retenido en el S.A.R. y en caso contrario, es puesto a cero. En cualquier caso, en el siguiente ciclo de reloj, el segundo bit mas significativo es puesto a uno, (correspondiente a 1/4 de la tensión de referencia) quedando todos los demás bits a cero. El proceso continúa hasta que el bit b it menos significativo (LSB) es comprobados. En este caso, se produce una señal de fin de conversión y la mejor aproximación digital a la tensión Ve, es enviada al registro de salida. En la actualidad hay un amplio rango de dispositivos disponibles con resoluciones entre 8 y 16 bits y tiempos de conversión desde 100µs hasta por debajo del µs. La exactitud del convertidor depende  básicamente de la del convertidor D/A.

18

Convertidor de doble rampa

•Es el más preciso, pero también el más lento. •Se emplea en instrumentos de precisión y de laboratorio. •Cuesta 2 N+1 ciclos hacer una conversión. •Si la señal es contínua y tiene ruido de alterna, el convertidor lo elimina casi por completo. DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

Este tipo de convertidores constan de un integrador, un comparador y un reloj, tal como puede verse en la figura. La conversión tiene lugar en dos fases de integración diferenciadas: Durante la primera fase de la integración, un conmutador selector conecta la tensión de entrada Ve a la entrada del integrador, integrándose ésta durante un tiempo fijo T1, controlado por el contador  (generalmente, T1 corresponde al desbordamiento del contador, es decir, 2 N períodos de la señal de reloj, T). Suponiendo que Ve es constante, la ecuación que describe la evolución de la salida del integrador en función del tiempo es una recta cuya pendiente depende de Ve. Como puede observarse, la pendiente de esta recta es variable y proporcional a Ve, por lo que la tensi´on que finalmente se alcance en esta primera fase (V1), dependerá del valor de Ve. Si la tensión continua de entrada tuviera superpuestos un número exacto de períodos de una señal  alterna indeseable (por ejemplo, ruido de red) durante esta fase de la integración, la tensión V1  finalmente alcanzada seria la misma que sin el ruido, debido a la integración realizada, por lo que la conversión sería inmune a dicho ruido. Esta es una importante característica de este tipo de convertidores, que permite rechazar ruidos de alterna superpuestos a la señal que se desea medir . A continuación se pasa a la segunda fase de la integración, en la cual se aplica a la entrada del integrador una tensión de referencia -Vref , de polaridad opuesta a Ve. La duración Tx de esta segunda fase es variable y depende del valor de tensión V1 alcanzado en la fase previa de la integración. Esta fase termina cuando la salida del integrador cruza por cero, lo cual es detectado por un comparador. El tiempo Tx es medido por el contador y la cuenta x finalmente alcanzada es proporcional al valor de Ve,  por lo que es una representación digital de la entrada.

19

Convertidor Delta-Sigma( Δ-Σ)

•Se trata de un convertidor de 1 solo bit que muestrea a gran velocidad. La secuencia binaria es filtrada digitalmente para obtener el valor medio con mayor precisión. •A mayor precisión, mayor tiempo de conversión. Se puede variar  dinámicamente, por lo que es un convertidor intermedio entre los de doble rampa y los flash. DISPOSIT. DISPOSIT. INDUSTR. CTRL. CTRL.

DISCADISCA-UPV UPV 2 0 0 7

Este tipo de convertidores constituyen una solución de bajo coste en aquellas aplicaciones donde se requiere una muy alta resolución (12 a 20 bits) y una buena relación señal/ruido (S/N). Además,  permiten utilizar con facilidad técnicas de procesado digital de señal (DSP). Las aplicaciones más típicas se encuentran en los campos de procesamiento del habla, audio y medidas de señales débiles en entornos ruidosos. Si bien los fundamentos de la modulación delta-sigma se conocían desde hace tiempo, se ha tenido que esperar a los avances en VLSI para disponer de soluciones realizables a un precio razonable, y esto ha sido así debido principalmente a los condicionamientos de velocidad  sobremuestreo)  sobremuestreo ( ) y capacidad de integración (procesamiento digital), que este tipo de convertidores requiere. Uno de los conceptos en los que se basa este tipo de convertidor es el del “s obremuestreo”, que consiste en emplear una frecuencia de muestreo varias veces superior (“K”veces) a la necesaria según el criterio de Nyquist. Ello implica que los espectros de la señal muestreada, que se repiten a frecuencias múltiplos de la de muestreo, se separen, haciendo más fácil la recuperación de la señal deseada, por medio de un filtrado simple. El convertidor delta-sigma de primer orden contiene dos bloques fundamentales, un modulador en bucle cerrado y un filtro digital. La estructura básica del modulador consiste fundamentalmente de un nodo de diferencia (“delta”), un integrador analógico (“sigma”), un comparador y en el bucle de realimentación, un convertidor D/A de 1 bit, que proporciona un valor de +FS (fondo de escala) si la entrada es mayor  que cero, ó - FS, en caso contrario. Las señales de entrada entrada son digitalizadas en el comparador comparador y una tira de “1” y ”0”son enviadas por un lado, al filtro digital, y por otro, al D/A. La salida del D/A es comparada en el nodo diferencia con la señal de entrada. El objetivo del D/A es mantener la salida del integrador tan próxima al valor de la entrada como sea posible. Para finalizar el proceso, el filtro digital obtiene una salida de “m” bits a partir de una cadena de “1” y ”0”.

20