74161

INSTITUTO UNIVERSITARIO POLITÉCNICO “SANTIAGO MARIÑO” ESCUELA DE INGENIERÍA ELECTRÓNICA EXTENSIÓN MATURÍN INFORME DE SISTEMAS DIGITALES II CIRCUITO DIVISOR DE FRECUENCIA CON CIRCUITO SECUENCIAL (74161) CON SALIDA AUDIBLE. Profesor: | Realizado por: | Ing. Carlos Titus | Br. Franco B. Héctor J | Materia:Sistemas Digitales II | Br. Martínez Eduardo | | Semestre: | VII | | Sección: | Nocturno -D | Maturín, Noviembre de 2011 INTRODUCCIÓN Se llama divisor de frecuencia a un dispositivo que produce a su salida una frecuencia menor que la de entrada. Suelen estar  formados por contadores digitales. El ciclo de servicio o rendimiento (duty cycle) de cualquier  forma de onda rectangular se refiere al porcentaje del ciclo de la señal que permanece alto, en lógica 1. Si la señal pasa la mitad de su tiempo en lógica 1 y la otra mitad en lógica 0, tenemos una forma de onda con un ciclo de servicio del 50 %. Esto describe una onda perfecta, simétrica cuadrada. El objetivo es lograr controlar el pulso del contador dividiendo así la frecuencia de entrada del reloj entre no solos lo valores par 2 con exponente (2, 3, 4, 5…..») Si no también en números impares con en 3, 5, 7…

MARCO TEÓRICO

JK FLIP – FLOP Probablemente es el flip-flop más usado en los circuitos secuenciales lógicos, por su capacidad para CONTAR y DIVIDIR. Entrega un pulso completo de salida por cada dos pulsos de entrada, característica tenida en cuenta por muchos para denominarlo, también, "toggle"(basculante, ondulante, Si No - Si - No, etc.) flip-flop, o sencillamente un T flip-flop. Básicamente, el JK flip-flop es un biestable RS flip-flop con compuertas (clocked) dispuestas de tal forma que la acción PONER - QUITAR (set - reset) sea llevada a cabo por una sola línea de entrada. Básicamente, se puede considerar el JK flip-flop como un circuito biestable con una sola entrada y dos salidas, completamente entre sí. En la práctica, el circuito integrado dispone de dos entradas auxiliares, marcadas J y K, dispuestas para "condicionar}" el estado que debe tomar la salida a partir  del momento que llegue la próxima transición activa del pulso clock. Divisores de Frecuencia Generalidades Pueden realizarse con contadores asincrónicos o sincrónicos.  Asincrónico Seguidamente vemos un divisor de frecuencia asincrónico realizado con FF-T (recuérdese que un FF puede ser  fabricado a partir de cualquier otro FF) que poseen la propiedad de sacar un pulso por cada dos de entrada. Por  ello la división final es Sal= ent 2n Sincrónico Ejemplo de Diseño  Ahora bien, supongamos que no deseamos dividir por un

número 2n sino por otro cualquiera. Para ello nos valdremos del contador sincrónico. Cuando la cantidad de pulsos llega a la cantidad M se diseñará al último FF de tal manera que cambie el estado detectando así con ello la división. Siguiendo los pasos de diseño como recién se ha expuesto al diseñar un contador cualquiera sincrónico, podemos lograr nuestro cometido. Supongamos que nuestro dato sea dividir por 3. Adoptamos, por ejemplo FF-JK y entonces, con el criterio anterior, lo diseñamos de la siguiente manera M=3 2n-1 < n = 2 2n M El 74161 El IC tipo 74161 es un contador binario sincrono de 4-bit con carga paralela y despeje asíncrono. La lógica interna es similar  al circuito que se muestra a continuación; En este diagrama se ilustra la asignación de las entradas y las salidas. Cuando se habilita la señal de carga, las cuatro entradas de información se transfieren dentro de cuatro flipflops internos QA a través de QD, y QD es el bit más significativo. Hay dos entradas de habilitación de cuenta llamadas P y T. Ambas deben ser iguales a1 para que opere el contador. Para cargar la información de entrada, la entrada despejada debe ser igual a 1 y la entrada de carga debe ser  igual a 0. Las dos entradas de cuente tienen entradas no importa y pueden ser iguales ya sea a 0 o 1. Los flip-flops internos dispararan en la transición positiva del pulso del reloj. El circuito funciona como un contador cuando la entrada de carga sea igual a 1 y ambas entradas de cuenta P y T son iguales a 1. Si P o bien T pasa a 0, la salida no cambia. La salida de la cuenta que se lleva es igual a 1. Cuando todas las cuatro salidas de información son iguales a 1.

DIAGRAMA DEL CIRCUITO Materiales: IC 555, 74161, 74148, 7404, 7432, Resistencias varias, condensadores, leed, bocina y pulsadores. Funcionamiento:  Al conectar el circuito a la fuente de alimentación DC, se activa el generador de pulsos (555), su salida está directamente conectado a la entrada del reloj en el 74161. En las salidas del integrado están conectados los pulsadores los cuales al oprimir  cada uno de ellos habrá una salida audible hacia la bocina, bajo una frecuencia. A medidaque se opriman cada uno de los pulsadores la frecuencia de salida será diferente por lo que el sonido será distinto. Con el circuito IC 74148 le damos valores de 0 al 7 cargando estos valores a las entradas del contador cargando estos valores para iniciar la cuenta de los mismos, limitando así la cuenta, cuando el contador llegue a su máxima cuenta, es decir  15 se hace un pulso en el pin de acarreo haciendo asi una frecuencia de tantos conteos en bajo y uno en alto. Nuestro circuito con el primer pulsador cuenta desde el 0 hasta el 15 dividiendo la frecuencia del reloj entre 16, el segundo pulsador cuenta desde el 1 hasta el 15 dividiendo la frecuencia entre 15, el tercer pulsador cuenta desde el 2 hasta el 15 dividiendo la frecuencia entre 14, el cuarto pulsador cuenta desde el 3 hasta el 15 dividiendo la frecuencia entre 13, el quinto pulsador cuenta desde el 4 hasta el 15 dividiendo la frecuencia entre 12, el sexto pulsador cuenta desde el 5 hasta el 15 dividiendo la frecuencia entre 11, el séptimo pulsador  cuenta desde el 6 hasta el 15 dividiendo la frecuencia entre 10, el octavo pulsador cuenta desde el 7 hasta el 15 dividiendo la cuenta entre 9. IC 74161

IC 555 IC 74148 IC 7432 .