Figure 1-1 Hệ thống lập trình SG8V1 ................................................................................. 4 Figure 2-1 Giao diện iFast IDE ........................................................................................... 5 Figure 2-2 Giao diện nạp chương trình cho vi điều khiển SG8V1 ..................................... 6 Figure 3-1 Sơ đồ kết nối bộ lập trình SG8V1...................................................................... 7 Figure 4-1 Phần cứng vi điều khiển SG8V1 ....................................................................... 8
Sơ đồ khối hệ thống lập trình SG8V1 sử dụng cho cuộc thi VMAC-2013
I P S
Figure 1-1 Hệ thống lập trình SG8V1 Hình 1-1 mô tả hệ thống lập trình vi điều khiển SG8V1 sử dụng cho cuộc thi VMAC-2013. Sơ đồ khối hệ thống lập trình SG8V1 bao gồm 3 thành phần: SG8V1 IDE cài trên máy tính, phần cứng bộ lập trình và phần cứng vi điều khiển SG8V1.
Môi trường phát triển cho vi điều khiển SG8V1 (iFast IDE) SG8V1 IDE cài trên máy tính bao gồm trình biên dịch SG8V1 (Assembly và C) và
giao diện nạp chương trình cho vi điều khiển SG8V1. Trình biên dịch cho vi điều khiển SG8V1 được ICDREC thiết kế và được đặt tên là iFast. Tài liệu hướng dẫn của iFast [1] có thể download tại website của cuộc thi.
Phần cứng bộ lập trình Hình 3-1 mô tả sơ đồ kết nối bộ lập trình vi điều khiển SG8V1 (SG8V1
Programmer) với máy tính và phần cứng vi điều khiển SG8V1. Bộ lập trình vi điều khiển SG8V1 sẽ được ban tổ chức cung cấp cho các đội tham dự cuộc thi.
Figure 3-1 Sơ đồ kết nối bộ lập trình SG8V1 4
Phần cứng vi điều khiển SG8V1 Phần cứng vi điều khiển SG8V1 được thực hiện trên FPGA bằng cách nạp lõi IP
mềm SG8V1 lên FPGA. FPGA chứa lõi IP mềm SG8V1 cùng với bộ nhớ ngoài sẽ được mô phỏng như chip vi điều khiển thực tế sau này. Datasheet của chip SG8V1 [2] có thể download tại website của cuộc thi.
Thank you for interesting in our services. We are a non-profit group that run this website to share documents. We need your help to maintenance this website.